JP6136656B2 - 半導体モジュール - Google Patents

Description

本発明は半導体モジュールに関する。特に、本発明は、半導体モジュールの端子の構造に関する。

半導体モジュールは、一般的に、少なくとも１つの半導体チップと、複数の端子と、ケースとを備えている。たとえばパワー半導体モジュールの場合、複数の端子は、筐体の１つの表面に、一次元的に、または二次元的に配置される。このような構成を有する半導体モジュールが、たとえば非特許文献１（今井孝二監修、「パワーエレクトロニクスハンドブック」、株式会社Ｒ＆Ｄプランニング、２００２年２月２０日、ｐ１４２，ｐ１５０）に開示されている。

今井孝二監修、「パワーエレクトロニクスハンドブック」、株式会社Ｒ＆Ｄプランニング、２００２年２月２０日、ｐ１４２，ｐ１５０

上記の文献に開示された構成によれば、半導体モジュールを小型化するためには、複数の端子の間の間隔を縮小する必要がある。その一方で、複数の端子の間の間隔を縮小した場合、各端子を、たとえばバスバー等の電極、あるいは配線に接続するためのスペースを確保することが難しい。このため、従来の構成によれば、半導体パッケージを小型化することは容易ではない。

本発明の目的は、小型化に適した構成を有する半導体モジュールを提供することである。

本発明の１つの局面に係る半導体モジュールは、少なくとも１つの半導体チップと、少なくとも１つの半導体チップを搭載する基板と、基板を収容する筐体と、少なくとも１つの半導体チップに電気的に接続される第１の端子および第２の端子とを備える。第１の端子は、筐体の第１の面を通して前記筐体の内部から前記筐体の外部へと引き出される第１の引出部と、筐体の前記外部において、前記第１の引出部と交差する方向に延在する第１の延在部とを含む。第２の端子は、筐体の前記第１の面を通して前記筐体の前記内部から前記筐体の前記外部へと引き出される第２の引出部と、筐体の外部において、第２の引出部と交差する方向に延在する第２の延在部とを含む。筐体の第１の面から見て、第１の延在部および第２の延在部のうちの一方の延在部の少なくとも一部が、第１の延在部および第２の延在部のうちの他方の延在部に重なる。

本発明によれば、小型化された半導体モジュールを提供することができる。

本発明の第１の実施の形態に係る半導体モジュール１０１を概略的に示す平面図である。 図１のＩＩ−ＩＩ線に沿った、本発明の第１の実施の形態に係る半導体モジュール１０１の断面図である。 図１のＩＩＩ−ＩＩＩ線に沿った、本発明の第１の実施の形態に係る半導体モジュール１０１の断面図である。 本発明の第１の実施の形態に係る半導体モジュール１０１の内部を概略的に示した平面図である。 本発明の第１の実施の形態に係る半導体モジュール１０１の分解斜視図である。 本発明の第１の実施の形態に係る半導体モジュール１０１の等価回路図である。 本発明の第１の実施の形態による効果を説明するための図である。 外部導出端子２１の延在部２１ａと外部導出端子２２の延在部２２ａとの配置の例を説明した図である。 本発明の第２の実施の形態に係る半導体モジュール１０２の断面図である。 本発明の第２の実施の形態に係る半導体モジュール１０２の内部を概略的に示した平面図である。 本発明の第２の実施の形態に係る半導体モジュール１０２の分解斜視図である。 本発明の第３の実施の形態に係る半導体モジュール１０３の上面図である。 図１２に示すＸＩＩＩ−ＸＩＩＩ線に沿った半導体モジュール１０３の断面図である。 本発明の第４の実施の形態に係る半導体モジュール１０４の上面図である。 図１４に示すＸＶ−ＸＶ線に沿った半導体モジュール１０４の断面図である。 本発明の第５の実施の形態に係る半導体モジュール１０５の上面図である。 図１６に示すＸＶＩＩ−ＸＶＩＩ線に沿った半導体モジュール１０５の断面図である。

［本発明の実施形態の説明］
最初に本発明の実施形態を列記して説明する。

（１）本発明の実施形態に係る半導体モジュールは、少なくとも１つの半導体チップと、前記少なくとも１つの半導体チップを搭載する基板と、前記基板を収容する筐体と、前記少なくとも１つの半導体チップに電気的に接続される第１の端子および第２の端子とを備える。前記第１の端子は、前記筐体の第１の面を通して前記筐体の内部から前記筐体の外部へと引き出される第１の引出部と、前記筐体の前記外部において、前記第１の引出部と交差する方向に延在する第１の延在部とを含む。前記第２の端子は、前記筐体の前記第１の面を通して前記筐体の前記内部から前記筐体の前記外部へと引き出される第２の引出部と、前記筐体の前記外部において、前記第２の引出部と交差する方向に延在する第２の延在部とを含む。前記筐体の前記第１の面から見て、前記第１の延在部および前記第２の延在部のうちの一方の延在部の少なくとも一部が、前記第１の延在部および前記第２の延在部のうちの他方の延在部に重なる。

この構成によれば、小型化された半導体モジュールを提供することができる。筐体の第１の面から見て、一方の延在部の少なくとも一部が、他方の延在部に重なる。すなわち、第１の端子と第２の端子とは、筐体の外部において接近している。したがって小型化された半導体モジュールを実現することができる。

第１の延在部および第２の延在部のいずれが筐体の第１の面により近いかは、限定されない。第１の延在部が第２の延在部よりも筐体の第１の面に近くてもよい。逆に第２の延在部が第１の延在部よりも筐体の第１の面に近くてもよい。また、筐体の第１の面により近い延在部は、第１の面に接していてもよく、第１の面から離れていてもよい。

第１の延在部と第２の延在部との互いの重なり部分の大きさは特に限定されない。第１の延在部と第２の延在部との一方の、一部分のみ、あるいは全体が、第１の延在部および第２の延在部の他方に重なってもよい。

筐体の第１の面は、特に限定されない。筐体の第１の面は、第１の引出部および第２の引出部の両方を見ることができる面であればよい。

（２）好ましくは、前記筐体の前記第１の面から見て、前記一方の延在部の全体が、前記他方の延在部に重なる。

この構成によれば、筐体の外部において、第１の端子および第２の端子が、より接近している。したがって、この方向に沿って小型化された半導体モジュールを実現することができる。

（３）好ましくは、前記筐体は、前記筐体の前記第１の面との間で段差を形成する第２の面を有する。前記少なくとも１つの半導体チップは、電気的に直列に接続された、第１の半導体チップおよび第２の半導体チップを含む。前記半導体モジュールは、前記第２の面に配置されるとともに、前記筐体の前記内部において前記第１の半導体チップと前記第２の半導体チップとの接続点に接続される出力端子をさらに備える。

この構成によれば、第１および第２の端子と、出力端子との間の空間距離および沿面距離を大きくすることができる。したがって、第１の端子と出力端子との間での電気的絶縁、および、第２の端子と出力端子との間での電気的絶縁を確保することが容易になる。

（４）好ましくは、前記筐体は、前記筐体の前記第１の面との間で段差を形成する第３の面をさらに有する。前記半導体モジュールは、前記第３の面に配置されるとともに、前記筐体の前記内部において前記少なくとも１つの半導体チップの入力電極に電気的に接続される入力端子をさらに備える。

この構成によれば、第１および第２の端子と、入力端子との間の空間距離および沿面距離を大きくすることができる。したがって、第１および第２の端子と、出力端子との間の電気的絶縁を確保することが容易になる。なお、「入力端子」とは、たとえば信号を半導体チップに供給するための端子である。

（５）好ましくは、前記半導体モジュールは、絶縁材によって形成されて、前記第１および第２の延在部の間に配置された支持部材と、固定部材とを備える。前記固定部材は、互いに重ねられた第１の導電板と前記第１の延在部とを前記支持部材の表面に固定するとともに、互いに重ねられた第２の導電板と前記第２の延在部とを前記支持部材の表面に固定する。

この構成によれば、第１の端子と第１の導電板との間の電気的接続、および第２の端子と第２の導電板との間の電気的接続を容易に達成することができる。固定部材は、たとえば支持部材に固定されるネジであってもよい。代わりに、固定部材は、たとえばバネであってもよい。バネは、第１の導電板と第１の延在部とを支持部材の表面に固定させるための力、および、第２の導電板と第２の延在部とを支持部材の表面に固定させるための力を発生させることができる。なお、固定部材の数は少なくとも１つであればよい。

（６）好ましくは、前記半導体モジュールは、前記筐体の前記第１の面に配置されて、前記第１および第２の引出部と、前記第１および第２の延在部とを覆うカバー部材をさらに備える。前記カバー部材は、前記第１の導電板を通すための第１のスリットと、前記第２の導電板を通すための第２のスリットとを有する第１の側面と、前記第１の側面に対向し、前記第１のスリットに対向する位置に形成された第３のスリットと、前記第２のスリットに対向する位置に形成された第４のスリットとを有する第２の側面とを有する。前記第１から第４のスリットは、前記筐体の前記第１の面に沿った長軸と、前記長軸に交差する短軸とを有する。

この構成によれば、筐体の第１の面の面積を縮小することができるので、半導体モジュールを小型化できる。第１の導電板および第２の導電板の主表面（広い幅を有する面）が筐体の第１の面と対向するように第１および第２の導電板が配置される。筐体の第１の面に沿って第１および第２の導電板が並ぶ場合には、筐体の第１の面の面積を大きくしなければならない。しかしながら、上記の構成によれば、第１の導電板および第２の導電板を筐体の第１の面に交差する方向に沿って配置することができるので、筐体の第１の面の面積を縮小することができる。

（７）好ましくは、前記半導体チップは、ワイドバンドギャップ半導体を含む。
この構成によれば、半導体チップの実装面積を削減することができるので半導体モジュールの小型化を実現することができる。ワイドバンドギャップ半導体を含む半導体素子は、たとえば同じ電流駆動能力を有するシリコン半導体素子に比べて、チップ面積を縮小することができる。したがって、半導体チップの実装面積を削減することができる。

（８）好ましくは、前記少なくとも１つの半導体チップは、パワー半導体チップである。

この構成によれば、パワー半導体モジュールの小型化を実現できる。
［本発明の実施形態の詳細］
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一または対応する要素には同一の符号を付して、それらについての詳細な説明は繰り返さない。

図面中に示したＸ軸、Ｙ軸およびＺ軸は、互いに直交する軸である。Ｘ軸およびＹ軸によって定まる平面を、ＸＹ平面と称する。ＸＹ平面は、本発明の実施の形態に係る半導体モジュールが設置される面として定義される。１つの例では、ＸＹ平面は水平面である。しかしながらＸＹ平面は水平面に限定されない。たとえばＸＹ平面は鉛直面であってもよい。

＜実施の形態１＞
図１は、本発明の第１の実施の形態に係る半導体モジュール１０１を概略的に示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿った、本発明の第１の実施の形態に係る半導体モジュール１０１の断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿った、本発明の第１の実施の形態に係る半導体モジュール１０１の断面図である。図４は、本発明の第１の実施の形態に係る半導体モジュール１０１の内部を概略的に示した平面図である。図５は、本発明の第１の実施の形態に係る半導体モジュール１０１の分解斜視図である。なお、図４では、半導体モジュールの蓋体およびカバー部材が外された状態が示される。

図１〜図５を参照して、第１の実施の形態に係る半導体モジュール１０１は、たとえばインバータ回路等に適用されるパワー半導体モジュールである。半導体モジュール１０１は、半導体チップ１，２，３，４と、絶縁基板６と、ソース端子１４ａ，１５ａと、ゲート端子１４ｂ，１５ｂと、出力端子１６と、外部導出端子２１，２２と、筐体１０とを有する。

この実施の形態において、半導体チップ１〜４の各々は、ワイドバンドギャップ半導体を含む。ワイドギャップ半導体は、ＳｉＣ，ＧａＮあるいはダイヤモンドであり得る。

ワイドバンドギャップ半導体素子は、シリコン半導体素子に比べて高耐圧、低オン抵抗、および高温環境での安定動作を特徴とする。半導体チップ１〜４の各々をワイドバンドギャップ半導体によって作製することにより、たとえば同じ電流駆動能力を有するシリコン半導体素子に比べて、チップ面積を縮小することができる。したがって、この実施の形態によれば、半導体チップの実装面積（絶縁基板６の面積）を削減することができる。これにより小型化された半導体パッケージを実現できる。

一般にインバータ回路は、たとえばＦＥＴ、ＩＧＢＴ等のスイッチング素子と、そのスイッチング素子に逆並列されたダイオードにより構成される。このダイオードは、「フリーホイールダイオード」とも呼ばれる。シリコン系の半導体素子によってインバータ回路を構成する場合、一般に、スイッチング素子とフリーホイールダイオードとは、別個の半導体チップに作製される。

この実施の形態では、半導体チップ１〜４の各々は、たとえばＳｉＣによって作成されたパワー半導体チップである。１つの実施の形態において、半導体チップ１〜４の各々は、パワーＭＯＳＦＥＴである。ＳｉＣによって形成されたＭＯＳＦＥＴの場合、ＭＯＳＦＥＴに内蔵されるダイオードを、フリーホイールダイオードとして利用することができる。したがって、この実施の形態によれば、筐体１０に収容される半導体チップの数を削減することができる。

図２〜図４に示されるように、絶縁基板６は、絶縁板７と、電極パターン８ａ，８ｂ，８ｃ，８ｅ，８ｆ，８ｇと、電極パターン９とを含む。電極パターン８ａ，８ｂ，８ｃ，８ｅ，８ｆ，８ｇは、絶縁板７の一方の主表面に配置される。電極パターン９は、絶縁板７の他方の主表面に配置される。

半導体チップ１〜４の各々（ＭＯＳＦＥＴ）は、ドレイン電極と、ソース電極と、ゲート電極とを有する。この実施の形態では、ドレイン電極は、半導体チップの裏面に形成される。ソース電極と、ゲート電極とは、半導体チップの表側の面に形成される。ゲート電極は、信号を受けるための入力電極に相当する。

半導体チップ１，２の各々のドレイン電極（図示せず）は、はんだ等の導電材（図示せず）を介して電極パターン８ａに電気的に接続される。半導体チップ１のゲート電極１ｂおよび半導体チップ２のゲート電極２ｂは、ワイヤによって、電極パターン８ｅに接続される。電極パターン８ｅは、ワイヤによって、ゲート端子１４ｂに接続される。

半導体チップ１のソース電極１ａおよび半導体チップ２のソース電極２ａは、ワイヤによって、電極パターン８ｃに接続される。半導体チップ１のソース電極１ａと半導体チップ２のソース電極２ａとは、ワイヤによって、互いに接続される。さらに、半導体チップ１のソース電極１ａは、ワイヤによって、電極パターン８ｇに接続される。電極パターン８ｇは、ワイヤによってソース端子１４ａに接続される。

同様に、半導体チップ３，４の各々のドレイン電極（図示せず）は、はんだ等の導電材（図示せず）を介して電極パターン８ｃに電気的に接続される。半導体チップ３のゲート電極３ｂは、ワイヤによってゲート端子１５ｂに接続される。半導体チップ４のゲート電極４ｂは、ワイヤによって半導体チップ３のゲート電極３ｂに接続される。

半導体チップ３のソース電極３ａおよび半導体チップ４のソース電極４ａは、ワイヤによって電極パターン８ｂに接続される。半導体チップ３のソース電極３ａと半導体チップ４のソース電極４ａとが、ワイヤによって互いに接続される。さらに、半導体チップ３のソース電極３ａは、ワイヤによって、ソース端子１５ａに接続される。

なお、図４に示す電極パターンは一例である。したがって電極パターンの形状および半導体チップ１〜４の配置が図４に示されるように限定されるものではない。

筐体１０は、半導体チップ１〜４が搭載された絶縁基板６を収容する。図２および図３に示されるように、筐体１０は、ベース１１と、枠体１２と、蓋体３１とを有する。

ベース１１は、銅（Ｃｕ）あるいはアルミニウム（Ａｌ）等の金属を含む金属ベースであり得る。ベース１１は、絶縁基板６の電極パターン９に電気的に接続される。ベース１１は、半導体チップ１〜４が発生させた熱を筐体１０の外部に放出するための放熱板として機能し得る。さらにベース１１を、グラウンド電極として利用することもできる。

枠体１２は、絶縁体（たとえば樹脂）により形成される。枠体１２は、ベース１１を取り囲むように形成されて、筐体１０の側壁を構成する。枠体１２およびベース１１は、半導体チップ１〜４が実装された絶縁基板６を収容する。絶縁基板６は、筐体１０の内部において、封止樹脂２８によって封止される。

枠体１２は、蓋体３１を支持するための支持部１８ａ，１８ｂを有する。ネジ穴４１ａ，４１ｂが支持部１８ａに形成されるとともに、ネジ穴４１ｃ，４１ｄが支持部１８ｂに形成される。ネジ４０ａ〜４０ｄが蓋体３１に通されて、ネジ穴４１ａ〜４１ｄによってそれぞれ固定される。これにより蓋体３１が枠体１２に取り付けられて、蓋体３１は筐体１０の開口部２０を閉じる。蓋体３１の上面３０は、筐体１０の主表面（第１の面）の少なくとも一部を形成する。

外部導出端子２１，２２は、Ｌ字形状を有する。具体的には、外部導出端子２１は、延在部２１ａと引出部２１ｂとを有する。引出部２１ｂは、電極パターン８ａに電気的に接続される。引出部２１ｂは、蓋体３１を通して筐体１０の内部から筐体１０の外部へと引出される。延在部２１ａは、筐体１０の外部において、引出部２１ｂと交差する方向に沿って延在する延在部である。

同様に、外部導出端子２２は、延在部２２ａと引出部２２ｂとを有する。引出部２２ｂは、電極パターン８ｂに電気的に接続される。引出部２２ｂは、蓋体３１の上面３０を通じて筐体１０の内部から筐体１０の外部へと引出される。延在部２２ａは、筐体１０の外部において、引出部２２ｂと交差する方向に沿って延在する延在部である。

この実施の形態では、延在部２１ａ，２２ａの延在する方向はＸ軸方向である。ただし、延在部２１ａ，２２ａの延在する方向がＹ軸方向でもよい。この場合には、延在部２１ａ，２２ａの延在する方向はＹ軸方向となる。また、この実施の形態では、外部導出端子２１の引出部２１ｂは、Ｘ軸方向に沿った延在部２１ａの２つの端部のうち、外部導出端子２２の引出部２２ｂにより遠いほうの端部に接続される。

延在部２１ａは、蓋体３１の上面３０に沿うように延在する。延在部２１ａは、蓋体３１の上面３０に接してもよく、蓋体３１の上面３０から離れていてもよい。

なお、この実施では、引出部２１ｂの端部から延在部２１ａが延在する。しかし、引出部２１ｂが蓋体３１の上面３０から突出するように形成されて、延在部２１ａが引出部２１ｂの途中から延在してもよい。外部導出端子２２についても同様である。

筐体１０の第１の面（言い換えると蓋体３１の上面３０）から延在部２１ａ，２２ａを見た場合に、延在部２１ａの少なくとも一部は，延在部２２ａと重なる。言い換えると、延在部２１ａの少なくとも一部が，延在部２２ａと対向する。より具体的には、延在部２１ａ，２２ａがＺ軸方向に並んでいる。

この実施の形態では、延在部２２ａが延在部２１ａよりも蓋体３１の上面３０に対して遠くに位置する。しかしながら、延在部２２ａと延在部２１ａとを入れ替えてもよい。すなわち、延在部２２ａが延在部２１ａよりも蓋体３１の上面３０に対して近くに位置してもよい。

筐体１０は、第２の面１２ａと、第３の面１２ｂとを有する。第２の面１２ａおよび第３の面１２ｂの各々は、筐体１０の第１の面（蓋体３１の上面３０）との間で段差を形成する。

筐体１０の第２の面１２ａに、出力端子１６が配置される。出力端子１６は筐体１０の内部において、電極パターン８ｄに電気的に接続される。電極パターン８ｄは、ワイヤによって、電極パターン８ｃに接続される。一方、筐体１０の第３の面１２ｂに、ソース端子１４ａ，１５ａおよびゲート端子１４ｂ，１５ｂが配置される。

半導体モジュール１０１は、支持部材２５と、ネジ２６と、カバー部材３２とをさらに備える。

支持部材２５は、絶縁材（たとえば樹脂）によって形成される。支持部材２５は、外部導出端子２１の延在部２１ａと、外部導出端子２２の延在部２２ａとの間に配置される。ネジ２６は、カバー部材３２の開口部３６、バスバー５２の開口部５２ａ（図５参照）および延在部２２ａの開口部２２ｃ（図５参照）に通されて支持部材２５に形成されたネジ穴によって固定される。ネジ２６を締めることによって、外部導出端子２１とバスバー５１とがともに支持部材２５の一方の表面に押し付けられるとともに、外部導出端子２２とバスバー５２とがともに支持部材２５の他方（反対側）の表面に押し付けられる。したがって延在部２１ａとバスバー５１とは、互いに重ねられた状態で支持部材２５の一方の表面に固定される。また、延在部２２ｂとバスバー５２とは、互いに重ねられた状態で支持部材２５の他方（反対側）の表面に固定される。これにより、外部導出端子２１とバスバー５１との間の電気的接続、および外部導出端子２２とバスバー５２との間の電気的接続を容易にかつ同時に達成することができる。

この実施の形態では、バスバー５１と支持部材２５との間に外部導出端子２１の延在部２１ａが配置される。しかし、バスバー５１が外部導出端子２１の延在部２１ａと支持部材２５との間に配置されてもよい。同じく、バスバー５２が外部導出端子２２の延在部２２ａと支持部材２５との間に配置されてもよい。

カバー部材３２は、筐体１０から露出した外部導出端子２１，２２の部分を覆う。すなわち、延在部２１ａ，２２ｂおよび引出部２１ｂ，２２ｂがカバー部材３２によって覆われる。カバー部材３２は、蓋体３１に形成された開口部３１ａ，３１ｂ，３１ｃ，３１ｄに挿入されて蓋体３１に固定される。なお、カバー部材３２は、カバー部材３２が蓋体３１から抜けることを防ぐための構成を備えていることが好ましい。

図３および図５に示すように、カバー部材３２は、第１の側面３３と、第２の側面３４とを有する。第１の側面３３と、第２の側面３４とは対向する。

第１の側面３３は、バスバー５２を通すためのスリット３３ａと、バスバー５１を通すためのスリット３３ｂとを有する。第２の側面３４は、バスバー５２を通すためのスリット３４ａと、バスバー５１を通すためのスリット３４ｂとを有する。スリット３４ａ，３４ｂは、第２の側面３４において、スリット３３ａ，３３ｂにそれぞれ対向する位置に形成される。

スリット３３ａ，３３ｂ，３４ａ，３４ｂは、長軸および短軸を有する。各スリットの長軸は、筐体１０の第１の面（蓋体３１の上面３０）に沿っている。一方、各スリットの短軸は、スリットの長軸に交差する。たとえば各スリットの長軸は、Ｘ軸に沿っている。一方、各スリットの短軸はＺ軸に沿っている。したがって、バスバー５１，５２は、その主表面（広い面積を有する面）が、蓋体３１の上面３０と対向するようにカバー部材３２を通される。

蓋体３１の上面３０（筐体１０の主表面）に沿ってバスバー５１，５２が並ぶ場合には、筐体１０の主表面の面積を大きくしなければならない。この実施の形態によれば、バスバー５１，５２を、筐体１０の主表面に交差する方向（より具体的にはＺ軸方向）に沿って配置することができる。したがって、筐体１０の主表面の面積を縮小することができるので、小型化された半導体モジュールを実現できる。

なお、図５に示すように、外部導出端子２１，２２は、たとえば、Ｌ字形状に予め折り曲げられた上で、蓋体３１の開口部３１ｅ，３１ｆにそれぞれ挿入されてもよい。あるいは、開口部３１ｅ，３１ｆに真っ直ぐの導電板を挿入し、その後に、その導電板を折り曲げて外部導出端子２１，２２を形成してもよい。

図６は、本発明の第１の実施の形態に係る半導体モジュール１０１の等価回路図である。図６を参照して、半導体モジュール１０１は、ＭＯＳトランジスタＭ１，Ｍ２と、ダイオードＤ１，Ｄ２と、ソース端子１４ａ，１５ａと、ゲート端子１４ｂ，１５ｂと、外部導出端子２１，２２と、出力端子１６とを有する。

ＭＯＳトランジスタＭ１およびダイオードＤ１は、図４に示す半導体チップ１，２の等価的表現である。半導体チップ１，２の各々は、ＭＯＳトランジスタと、そのＭＯＳトランジスタに内蔵されるダイオードとを有する。図４に示されるように、半導体チップ１，２は電気的に並列に接続される。したがって、ＭＯＳトランジスタＭ１は、並列に接続された２つのＭＯＳトランジスタを表している。ダイオードＤ１は、２つのＭＯＳトランジスタにそれぞれ内蔵されるダイオードを表している。

ＭＯＳトランジスタＭ２およびダイオードＤ２は、図４に示す半導体チップ３，４の等価的表現である。半導体チップ３，４の構成は半導体チップ１，２の構成と同じであるので以後の説明は繰り返さない。

ＭＯＳトランジスタＭ１，Ｍ２は、外部導出端子２１，２２の間に電気的に直列に接続される。外部導出端子２１は、ＭＯＳトランジスタＭ１のドレイン電極に電気的に接続される。外部導出端子２２は、ＭＯＳトランジスタＭ２のソース電極に電気的に接続される。外部導出端子２１，２２は、それぞれ正極および負極に相当する。

出力端子１６はＭＯＳトランジスタＭ１，Ｍ２の接続点に接続される。なおＭＯＳトランジスタＭ１，Ｍ２の接続点とは、図４に示される電極パターン８ｃに相当する。

さらに、ソース端子１４ａ，１５ａは、ＭＯＳトランジスタＭ１のソース電極およびＭＯＳトランジスタＭ２のソース電極にそれぞれ接続される。ゲート端子１４ｂ，１５ｂは、ＭＯＳトランジスタＭ１のゲート電極およびＭＯＳトランジスタＭ２のゲート電極にそれぞれ接続される。

半導体チップ１，３（または半導体チップ２，４）のみによって図６に示す回路を構成することも可能である。また、半導体モジュール１０１に含まれる回路（図６に示す回路）の数が複数でもよい。たとえば図６に示す回路の数が２つであれば、半導体モジュール１０１は単相インバータ回路を実現することができる。たとえば図６に示す回路の数が３つであれば、半導体モジュール１０１は三相インバータ回路を実現することができる。

図７は、本発明の第１の実施の形態による効果を説明するための図である。図７を参照して、半導体モジュール２０１は、外部導出端子２２１，２２２と、出力端子２１６と、入力端子２１４とを有する。外部導出端子２２１，２２２と、出力端子２１６と、入力端子２１４とは、それぞれ、本発明の第１の実施の形態に係る半導体モジュールの外部導出端子２１，２２と、出力端子１６と、ゲート端子１４ｂとに対応する。

半導体モジュール２０１では、外部導出端子２２１，２２２と、出力端子２１６とが平面的に配置される。外部導出端子２２１，２２２と、出力端子２１６とがＸ軸に沿って筐体２１０の主表面に並べられる。あるいは、外部導出端子２２１，２２２と、出力端子２１６とが筐体２１０の主表面に並べられる。

半導体モジュール２０１の筐体２１０の主表面は、外部導出端子２２１，２２２の各々に外部電極（たとえばバスバー）を接続するためのスペースを確保するだけの面積を有する必要がある。したがって、半導体チップの面積の縮小、あるいは半導体チップの数の削減によって、半導体チップの実装面積（絶縁基板６の面積）の縮小が可能であっても、半導体モジュール２０１の場合には、筐体２１０のサイズを小さくすることが難しい。

一方、本発明の第１の実施の形態によれば、筐体１０の外部において、外部導出端子２１，２２がＺ軸方向に沿って並べられている。したがって外部導出端子２１，２２を配置するために必要な筐体の表面の面積を小さくすることができる。したがって、本発明の第１の実施の形態によれば、半導体モジュールの小型化を実現することができる。

さらに本発明の第１の実施の形態によれば、蓋体３１（図示せず）の上面３０と、筐体１０の第２の面１２ａとの間に段差を設ける。これにより、外部導出端子２１，２２と、出力端子１６との間で空間距離および沿面距離を確保できる。したがって、外部導出端子２１，２２と出力端子１６との間の絶縁性能を確保することができる。

なお、上記の構成において、外部導出端子２１の延在部２１ａと外部導出端子２２の延在部２２ａとは、Ｘ軸方向およびＺ軸方向の位置が異なる一方で、Ｙ軸方向の位置は同じである。しかしながら外部導出端子２１の延在部２１ａと外部導出端子２２の延在部２２ａとが対向するのであれば、これらの延在部２１ａ，２２ａの配置の関係は、このように限定されるものではない。

図８は、外部導出端子２１の延在部２１ａと外部導出端子２２の延在部２２ａとの配置の例を説明した図である。たとえば図８（Ａ）に示されるように、外部導出端子２２の延在部２２ａは、外部導出端子２１の延在部２１ａに対してＸ軸方向およびＹ軸方向に互いにずれていてもよい。あるいは図８（Ｂ）に示されるように、外部導出端子２１の延在部２１ａの全体が外部導出端子２２の延在部２２ａに対向していてもよい。逆に、外部導出端子２２の延在部２２ａの全体が、外部導出端子２１の延在部２１ａに対向していてもよい。

＜実施の形態２＞
本発明の第２の実施の形態に係る半導体モジュール１０２の上面図は、図１に示した半導体モジュール１０１の上面図と同じである。第２の実施の形態に係る半導体モジュール１０２は、外部導出端子２１の配置の点において第１の実施の形態に係る半導体モジュール１０１と異なる。

図９は、本発明の第２の実施の形態に係る半導体モジュール１０２の断面図である。なお、図９は、図１に示すＩＸ−ＩＸ線に沿った半導体モジュール１０２の断面図に相当する。図１０は、本発明の第２の実施の形態に係る半導体モジュール１０２の内部を概略的に示した平面図である。

図９および図１０を参照して、第２の実施の形態では、引出部２１ｂと引出部２２ｂとの間の距離が、第１の実施の形態における引出部２１ｂと引出部２２ｂとの間の距離よりも短い。図９および図１０に示す半導体モジュール１０２の他の部分の構成は、半導体モジュール１０１の対応する部分の構成と同様であるので以後の説明は繰り返さない。したがって本発明の第２の実施の形態によれば、本発明の第１の実施の形態と同じく、小型化された半導体モジュールを実現することができる。

図１０に示されるように、絶縁基板６における電極パターンの形状および配置は、引出部２１ｂの配置に依存する。たとえば図１０に示された絶縁基板６では、図４に示した電極パターン８ｇが省略される。また、図１０に示されたレイアウトでは、半導体チップ１のソース電極１ａと、ソース端子１４ａとがワイヤのみによって接続されている。同じく、図１０に示された絶縁基板６では、図４に示した電極パターン８ｅが省略されて、半導体チップ１のゲート電極１ｂと、ゲート端子１４ｂとはワイヤによって接続されている。

図１１は、本発明の第２の実施の形態に係る半導体モジュール１０２の分解斜視図である。図５および図１１を比較すると、第２の実施の形態では、開口部３１ｅと開口部３１ｆとの間の距離が、第１の実施の形態での開口部３１ｅと開口部３１ｆとの間の距離よりも小さい。

なお、外部導出端子２１の引出部２１ｂと外部導出端子２２の引出部２２ｂとの間に絶縁物を設けてもよい。このような構成によれば、外部導出端子２１と外部導出端子２２との間の電圧差が大きい場合に、外部導出端子２１と外部導出端子２２との間の電気的絶縁を確保することができる。

＜実施の形態３＞
図１２は、本発明の第３の実施の形態に係る半導体モジュール１０３の上面図である。図１３は、図１２に示すＸＩＩＩ−ＸＩＩＩ線に沿った半導体モジュール１０３の断面図である。図１２および図１３を参照して、枠体１２には、出力端子１６を配置するための段差は形成されない。すなわち蓋体３１の上面３０と、筐体１０の第２の面１２ａと、筐体１０の第３の面１２ｂとは同一の平面に含まれる。

なお、半導体モジュール１０３の他の部分の構成は第１の実施の形態に係る半導体モジュール１０１の対応する部分の構成と同様である。したがって本発明の第３の実施の形態によれば、本発明の第１および第２の実施の形態と同じく、小型化された半導体モジュールを実現することができる。

＜実施の形態４＞
図１４は、本発明の第４の実施の形態に係る半導体モジュール１０４の上面図である。図１５は、図１４に示すＸＶ−ＸＶ線に沿った半導体モジュール１０４の断面図である。図１４および図１５を参照して、第４の実施の形態では、出力端子１６の３つの辺が枠体１２の面と対向する点において第１の実施の形態に係る半導体モジュール１０１と異なる。

半導体モジュール１０４の他の部分の構成は、半導体モジュール１０１の対応する部分の構成と同様であるので以後の説明を繰り返さない。本発明の第４の実施の形態によれば、本発明の第１〜第３の実施の形態と同じく、小型化された半導体モジュールを実現することができる。

＜実施の形態５＞
図１６は、本発明の第５の実施の形態に係る半導体モジュール１０５の上面図である。図１７は、図１６に示すＸＶＩＩ−ＸＶＩＩ線に沿った半導体モジュール１０５の断面図である。図１６および図１７を参照して、半導体モジュール１０５は、ネジ２６に代えて板バネ２７を有する点で、第１の実施の形態に係る半導体モジュール１０１と異なる。

板バネ２７の一方側は、カバー部材３２の内表面に固定されている。バスバー５２をカバー部材３２に挿入すると、バスバー５２によって板バネ２７が押される。板バネ２７の反発力によって、バスバー５２を外部導出端子２２に押し付ける力が発生する。バスバー５２と外部導出端子２２とは互いに重ねられた状態で支持部材２５の一方の表面に固定される。したがって、バスバー５２を外部導出端子２２に確実に接触させることができる。

さらに、外部導出端子２２が支持部材２５に押し付けられる。したがって支持部材２５は、バスバー５１を外部導出端子２１に押し付ける。これにより、バスバー５１と外部導出端子２１とは互いに重ねられた状態で支持部材２５の他方の表面に固定されるので、バスバー５１を外部導出端子２１に確実に接触させることができる。したがって第１の実施の形態と同様に、外部導出端子２１とバスバー５１との間の電気的接続、および外部導出端子２２とバスバー５２との間の電気的接続を容易にかつ同時に達成することができる。

なお、バスバー５１と延在部２１ａとを支持部材２５の表面に固定させるための力、および、バスバー５２と延在部２２ａとを支持部材２５の表面に固定させるための力を発生させるための部材であれば、板バネ２７に限定されず適用可能である。たとえば板バネ２７に代えてコイルばねを用いてもよい。

半導体モジュール１０５の他の部分の構成は、半導体モジュール１０１の対応する部分の構成と同様であるので以後の説明を繰り返さない。本発明の第５の実施の形態によれば、本発明の第１〜第４の実施の形態と同じく、小型化された半導体モジュールを実現することができる。

なお、第３〜第５の実施の形態において、外部導出端子２１を第２の実施の形態と同様に配置してもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１〜４ 半導体チップ、１ａ，２ａ，３ａ，４ａ ソース電極、１ｂ，２ｂ，３ｂ，４ｂ ゲート電極、６ 絶縁基板、７ 絶縁板、８ａ〜８ｇ，９ 電極パターン、１０，２１０ 筐体、１１ ベース、１２ 枠体、１２ａ 第２の面、１２ｂ 第３の面、１４ａ，１５ａ ソース端子、１４ｂ，１５ｂ ゲート端子、１６，２１６ 出力端子、１８ａ，１８ｂ 支持部、２０，２２ｃ，３１ａ〜３１ｆ，３６，５２ａ 開口部、２１，２２，２２１，２２２ 外部導出端子、２１ａ，２２ａ 延在部、２１ｂ，２２ｂ 引出部、２５ 支持部材、２６，４０ａ〜４０ｄ ネジ、２７ 板バネ、２８ 封止樹脂、３０ 上面、３１ 蓋体
３２ カバー部材、３３ 第１の側面、３３ａ，３４ａ，３３ｂ，３４ｂ スリット、３４ 第２の側面、４１ａ〜４１ｄ ネジ穴、５１，５２ バスバー、１０１〜１０５，２０１ 半導体モジュール、２１４ 入力端子、Ｄ１，Ｄ２ ダイオード、Ｍ１，Ｍ２ ＭＯＳトランジスタ。

Claims (6)

1. 少なくとも１つの半導体チップと、
   前記少なくとも１つの半導体チップを搭載する基板と、
   前記基板を収容する筐体と、
   前記少なくとも１つの半導体チップに電気的に接続される第１の端子および第２の端子とを備え、
   前記第１の端子は、
   前記筐体の第１の面を通して前記筐体の内部から前記筐体の外部へと引き出される第１の引出部と、
   前記筐体の前記外部において、前記第１の引出部と交差する方向に延在する第１の延在部とを含み、
   前記第２の端子は、
   前記筐体の前記第１の面を通して前記筐体の前記内部から前記筐体の前記外部へと引き出される第２の引出部と、
   前記筐体の前記外部において、前記第２の引出部と交差する方向に延在する第２の延在部とを含み、
   前記筐体の前記第１の面から見て、前記第１の延在部および前記第２の延在部のうちの一方の延在部の少なくとも一部が、前記第１の延在部および前記第２の延在部のうちの他方の延在部に重なり、
   絶縁材によって形成されて、前記第１および第２の延在部の間に配置された支持部材と、
   固定部材とをさらに備え、
   前記固定部材は、互いに重ねられた第１の導電板と前記第１の延在部とを前記支持部材の表面に固定するとともに、互いに重ねられた第２の導電板と前記第２の延在部とを前記支持部材の表面に固定し、
   前記筐体の前記第１の面に配置されて、前記第１および第２の引出部と、前記第１および第２の延在部とを覆うカバー部材をさらに備え、
   前記カバー部材は、
   前記第１の導電板を通すための第１のスリットと、前記第２の導電板を通すための第２のスリットとを有する第１の側面と、
   前記第１の側面に対向し、前記第１のスリットに対向する位置に形成された第３のスリットと、前記第２のスリットに対向する位置に形成された第４のスリットとを有する第２の側面とを有し、
   前記第１から第４のスリットは、前記筐体の前記第１の面に沿った長軸と、前記長軸に交差する短軸とを有する、半導体モジュール。
2. 前記筐体の前記第１の面から見て、前記一方の延在部の全体が、前記他方の延在部に重なる、請求項１に記載の半導体モジュール。
3. 前記筐体は、前記筐体の前記第１の面との間で段差を形成する第２の面を有し、
   前記少なくとも１つの半導体チップは、電気的に直列に接続された、第１の半導体チップおよび第２の半導体チップを含み、
   前記半導体モジュールは、
   前記第２の面に配置されるとともに、前記筐体の前記内部において前記第１の半導体チップと前記第２の半導体チップとの接続点に接続される出力端子をさらに備える、請求項１または請求項２に記載の半導体モジュール。
4. 前記筐体は、
   前記筐体の前記第１の面との間で段差を形成する第３の面をさらに有し、
   前記半導体モジュールは、
   前記第３の面に配置されるとともに、前記筐体の前記内部において前記少なくとも１つの半導体チップの入力電極に電気的に接続される入力端子をさらに備える、請求項３に記載の半導体モジュール。
5. 前記少なくとも１つの半導体チップは、ワイドバンドギャップ半導体を含む、請求項１から請求項４のいずれか１項に記載の半導体モジュール。
6. 前記少なくとも１つの半導体チップは、パワー半導体チップである、請求項１から請求項５のいずれか１項に記載の半導体モジュール。

Images