JP6106403B2 - 光電変換素子及び光電変換素子の製造方法 - Google Patents

光電変換素子及び光電変換素子の製造方法 Download PDF

Info

Publication number
JP6106403B2
JP6106403B2 JP2012237937A JP2012237937A JP6106403B2 JP 6106403 B2 JP6106403 B2 JP 6106403B2 JP 2012237937 A JP2012237937 A JP 2012237937A JP 2012237937 A JP2012237937 A JP 2012237937A JP 6106403 B2 JP6106403 B2 JP 6106403B2
Authority
JP
Japan
Prior art keywords
layer
region
photoelectric conversion
conversion element
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012237937A
Other languages
English (en)
Other versions
JP2013102159A (ja
Inventor
南圭 宋
南圭 宋
▲ミン▼錫 呉
▲ミン▼錫 呉
允錫 李
允錫 李
草英 李
草英 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intellectual Keystone Technology LLC
Original Assignee
Intellectual Keystone Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intellectual Keystone Technology LLC filed Critical Intellectual Keystone Technology LLC
Publication of JP2013102159A publication Critical patent/JP2013102159A/ja
Application granted granted Critical
Publication of JP6106403B2 publication Critical patent/JP6106403B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、光電変換素子及び光電変換素子の製造方法に関する。
太陽などの光を電気エネルギーに変換する光電変換素子である太陽電池は、他のエネルギー源とは異なって無限であり、かつ環境にやさしいため、近年、特に重要性が高まりつつある。太陽電池の最も基本的な構造は、ＰＮ接合で構成されたダイオード形態であり、さらに、太陽電池は光吸収層の材料によって区分される。
光吸収層としてシリコンを用いる太陽電池は、結晶質（但し、多結晶）基板型太陽電池と薄膜型（非晶質又は多結晶）太陽電池とに大別できる。また、ＣＩＧＳ（ＣｕＩｎＧａＳｅ２）やＣｄＴｅを用いる化合物薄膜太陽電池、ＩＩＩ−Ｖ族太陽電池、色素増感太陽電池と有機太陽電池等が代表的な太陽電池であるといえる。
結晶質太陽電池であるヘテロ接合太陽電池は、光吸収層として結晶性の半導体基板を使用し、これに該半導体基板とは異なる結晶性である非単結晶の半導体層を形成して構成する。
韓国登録特許第１０−０３６６３４８号公報 韓国登録特許第１０−０７５６２８６号公報 特開２０１０−１５７６５５号公報 特開２０１０−１４７１０２号公報 米国特許第４９４８７４０号明細書 米国特許第４７８８１５７号明細書 米国特許第４７４５０７８号明細書 米国特許出願公開第２０１０／００８７０２６号明細書 米国特許第７３３２３６９号明細書
しかし、従来の太陽電池では、製造工程が複雑化してしまうという問題があった。
そこで、本発明は上記問題に鑑みてなされたものであり、本発明の目的とするところは、製造工程を簡素化することが可能な、新規かつ改良された光電変換素子及び光電変換素子の製造方法を提供することである。
上記課題を解決するために、本発明のある観点によれば、結晶質の半導体基板と、前記半導体基板の背面の第１領域に形成され、第１不純物を含む非晶質の第１導電型半導体層と、前記半導体基板の背面の第２領域に形成され、前記第１不純物と異なる第２不純物を含む非晶質の第２導電型半導体層と、前記半導体基板の背面上で、前記第１領域と前記第２領域との間の領域に備えられるギャップパッシベーション層と、を備え、前記ギャップパッシベーション層上には、前記第１導電型半導体層が備えられた光電変換素子が提供される。
前記ギャップパッシベーション層上には、全域にわたって前記第１導電型半導体層が備えられてもよい。
前記半導体基板の少なくともいずれか一面は、テクスチャリングされてもよい。
前記光電変換素子は、前記半導体基板と前記第１導電型半導体層との間に形成された第１非晶質シリコン層と、前記第１導電型半導体層上に形成された第１透明導電層と、前記第１透明導電層上に形成された第１金属電極と、を備えてもよい。
前記ギャップパッシベーション層の厚さは、前記第１非晶質シリコン層、前記第１導電型半導体層、及び前記第１透明導電層の厚さの和より厚くてもよい。
前記ギャップパッシベーション層上には、全域にわたって前記第１非晶質シリコン層、前記第１導電型半導体層、及び前記第１透明導電層のみが備えられてもよい。
前記光電変換素子は、前記半導体基板と前記第２導電型半導体層との間に形成された第２非晶質シリコン層と、前記第２導電型半導体層上に形成された第２透明導電層と、前記第２透明導電層上に形成された第２金属電極と、をさらに備えてもよい。
前記ギャップパッシベーション層の厚さは、前記第２非晶質シリコン層、前記第２導電型半導体層、及び前記第２透明導電層の厚さの和より厚くてもよい。
前記光電変換素子は、前記半導体基板の前面に形成された前面保護層と、前記半導体基板の前面に形成された前面電界層と、前記前面保護層及び前記前面電界層上に形成された反射防止膜と、を備えてもよい。
前記ギャップパッシベーション層は、ＳｉＯｘとＳｉＮｘとの二重層、またはＳｉＯｘとＳｉＯＮとの二重層を含んでもよい。
前記第１非晶質シリコン層、及び前記第２非晶質シリコン層のうち少なくともいずれか一つは、２０Å（２ｎｍ）〜１００Å（１０ｎｍ）の厚さに形成されてもよい。
前記第１透明導電層、及び前記第２透明導電層のうち少なくともいずれか一つは、２００Å（２０ｎｍ）〜１０００Å（１００ｎｍ）の厚さに形成されてもよい。
前記第１導電型半導体層、及び前記第２導電型半導体層のうち少なくともいずれか一つは、３０Å（３ｎｍ）〜１００Å（１０ｎｍ）の厚さに形成されてもよい。
前記第１導電型半導体層はｐ型であり、前記第２導電型半導体層はｎ型であってもよい。
前記第１導電型半導体層はｎ型であり、前記第２導電型半導体層はｐ型であってもよい。
前記第１領域と前記第２領域とは、交互に備えられ、前記ギャップパッシベーション層を介して互いに離隔されていてもよい。
上記課題を解決するために、本発明の別の観点によれば、半導体基板の背面に形成されたパッシベーション層のうち第１領域のパッシベーション層を除去する第１パターニング段階と、前記第１領域が除去されたパッシベーション層を備えた前記半導体基板の背面上に、第１非晶質シリコン層、第１導電型半導体層、及び第１透明導電層を順次形成する段階と、前記第１領域及び前記第１領域の両側に備えられた前記パッシベーション層の一部を覆うようにエッチレジストを形成する段階と、前記エッチレジストをマスクとして、前記半導体基板の背面に形成された前記パッシベーション層、前記第１非晶質シリコン層、前記第１導電型半導体層、及び前記第１透明導電層を除去することで、前記パッシベーション層のうち第２領域を除去する第２パターニング段階と、前記第２領域が除去されたパッシベーション層が備えられた前記半導体基板の背面上に、第２非晶質シリコン層、第２導電型半導体層、及び第２透明導電層を順次形成する段階と、前記エッチレジストを除去する段階と、を含む光電変換素子の製造方法が提供される。
前記パッシベーション層を形成する段階は、ＳｉＯｘ及びＳｉＮｘの二重層を形成する段階、またはＳｉＯｘ及びＳｉＯｘＮｙの二重層を形成する段階を含んでもよい。
前記第１領域と前記第２領域とは、交互に備えられ、互いに離隔していてもよい。
前記光電変換素子の製造方法は、前記半導体基板をテクスチャリングする段階をさらに含んでもよい。
以上説明したように本発明によれば、光電変換素子の製造工程を簡素化することが可能である。
本発明の第１の実施形態による光電変換素子を概略的に示す断面図である。 図１の光電変換素子の製造方法による状態を概略的に示す断面図である。 図１の光電変換素子の製造方法による状態を概略的に示す断面図である。 図１の光電変換素子の製造方法による状態を概略的に示す断面図である。 図１の光電変換素子の製造方法による状態を概略的に示す断面図である。 図１の光電変換素子の製造方法による状態を概略的に示す断面図である。 図１の光電変換素子の製造方法による状態を概略的に示す断面図である。 図１の光電変換素子の製造方法による状態を概略的に示す断面図である。 図１の光電変換素子の製造方法による状態を概略的に示す断面図である。 図１の光電変換素子の製造方法による状態を概略的に示す断面図である。 本発明の第２の実施形態による光電変換素子を概略的に示す断面図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
本発明の思想は、添付する図面と共に詳細に後述される実施形態を参照することにより明確になる。しかし、本発明は以下で開示する実施形態に限定されるものではなく、多様な形態によって具現され得る。本実施形態は、単に本発明の開示を完全にし、当業者に発明の思想を完全に知らせるために提供されるものであり、本発明の定義は請求項によってのみ定められる。
また、本明細書で使われる用語は、実施形態を説明するためのものであり、本発明を限定するものではない。本明細書で、単数形は文言で特に言及しない限り、複数形も含む。明細書で使われる「含み（ｃｏｍｐｒｉｓｅｓ）」及び／または「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、言及された構成要素、段階、動作及び／または素子以外の一つ以上の他の構成要素、段階、動作及び／または素子の存在や追加を排除しない。第１、第２などの用語は多様な構成要素の説明に用いられるが、係る構成要素は用語により限定されない。第１、第２などの用語は、一つの構成要素を他の構成要素から区別する目的のみで用いられる。
図面では、いろいろな層、領域、膜を明確に表現するために厚さを拡大して示した。層、膜の構成が他の構成「上に」あるとは、他の構成の「直上に」ある場合だけでなく、その中間に他の構成が備えられた場合も含む。一方、ある構成が他の構成の「直上に」あるとは、その中間に他の構成が備えられていない場合を表す。
一般に、ヘテロ接合太陽電池は、半導体基板の前面及び背面に正極及び負極を備えている。かかる構造では、太陽光の入射面に電極が存在するため、電極が太陽光の入射を妨害するという問題点があった。
また、ヘテロ接合太陽電池は、半導体基板の前面及び背面にそれぞれ透明導電層を備えている。したがって、透明導電層の透過率により、入射光の損失が発生し太陽電池の効率を低下させるという問題点があった。また透明導電層の抵抗は集合電極などの抵抗より大きいため、太陽電池の抵抗を高めるという問題点もあった。
そこで、本発明の実施形態における光電変換素子は、半導体基板の背面側に正極、負極及び透明導電層を備え、半導体基板の前面側には正極、負極及び透明導電層を備えない構造を有する。該構造により、上記の問題点を回避することが可能である。
図１は、本発明の第１の実施形態による光電変換素子を概略的に示す断面図である。
光電変換素子は、半導体基板１１０、半導体基板１１０の前面に形成された前面保護層１３０、前面電界層１４０、反射防止膜１５０、及び半導体基板１１０の背面に形成された第１、２非晶質シリコン層１６１、１７１、第１導電型及び第２導電型半導体層１６２、１７２、第１、２透明導電層１６３、１７３、第１、２金属電極１８０、１９０、ギャップパッシベーション層１２０を備える。
半導体基板１１０は、光吸収層であり結晶質シリコン基板を含んでもよい。例えば、半導体基板１１０は、単結晶シリコン基板または多結晶シリコン基板を含んでもよい。具体的には、半導体基板１１０として、単結晶または多結晶であってｎ型不純物が含まれたシリコン基板が使われる。ｎ型不純物としては、リン（Ｐ）、ヒ素（Ａｓ）などの５族元素が用いられてもよい。
本実施形態では、以下において半導体基板１１０として、単結晶または多結晶であってｎ型不純物を含むシリコン基板を使用する場合を説明するが、本発明はこれに限定されるものではない。例えば、単結晶または多結晶であってｐ型不純物を含むシリコン基板を使用してもよい。ｐ型不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）などの３族元素が用いられてもよい。
前面保護層１３０は、半導体基板１１０を保護するために半導体基板１１０の前面に形成され、真性の非晶質シリコン（ｉ ａ−Ｓｉ）を含んでもよい。または、ｎ型不純物の含まれている非晶質シリコン（ｎａ−Ｓｉ）を含んでもよい。さらに他の実施形態として、前面保護層１３０は、Ｓｉ、Ｎ、Ｏ、Ｈなどを含む無機物、例えば、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）などであってもよい。ここでは、真性の非晶質シリコン（ｉ ａ−Ｓｉ）とは不純物がドープされていない非晶質シリコンのことを指す。
前面電界層１４０は前面保護層１３０上に形成され、不純物がドープされた非晶質シリコン（ａ−Ｓｉ）または窒化ケイ素（ＳｉＮｘ）を含む。前面電界層１４０が、不純物がドープされた非晶質シリコンを含む場合、前面電界層１４０は半導体基板１１０と同じ導電性の不純物が半導体基板１１０より高濃度でドープされてもよい。係る場合、半導体基板１１０と前面電界層１４０との間に、不純物の濃度差によって電位障壁が形成され、正孔の半導体基板１１０の前面への移動が妨害される。よって、半導体基板１１０の前面近くで電子と正孔とが再結合し消滅することを防止することができる。
反射防止膜１５０は、太陽光が入射する時に、光が反射されて光電変換素子の光吸収に損失が発生することを防止し、光電変換素子の効率を向上させる。反射防止膜１５０は、透明な物質を含んでもよい。例えば、反射防止膜１５０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯｘＮｙ）などを含んでもよく、または、酸化チタン（ＴｉＯｘ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）などを含んでもよい。反射防止膜１５０は、単一層または複数の層で形成される。
本実施形態では、半導体基板１１０の前面上に前面保護層１３０、前面電界層１４０及び反射防止膜１５０がそれぞれ形成された場合を説明したが、本発明はこれに限定されるものではない。例えば、ＳｉＯｘを含む前面保護層１３０を形成した後、前面電界層１４０及び反射防止膜１５０の機能を同時に備えるＳｉＮｘを含む膜を形成してもよい。または、真性の非晶質シリコンまたは不純物を含有する非晶質シリコンを含む前面保護層１３０を形成した後、前面電界層１４０及び反射防止膜１５０の機能を同時に備えるＳｉＮｘを含む膜を形成してもよい。
半導体基板１１０の背面の第１領域Ａ１には、第１非晶質シリコン層１６１、第１導電型半導体層１６２、第１透明導電層１６３、及び第１金属電極１８０が形成される。第１非晶質シリコン層１６１は、半導体基板１１０の背面の第１領域Ａ１に形成され、真性の非晶質シリコンを含む。第１導電型半導体層１６２は、第１非晶質シリコン層１６１上に形成され、第１不純物を含む。第１不純物としては、ｐ型不純物を使用することができ、第１導電型半導体層１６２はｐ＋層として形成される。第１透明導電層１６３は、第１導電型半導体層１６２上に形成され、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）などの透明導電膜（ＴＣＯ）を含む。第１透明導電層１６３上に形成された第１金属電極１８０は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの合金を含む。
ｐ型不純物が含まれた非晶質シリコン（ａ−Ｓｉ）の第１導電型半導体層１６２は、半導体基板１１０とｐ−ｎ接合を形成する。この場合、ｐ−ｎ接合特性を向上させるために、半導体基板１１０と第１導電型半導体層１６２との間には第１非晶質シリコン層１６１が備えられる。第１導電型半導体層１６２及び第１非晶質シリコン層１６１は、半導体基板１１０とヘテロ接合を形成して光電変換素子の開放電圧を向上させる。第１導電型半導体層１６２は、約３０〜１００Å（約３〜１０ｎｍ）の厚さに形成され、第１非晶質シリコン層１６１は、約２０〜１００Å（約２〜１０ｎｍ）の厚さに形成される。
第１透明導電層１６３は、第１金属電極１８０との接触抵抗を改善させる。第１透明導電層１６３は、約２００〜１０００Å（約２０〜１００ｎｍ）の厚さに形成され、第１金属電極１８０は、外部の装置（図示せず）とインターコネクションを形成する。本実施形態において、第１金属電極１８０は光電変換素子の正極であり、外部の装置と電気的に連結される。
半導体基板１１０の背面の第２領域Ａ２には、第２非晶質シリコン層１７１、第２導電型半導体層１７２、第２透明導電層１７３、及び第２金属電極１９０が形成される。
第２非晶質シリコン層１７１は、半導体基板１１０の背面の第２領域Ａ２に形成され、真性の非晶質シリコン（ｉ ａ−Ｓｉ）を含む。第２導電型半導体層１７２は第２非晶質シリコン層１７１上に形成され、第２不純物を含む。第２不純物としては、ｎ型不純物を使用することができ、第２導電型半導体層１７２はｎ＋層で形成される。第２透明導電層１７３は、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電膜（ＴＣＯ）を含み、第２透明導電層１７３上に形成された第２金属電極１９０は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの合金を含む。
ｎ型不純物が含まれた非晶質シリコン（ａ−Ｓｉ）の第２導電型半導体層１７２は、半導体基板１１０より不純物が高濃度で含まれているように形成される。第２導電型半導体層１７２は、約３０〜１００Å（約３〜１０ｎｍ）の厚さに形成され、第２非晶質シリコン層１７１と共に背面電界を形成して、第２金属電極１９０の近くで正孔と電子とが再結合して消滅することを防止することができる。第２非晶質シリコン層１７１は、約２０〜１００Å（約２〜１０ｎｍ）の厚さに形成される。
第２透明導電層１７３は、約２００〜１０００Å（約２０〜１００ｎｍ）の厚さに形成され、第２金属電極１９０との接触抵抗を改善させる。また、第２金属電極１９０は、外部の装置とインターコネクションを形成する。本実施形態において、第２金属電極１９０は、光電変換素子の負極であり、外部の装置と電気的に連結される。
半導体基板１１０の背面の第３領域Ａ３にはギャップパッシベーション層１２０が備えられ、ギャップパッシベーション層１２０上には順次、第１非晶質シリコン層１６１、第１導電型半導体層１６２、及び第１透明導電層１６３が備えられる。ギャップパッシベーション層１２０は、半導体基板１１０が外部に露出することを防止し、電子と正孔が再結合して消滅することを防止することができる。
ギャップパッシベーション層１２０は、ギャップパッシベーション層１２０の両側にそれぞれ備えられた金属電極を除いた層の厚さの和より厚く形成される。具体的には、ギャップパッシベーション層１２０の厚さは、第１非晶質シリコン層１６１、第１導電型半導体層１６２及び第１透明導電層１６３の厚さの和より大きく、同様に第２非晶質シリコン層１７１、第２導電型半導体層１７２及び第２透明導電層１７３の厚さの和より大きい。ギャップパッシベーション層１２０の厚さは、約１０００〜１５００Å（約１００〜１５０ｎｍ）であってもよい。
ギャップパッシベーション層１２０の厚さがギャップパッシベーション層１２０の両側にそれぞれ備えられた金属電極を除いた層の厚さの和より小さい場合、ギャップパッシベーション層１２０の機能が低下する。具体的には、電子と正孔とが再結合して消滅することを効果的に防止することができなくなる。
ギャップパッシベーション層１２０は半導体基板１１０の直上に形成され、ギャップパッシベーション層１２０は、ＳｉＯｘとＳｉＮｘとの二重層またはＳｉＯｘとＳｉＯｘＮｙとの二重層で形成される。また、ギャップパッシベーション層１２０は、単一層で形成されてもよい。
ギャップパッシベーション層１２０は、第１領域Ａ１のパッシベーション層を除去した後、第１非晶質シリコン層１６１を形成する工程、さらに第２領域Ａ２のパッシベーション層を除去した後、第２非晶質シリコン層１７１を形成する工程を通じて形成される。かかる工程によって形成されたギャップパッシベーション層１２０は、その幅が最小化され、第１導電型半導体層１６２及び第２導電型半導体層１７２の形成過程で発生しうる損傷を最小化することができる。ギャップパッシベーション層１２０の幅は１００μｍ以下、例えば、３０〜５０μｍ以下であってもよい。ギャップパッシベーション層１２０の幅が広く形成された場合、光電変換素子の効率が大きく低下する。
ギャップパッシベーション層１２０上の第１非晶質シリコン層１６１、第１導電型半導体層１６２、及び第１透明導電層１６３については、後述する光電変換素子の製造方法によって形成される。
以下、図２〜図１０を参照して、本発明の第１の実施形態による光電変換素子の製造方法を説明する。
まず、図２を参照すると、結晶質シリコンを含む半導体基板１１０上にパッシベーション層１２０ａが形成される。パッシベーション層１２０ａは、約１０００〜１５００Å（約１００〜１５０ｎｍ）の厚さに形成される。
パッシベーション層１２０ａは、複数の層で形成される。例えば、ＳｉＯｘを含む膜を形成した後、ＳｉＮｘを含む膜を形成することでパッシベーション層１２０ａを形成してもよい。また、ＳｉＯｘを含む膜を形成した後、ＳｉＯｘＮｙを含む膜を形成することでパッシベーション層１２０ａを形成してもよい。さらに他の実施形態として、単一層でパッシベーション層１２０ａを形成してもよい。
図３を参照すると、半導体基板１１０上に形成されたパッシベーション層１２０ａから、第１領域Ａ１を含む領域のパッシベーション層１２０ａが除去される第１パターニング工程が行われる。第１パターニング工程は、エッチング工程によって行われる。例えば、ウェットエッチングにより第１領域Ａ１を含む領域のパッシベーション層１２０ａをパターニングすることができる。この時、半導体基板１１０の背面に形成されたパッシベーション層１２０ａからは、第１パターニングにより第１領域Ａ１のみパッシベーション層１２０ａが除去され、半導体基板１１０が露出される。第１領域Ａ１は、後述する工程によって第１非晶質シリコン層１６１、第１導電型半導体層１６２、及び第１透明導電層１６３が形成される。一方、半導体基板１１０の前面及び側面に形成されたパッシベーション層１２０ａはいずれも第１パターニング工程により除去される。
また、図４を参照すると、半導体基板１１０の前面に、前面保護層１３０、前面電界層１４０、及び反射防止膜１５０が順次形成される。
前面保護層１３０は、真性の非晶質シリコン、不純物が含まれた非晶質シリコン、またはＳｉＯｘ、ＳｉＮｘなどの無機物を含み、半導体基板１１０の前面を全体的に覆うように形成される。前面保護層１３０は、プラズマ化学気相蒸着法（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）などの化学気相蒸着法、スパッタリング法、またはスピンコーティング法などによって形成してもよいし、他の物理的、化学的、または物理化学的方法により形成してもよい。
前面電界層１４０は、不純物がドープされた非晶質シリコン、またはＳｉＮｘを含み、前面保護層１３０を全体的に覆うように形成される。前面電界層１４０は、例えば、ＰＥＣＶＤにより形成される。不純物がドープされた非晶質シリコンにより前面電界層１４０が形成される場合、非晶質シリコンにドープされた不純物は半導体基板１１０より高濃度でドープされてもよい。
反射防止膜１５０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯｘＮｙ）などを含んでもよい。または、酸化チタン（ＴｉＯ２）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）などを含んでもよい。反射防止膜１５０は、化学気相蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）、スパッタリング法、スピンコーティング法などの方法により形成される。
本実施形態では、前面保護層１３０、前面電界層１４０及び反射防止膜１５０がそれぞれ順次形成されるとして説明したが、本発明はこれに限定されるものではない。例えば、ＳｉＯｘを含む前面保護層１３０を形成した後、前面電界層１４０及び反射防止膜１５０の機能を同時に行えるＳｉＮｘを含む膜を形成してもよいことは、前述した通りである。
次に、図５を参照すると、第１領域Ａ１のパッシベーション層１２０ａが除去された半導体基板１１０の背面上に、第１非晶質シリコン層１６１、第１導電型半導体層１６２及び第１透明導電層１６３が順次形成される。
第１非晶質シリコン層１６１は、真性の非晶質シリコンを含む。例えば、ＰＥＣＶＤなどの方法を使用して２０〜１００Å（２〜１０ｎｍ）の厚さの第１非晶質シリコン層１６１を形成することができる。第１導電型半導体層１６２は、例えば、真空チャンバにＳｉＨ４、水素などを注入し、３族元素を含む不純物を注入してＰＥＣＶＤなどの化学気相蒸着法により形成される。第１透明導電層１６３は、ＩＴＯ、ＩＺＯ、ＩＷＯ、酸化インジウムガドリニウム（ＩＧｄＯ）、酸化インジウムジルコニウム（ＩＺｒＯ）、酸化インジウムネオジム（ＩＮｄＯ）、ＺｎＯなどを含み、スパッタリング、電子ビーム蒸着、蒸着（ｅｖａｐｏｒａｔｉｏｎ）などの方法により形成される。
第１非晶質シリコン層１６１、第１導電型半導体層１６２及び第１透明導電層１６３は、第１領域Ａ１のパッシベーション層１２０ａが除去された半導体基板１１０の背面全体を覆うように形成されるので、半導体基板１１０だけでなく、パッシベーション層１２０ａ上にも形成される。
続いて、図６を参照すると、エッチレジスト２１０が形成される。この時、エッチレジスト２１０は、第１領域Ａ１及び第１領域Ａ１の両側に備えられたパッシベーション層１２０ａの一部を覆うように形成される。パッシベーション層１２０ａのうちエッチレジスト２１０が覆う部分が、図１０に示したギャップパッシベーション層１２０となる。
図７を参照すると、エッチレジスト２１０をマスクとしてパッシベーション層１２０ａの第２領域Ａ２の半導体基板１１０の背面上に形成されたパッシベーション層１２０ａ、第１非晶質シリコン層１６１、第１導電型半導体層１６２及び第１透明導電層１６３を除去する第２パターニングが行われる。
エッチレジスト２１０で覆われていない領域に備えられたパッシベーション層１２０ａ、第１非晶質シリコン層１６１、第１導電型半導体層１６２及び第１透明導電層１６３は、ウェットまたはドライエッチングにより除去される。この時、エッチレジスト２１０で覆われている領域に備えられたパッシベーション層１２０ａ、第１非晶質シリコン層１６１、第１導電型半導体層１６２及び第１透明導電層１６３は、エッチレジスト２１０により保護されるため、エッチング工程で除去されない。
第２パターニングにより、第２領域Ａ２の半導体基板１１０の背面の一部が露出する。第２領域Ａ２は、後述する工程により第２非晶質シリコン層１７１、第２導電型半導体層１７２、及び第２透明導電層１７３が形成される領域である。
また、図８を参照すると、第２領域Ａ２の半導体基板１１０の背面上に第２非晶質シリコン層１７１、第２導電型半導体層１７２及び第２透明導電層１７３が順次形成される。
第２非晶質シリコン層１７１は、真性の非晶質シリコンを含む。例えば、ＰＥＣＶＤなどの方法を使用して２０〜１００Å（２〜１０ｎｍ）の厚さの第２非晶質シリコン層１７１が形成できる。具体的には、第２導電型半導体層１７２は、真空チャンバにＳｉＨ４、水素などを注入し、５族元素を含む不純物を注入して、ＰＥＣＶＤなどの化学気相蒸着法により形成される。第２透明導電層１７３は、ＩＴＯ、ＩＺＯ、ＩＷＯ、ＩＧｄＯ、ＩＺｒＯ、ＩＮｄＯ、ＺｎＯなどを含み、スパッタリング、電子ビーム蒸着、蒸着などの方法により形成される。
第２非晶質シリコン層１７１、第２導電型半導体層１７２及び第２透明導電層１７３は、第２領域Ａ２のパッシベーション層１２０ａが除去された半導体基板１１０の背面全体を覆うように形成されるので、半導体基板１１０だけでなくエッチレジスト２１０上にも形成される。しかし、パッシベーション層１２０ａはエッチレジスト２１０により覆われているので、パッシベーション層１２０ａの直上には形成されず、エッチレジスト２１０上に形成される。
次に、図９を参照すると、エッチレジスト２１０を除去する工程が行われる。エッチレジスト２１０が除去される際に、エッチレジスト２１０上に形成された第２非晶質シリコン層１７１、第２導電型半導体層１７２及び第２透明導電層１７３も共に除去される。エッチレジスト２１０が除去されることによって、エッチレジスト２１０により覆われていた第１非晶質シリコン層１６１、第１導電型半導体層１６２及び第１透明導電層１６３の積層構造が露出する。
上述したように、第１非晶質シリコン層１６１、第１導電型半導体層１６２及び第１透明導電層１６３は、第１領域Ａ１だけでなくギャップパッシベーション層１２０上にも形成される。
かかる工程を通じて第１領域Ａ１には、第１非晶質シリコン層１６１、第１導電型半導体層１６２及び第１透明導電層１６３が形成され、第２領域Ａ２には、第２非晶質シリコン層１７１、第２導電型半導体層１７２及び第２透明導電層１７３が形成され、第１領域Ａ１と第２領域Ａ２との間には、ギャップパッシベーション層１２０が形成される。
さらに、図１０を参照すると、第１金属電極１８０及び第２金属電極１９０が形成される。第１金属電極１８０は第１透明導電層１６３上に、第２金属電極１９０は第２透明導電層１７３上にそれぞれ形成される。第１、２金属電極は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びこれらの合金を含む。例えば、第１、２金属電極１８０、１９０は、前述した元素を含む伝導性ペーストを、インクジェット、グラビア印刷、オフセット印刷、スクリーンプリンティングなどの方法を用いることにより形成することができる。
本発明の比較例として、第１領域及び第２領域に該当する領域のパッシベーション層１２０ａが除去された半導体基板に、全体的に第１非晶質シリコン層と第１導電型半導体層と第１透明導電層とを形成した後、第１領域に形成された部分を残して第１領域以外をエッチングで除去する第１段階と、再び第２非晶質シリコン層と第２導電型半導体層と第２透明導電層とを形成した後、第２領域に形成された部分を残して第２領域以外をエッチングで除去する第２段階と、を経て光電変換素子を製造する例を挙げることができる。
比較例では、光電変換素子のエッチング工程時に、ｐ＋層である第１導電型半導体層とｎ＋層である第２導電型半導体層との相互間のエッチング選択比が低いため、光電変換素子の背面に損傷が発生する。また、第１領域と第２領域との間のギャップパッシベーション層の幅を、本発明の第１の実施形態によるギャップパッシベーション層１２０の幅と同レベルにする場合、プリンティング工程及び／またはパターニング工程時にアラインメントを合わせることが難しく、光電変換素子の品質が低下する。
しかし、本発明の実施形態による光電変換素子の製造方法では、工程が単純であり、第１領域Ａ１のパッシベーション層１２０ａを除去して第１導電型半導体層を形成し、第２領域Ａ２のパッシベーション層１２０ａを除去して第２導電型半導体層を形成するので、プリンティング工程及び／またはパターニング工程におけるアラインメントを合わせやすく、高品質の光電変換素子の製造が可能である。
図１１は、本発明の第２の実施形態による光電変換素子を概略的に示す断面図である。
図１１を参照すれば、第２の実施形態による光電変換素子も、半導体基板３１０、半導体基板３１０の前面に形成された前面保護層３３０、前面電界層３４０、反射防止膜３５０、及び半導体基板３１０の背面に形成された第１、２非晶質シリコン層３６１、３７１、第１導電型及び第２導電型半導体層３６２、３７２、第１、２透明導電層３６３、３７３、第１、２金属電極３８０、３９０、ギャップパッシベーション層３２０を備える。
ただし、第２の実施形態に係る光電変換素子は第１の実施形態に対して、半導体基板３１０の前面がテクスチャリングされている点が相違する。他の第１の実施形態と同様の構成は、すでに上記にて図１を参照して説明しているので、ここでは省略する。以下では、第１の実施形態と第２の実施形態の相違点を中心として説明する。
第２の実施形態では、光吸収層である半導体基板３１０の前面はテクスチャリングされている。テクスチャリングにより入射光の光路を広げることができ、光吸収効率を向上させることがきる。テクスチャリング工程の具体例として、例えば、水酸化カリウム（ＫＯＨ）または水酸化ナトリウム（ＮａＯＨ）などの水溶液と、イソプロピルアルコール（ＩＰＡ）との混合溶液に半導体基板を浸漬する方法を使用することができる。かかる方法によりピラミッド状のテクスチャーが形成される。
半導体基板３１０の前面にテクスチャーが形成されているので、半導体基板３１０の前面に形成される前面保護層３３０、前面電界層３４０、及び反射防止層もテクスチャー状に沿って凹凸面を備える。
第２の実施形態による光電変換素子の製造方法は、図２〜図１０を参照して説明した半導体基板の製造方法と同一又は同等である。ただし、前面にテクスチャーが形成された半導体基板３１０を使用する点のみが異なる。
第２の実施形態による光電変換素子では、半導体基板３１０の前面がテクスチャリングされた構成を図示したが、本発明はこれに限定されるものではない。例えば、半導体基板３１０の背面もテクスチャリングされていてもよい。この場合、半導体基板３１０の背面に形成された第１、２非晶質シリコン層３６１、３７１、第１導電型及び第２導電型半導体層３６２、３７２、第１、２透明導電層３６３、３７３についても、テクスチャー状に沿って凹凸面を備える。あるいは、半導体基板３１０の背面に形成された第１、２非晶質シリコン層３６１、３７１、第１導電型及び第２導電型半導体層３６２、３７２、第１、２透明導電層３６３、３７３については、凹凸面を備えないように形成してもよい。
前述したように、本発明の実施形態によれば、第１非晶質シリコン層１６１、３６１、第１導電型半導体層１６２、３６２のｐ型半導体層、及び第１透明導電層１６３、３６３が形成された後に、第２非晶質シリコン層１７１、３７１、第２導電型半導体層１７１、３７２のｎ型半導体層、及び第２透明導電層１７３、３７３が形成される構成を説明したが、本発明はこれらに限定されるものではない。
例えば、上記とは逆に、第２非晶質シリコン層１７１、３７１、第２導電型半導体層１７２、３７２であるｎ型半導体層、及び第２透明導電層１７３、３７３を形成した後、第１非晶質シリコン層１６１、３６１、第１導電型半導体層１６２、３６２のｐ型半導体層、及び第１透明導電層１６３、３６３を形成してもよい。この場合、ギャップパッシベーション層１２０、３２０上に全体的に形成された半導体層は、ｎ型半導体層になる。
なお、第１、第２の実施形態においては、第１導電型半導体層１６２、３６２に第１不純物としてｐ型不純物を使用し、ｐ＋層として形成し、第２導電型半導体層１７２、３７２に第２不純物としてｎ型不純物を使用し、ｎ＋層として形成したが、本発明は係る例に限定されない。例えば、上記とは逆に、第１導電型半導体層１６２、３６２に第１不純物としてｎ型不純物を使用し、ｎ＋層として形成し、第２導電型半導体層１７２、３７２に第２不純物としてｐ型不純物を使用し、ｐ＋層として形成してもよい。
以上にて、詳細に説明したように、本発明によれば、光電変換素子の製造工程を簡素化することが可能である。また、半導体層のプリンティング工程及び／またはパターニング工程におけるアラインメントを容易に合わせられるため、高品質の光電変換素子を提供できる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
本発明は、光電変換素子関連の技術分野に好適に用いられる。
１１０、３１０ 半導体基板
１２０、３２０ ギャップパッシベーション層
１２０ａ パッシベーション層
１３０、３３０ 前面保護層
１４０、３４０ 前面電界層
１５０、３５０ 反射防止膜
１６１、３６１ 第１非晶質シリコン層
１６２、３６２ 第１導電型半導体層
１６３、３６３ 第１透明導電層
１７１、３７１ 第２非晶質シリコン層
１７２、３７２ 第２導電型半導体層
１７３、３７３ 第２透明導電層
１８０、３８０ 第１金属電極
１９０、３９０ 第２金属電極

Claims (20)

  1. 結晶質の半導体基板と、
    前記半導体基板の背面の第１領域に形成され、第１不純物を含む非晶質の第１導電型半導体層と、
    前記半導体基板の背面の第２領域に形成され、前記第１不純物と異なる第２不純物を含む非晶質の第２導電型半導体層と、
    前記半導体基板の背面上の前記第１領域と前記第２領域との間の第３領域に備えられるギャップパッシベーション層と、を備え、
    前記第１領域に形成された第１導電型半導体層、および前記第２領域に形成された第２導電型半導体層の各々は、前記第３領域には横方向に延伸されておらず、かつ
    前記ギャップパッシベーション層上には、前記第１領域に形成された第１導電型半導体層とは異なる高さに、前記第１導電型半導体層が形成される光電変換素子。
  2. 前記ギャップパッシベーション層上には、全域にわたって前記第１導電型半導体層が備えられる請求項１に記載の光電変換素子。
  3. 前記半導体基板の少なくともいずれか一面はテクスチャリングされた請求項１又は２に記載の光電変換素子。
  4. 前記半導体基板と前記第１導電型半導体層との間に形成された第１非晶質シリコン層と、
    前記第１導電型半導体層上に形成された第１透明導電層と、
    前記第１透明導電層上に形成された第１金属電極と、を備える請求項１〜３のいずれか一項に記載の光電変換素子。
  5. 前記ギャップパッシベーション層の厚さは、前記第１非晶質シリコン層、前記第１導電型半導体層、及び前記第１透明導電層の厚さの和より厚い請求項４に記載の光電変換素子。
  6. 前記ギャップパッシベーション層上には、全域にわたって前記第１非晶質シリコン層、前記第１導電型半導体層、及び前記第１透明導電層のみが備えられる請求項４又は５に記載の光電変換素子。
  7. 前記半導体基板と前記第２導電型半導体層との間に形成された第２非晶質シリコン層と、
    前記第２導電型半導体層上に形成された第２透明導電層と、
    前記第２透明導電層上に形成された第２金属電極と、をさらに備える請求項４〜６のいずれか一項に記載の光電変換素子。
  8. 前記ギャップパッシベーション層の厚さは、前記第２非晶質シリコン層、前記第２導電型半導体層、及び前記第２透明導電層の厚さの和より厚い請求項７に記載の光電変換素子。
  9. 前記半導体基板の前面に形成された前面保護層と、
    前記半導体基板の前面に形成された前面電界層と、
    前記前面保護層及び前記前面電界層上に形成された反射防止膜と、を備える請求項１〜８のいずれか一項に記載の光電変換素子。
  10. 前記ギャップパッシベーション層は、
    ＳｉＯｘとＳｉＮｘとの二重層、またはＳｉＯｘとＳｉＯＮとの二重層を含む請求項１〜９のいずれか一項に記載の光電変換素子。
  11. 前記第１非晶質シリコン層、及び前記第２非晶質シリコン層のうち少なくともいずれか一つは、２０Å（２ｎｍ）〜１００Å（１０ｎｍ）の厚さに形成される請求項７又は８に記載の光電変換素子。
  12. 前記第１透明導電層、及び前記第２透明導電層のうち少なくともいずれか一つは、２００Å（２０ｎｍ）〜１０００Å（１００ｎｍ）の厚さに形成される請求項７又は８に記載の光電変換素子。
  13. 前記第１導電型半導体層及び前記第２導電型半導体層のうち少なくともいずれか一つは、３０Å（３ｎｍ）〜１００Å（１０ｎｍ）の厚さに形成される請求項１〜１２のいずれか一項に記載の光電変換素子。
  14. 前記第１導電型半導体層はｐ型であり、前記第２導電型半導体層はｎ型である請求項１〜１３のいずれか一項に記載の光電変換素子。
  15. 前記第１導電型半導体層はｎ型であり、前記第２導電型半導体層はｐ型である請求項１〜１３のいずれか一項に記載の光電変換素子。
  16. 前記第１領域と前記第２領域とは、交互に備えられ、前記ギャップパッシベーション層を介して互いに離隔されている請求項１〜１５のいずれか一項に記載の光電変換素子。
  17. 半導体基板の背面にパッシベーション層を形成する段階と、
    前記パッシベーション層に第１パターニングを行うことで、前記半導体基板の背面に第１領域を定義する段階と、
    前記第１領域、および前記パッシベーション層の上に、第１非晶質シリコン層、第１導電型半導体層、及び第１透明導電層を順次形成する段階と、
    前記第１領域、及び前記第１領域の両側に備えられた前記パッシベーション層の一部を覆うようにエッチレジストを形成する段階と、
    前記エッチレジストをマスクとして、前記半導体基板の背面に形成された前記パッシベーション層、前記第１非晶質シリコン層、前記第１導電型半導体層、及び前記第１透明導電層に第２パターニングを行うことで、前記パッシベーション層に第２領域を定義する段階と、
    前記半導体基板の背面上の前記第２領域に、第２非晶質シリコン層、第２導電型半導体層、及び第２透明導電層を順次形成する段階と、
    前記エッチレジストを除去し、前記半導体基板の背面上の前記第１領域と前記第２領域との間の第３領域にギャップパッシベーション層を形成し、前記第１領域に形成された第１導電型半導体層、および前記第２領域に形成された第２導電型半導体層の各々は、前記第３領域までは横方向に延伸されないようにする段階と、を含む光電変換素子の製造方法。
  18. 前記パッシベーション層を形成する段階は、
    ＳｉＯｘ及びＳｉＮｘの二重層を形成する段階、またはＳｉＯｘ及びＳｉＯｘＮｙの二重層を形成する段階を含む請求項１７に記載の光電変換素子の製造方法。
  19. 前記第１領域と前記第２領域とは交互に備えられ、互いに離隔している請求項１７又は１８に記載の光電変換素子の製造方法。
  20. 前記半導体基板をテクスチャリングする段階をさらに含む請求項１７〜１９のいずれか一項に記載の光電変換素子の製造方法。
JP2012237937A 2011-11-07 2012-10-29 光電変換素子及び光電変換素子の製造方法 Active JP6106403B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110115373A KR101826912B1 (ko) 2011-11-07 2011-11-07 광전변환소자 및 그 제조 방법
KR10-2011-0115373 2011-11-07

Publications (2)

Publication Number Publication Date
JP2013102159A JP2013102159A (ja) 2013-05-23
JP6106403B2 true JP6106403B2 (ja) 2017-03-29

Family

ID=47172480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012237937A Active JP6106403B2 (ja) 2011-11-07 2012-10-29 光電変換素子及び光電変換素子の製造方法

Country Status (5)

Country Link
US (1) US9412894B2 (ja)
EP (1) EP2590233A3 (ja)
JP (1) JP6106403B2 (ja)
KR (1) KR101826912B1 (ja)
CN (1) CN103094364B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018517B2 (en) * 2011-11-07 2015-04-28 International Business Machines Corporation Silicon heterojunction photovoltaic device with wide band gap emitter
JP2013125890A (ja) * 2011-12-15 2013-06-24 Sharp Corp 光電変換素子およびその製造方法
KR20160046887A (ko) 2013-08-27 2016-04-29 헤일로우 뉴로 아이엔씨. 전기 자극을 사용자에게 제공하기 위한 방법 및 시스템
US9782585B2 (en) 2013-08-27 2017-10-10 Halo Neuro, Inc. Method and system for providing electrical stimulation to a user
WO2015031510A1 (en) 2013-08-27 2015-03-05 Halo Neuro, Inc. Electrode system for electrical stimulation
KR101622090B1 (ko) 2013-11-08 2016-05-18 엘지전자 주식회사 태양 전지
KR101867855B1 (ko) * 2014-03-17 2018-06-15 엘지전자 주식회사 태양 전지
KR101661948B1 (ko) * 2014-04-08 2016-10-04 엘지전자 주식회사 태양 전지 및 이의 제조 방법
NL2014040B1 (en) * 2014-12-23 2016-10-12 Stichting Energieonderzoek Centrum Nederland Method of making a curent collecting grid for solar cells.
CN106159030B (zh) * 2015-03-24 2017-11-21 英属开曼群岛商精曜有限公司 太阳能电池的制作方法
JPWO2017056934A1 (ja) * 2015-09-29 2018-07-12 シャープ株式会社 バスバー電極、太陽電池セル、および太陽電池モジュール
CN108290037B (zh) 2015-10-26 2021-10-08 福禄神经学公司 电极定位系统及方法
CN108778409B (zh) 2016-02-08 2022-04-08 哈洛纽罗公司 用于改善电刺激的提供的方法和系统
CN109314152B (zh) 2016-06-15 2022-04-05 株式会社钟化 太阳能电池及其制造方法以及太阳能电池模块
US10485443B2 (en) 2016-06-20 2019-11-26 Halo Neuro, Inc. Electrical interface system
US10525255B2 (en) 2017-03-08 2020-01-07 Halo Neuro, Inc. System for electrical stimulation
CN107093649B (zh) * 2017-03-28 2019-08-30 浙江正泰太阳能科技有限公司 一种hjt光伏电池的制备方法
US10507324B2 (en) 2017-11-17 2019-12-17 Halo Neuro, Inc. System and method for individualizing modulation
CN115985974B (zh) * 2023-01-04 2024-07-05 隆基绿能科技股份有限公司 背接触太阳能电池及其制备方法、光伏组件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745078A (en) 1986-01-30 1988-05-17 Siemens Aktiengesellschaft Method for integrated series connection of thin film solar cells
JPH0622245B2 (ja) 1986-05-02 1994-03-23 富士ゼロックス株式会社 薄膜トランジスタの製造方法
EP0334111A1 (de) 1988-03-24 1989-09-27 Siemens Aktiengesellschaft Verfahren zur integrierten Serienverschaltung von Dickschichtsolarzellen sowie Verwendung dieses Verfahrens bei der Herstellung einer Tandem-Solarzelle
KR100366348B1 (ko) 2001-01-03 2002-12-31 삼성에스디아이 주식회사 실리콘 태양 전지의 제조 방법
EP1529317A2 (en) 2002-08-06 2005-05-11 Avecia Limited Organic electronic devices
CN100431177C (zh) * 2003-09-24 2008-11-05 三洋电机株式会社 光生伏打元件及其制造方法
FR2880989B1 (fr) * 2005-01-20 2007-03-09 Commissariat Energie Atomique Dispositif semi-conducteur a heterojonctions et a structure inter-digitee
KR100756286B1 (ko) 2005-03-16 2007-09-06 한국과학기술원 집적형 박막 태양전지 및 그 제조 방법
ES2624054T3 (es) 2006-12-21 2017-07-12 Hyet Energy Systems B.V. Procedimiento para la fabricación de subcélulas solares a partir de una célula solar
US20110041898A1 (en) * 2009-08-19 2011-02-24 Emcore Solar Power, Inc. Back Metal Layers in Inverted Metamorphic Multijunction Solar Cells
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US20110000532A1 (en) * 2008-01-30 2011-01-06 Kyocera Corporation Solar Cell Device and Method of Manufacturing Solar Cell Device
JP2010147102A (ja) 2008-12-16 2010-07-01 Sharp Corp 太陽電池セルの製造方法
KR101539047B1 (ko) * 2008-12-24 2015-07-23 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 광기전력 변환 소자 및 그의 제조방법
JP5294316B2 (ja) 2009-01-05 2013-09-18 シャープ株式会社 太陽電池素子の製造方法
CN102349166A (zh) 2009-03-10 2012-02-08 三洋电机株式会社 太阳能电池的制造方法和太阳能电池
US8525018B2 (en) * 2009-09-07 2013-09-03 Lg Electronics Inc. Solar cell
KR20110087168A (ko) * 2010-01-25 2011-08-02 삼성전자주식회사 태양 전지의 제조 방법
WO2011093329A1 (ja) * 2010-01-26 2011-08-04 三洋電機株式会社 太陽電池及びその製造方法

Also Published As

Publication number Publication date
JP2013102159A (ja) 2013-05-23
KR20130050163A (ko) 2013-05-15
EP2590233A2 (en) 2013-05-08
US9412894B2 (en) 2016-08-09
EP2590233A3 (en) 2015-03-04
US20130113059A1 (en) 2013-05-09
CN103094364B (zh) 2017-05-17
CN103094364A (zh) 2013-05-08
KR101826912B1 (ko) 2018-02-08

Similar Documents

Publication Publication Date Title
JP6106403B2 (ja) 光電変換素子及び光電変換素子の製造方法
JP5848421B2 (ja) 太陽電池及びその製造方法
US8802972B2 (en) Photoelectric conversion device and manufacturing method thereof
WO2011115206A1 (ja) 太陽電池、その太陽電池を用いた太陽電池モジュール及び太陽電池の製造方法
US20100132792A1 (en) Solar cell and method of manufacturing the same
CN113921625A (zh) 一种背接触电池及其制作方法
JP2009152222A (ja) 太陽電池素子の製造方法
KR20120023391A (ko) 태양전지 및 이의 제조 방법
US9640673B2 (en) Solar cell and manufacturing method thereof
KR101985835B1 (ko) 광기전력소자 및 제조 방법
US20130125964A1 (en) Solar cell and manufacturing method thereof
US20170162725A1 (en) Solar cell
TWM527159U (zh) 異質接面太陽能電池結構
JP6141670B2 (ja) 太陽電池の製造方法
US20100212721A1 (en) Thin film type solar cell and method for manufacturing the same
WO2015141338A1 (ja) 光電変換素子および光電変換素子の製造方法
US20130127005A1 (en) Photovoltaic device and method of manufacturing the same
WO2020218000A1 (ja) 太陽電池および太陽電池の製造方法
JP2014183073A (ja) 光電変換素子および光電変換素子の製造方法
JP2013168605A (ja) 太陽電池の製造方法
JP5957102B2 (ja) 太陽電池の製造方法
CN117995923A (zh) 太阳能电池的形成方法、太阳能电池及光伏组件
TW201818559A (zh) 異質接面太陽能電池結構及其製作方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170306

R150 Certificate of patent or registration of utility model

Ref document number: 6106403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250