JP6100071B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6100071B2
JP6100071B2 JP2013089149A JP2013089149A JP6100071B2 JP 6100071 B2 JP6100071 B2 JP 6100071B2 JP 2013089149 A JP2013089149 A JP 2013089149A JP 2013089149 A JP2013089149 A JP 2013089149A JP 6100071 B2 JP6100071 B2 JP 6100071B2
Authority
JP
Japan
Prior art keywords
film
oxide
oxide film
electrode layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013089149A
Other languages
English (en)
Other versions
JP2013251533A5 (ja
JP2013251533A (ja
Inventor
哲弘 田中
哲弘 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013089149A priority Critical patent/JP6100071B2/ja
Publication of JP2013251533A publication Critical patent/JP2013251533A/ja
Publication of JP2013251533A5 publication Critical patent/JP2013251533A5/ja
Application granted granted Critical
Publication of JP6100071B2 publication Critical patent/JP6100071B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。
トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含むアモルファス酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物）からなる半導体層を用いたトランジスタが開示されている（例えば、特許文献１参照）。
また、特に高集積化された高性能な電子デバイスにおいては、トランジスタの微細化が要求され、トランジスタの専有面積の縮小を図った縦型トランジスタ構造が提案されている（例えば、特許文献２参照）。
特開２０１１−１８１８０１号公報 特開２００３−１０１０１２号公報
しかし、トランジスタの微細化に伴って作製工程における歩留まりの低下が懸念される。
微細な構造であっても、高精度な微細加工を用いて、高く安定した電気特性を有するトランジスタを歩留まりよく提供することを課題の一とする。
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成することを課題の一とする。
半導体装置に設けられるトランジスタは、第１の電極層、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第１の酸化物膜、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜、及び第２の電極層が順に積層され、柱状体の酸化物半導体膜の一方の側面に第１のゲート絶縁膜及び第１のゲート電極層、他方の側面に第２のゲート絶縁膜及び第２のゲート電極層が設けられている縦型トランジスタである。
該トランジスタにおいて、第１の電極層及び第２の電極層はソース電極層又はドレイン電極層として機能し、第１の酸化物膜及び第２の酸化物膜は酸化物半導体膜より低抵抗な低抵抗領域であり、ソース領域又はドレイン領域として機能する。
チャネル長方向にチャネル形成領域を挟んで低抵抗なソース領域又はドレイン領域を有することにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
該トランジスタは、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜のエッチング工程において、酢酸、硝酸、及び燐酸の混合液を用い、かつ該混合液に対して酸化物半導体膜よりエッチングレートが遅いインジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜をマスクとして用いる。
インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜は、酢酸、硝酸、及び燐酸の混合液によりエッチングされるが、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜と比較してエッチングレートが遅いため、エッチング工程において徐々に幅方向に後退する（縮小する）マスクとして用いることができる。マスクが幅方向に縮小するため、それに伴いインジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜も幅方向にエッチングされ、結果、細幅の柱状体に微細加工することができる。
このような細幅の柱状体を酸化物半導体膜として用いることで、トランジスタの微細化を可能とし、高密度にトランジスタが集積された半導体装置を作製することができる。
本明細書で開示する発明の構成の一形態は、第１の電極層を形成し、第１の電極層上にインジウム、ガリウム、亜鉛、及び窒素を主成分として含む第１の酸化物膜、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜、及びインジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜を順に積層し、第２の酸化物膜を線幅方向に後退させながらマスクとして用いて、酸化物半導体膜を酢酸、硝酸、及び燐酸の混合液を用いたエッチング工程によりエッチングし、第１の酸化物膜上に起立した酸化物半導体膜及び第２の酸化物膜の柱状体を形成し、柱状体上に絶縁膜及び島状の導電膜を積層し、絶縁膜及び島状の導電膜を異方性エッチングして、柱状体において少なくとも酸化物半導体膜の側面を覆うゲート絶縁膜と、ゲート絶縁膜を介して柱状体における酸化物半導体膜と重なり、かつ対向する第１のゲート電極層及び第２のゲート電極層とを形成し、柱状体における第２の酸化物膜に電気的に接続する第２の電極層を形成する半導体装置の作製方法である。
本発明の他の一形態は、上記構成において、第１の電極層、第１の酸化物膜、柱状体、ゲート絶縁膜、第１のゲート電極層、及び第２のゲート電極層上に層間絶縁膜を形成し、層間絶縁膜を選択的に除去して柱状体における第２の酸化物膜を露出し、露出した第２の酸化物膜と接して第２の電極層を形成する半導体装置の作製方法である。
本発明の他の一形態は、上記構成において、第１の酸化物膜及び第２の酸化物膜は、酸化物半導体膜より、酢酸、硝酸、及び燐酸の混合液を用いたエッチングに対して耐性があり、該エッチング速度が遅い半導体装置の作製方法である。
本発明の他の一形態は、上記構成において、第１の酸化物膜及び第２の酸化物膜は、酸化物半導体膜より低抵抗であり、酸化物半導体膜はチャネル形成領域として機能し、第１の酸化物膜及び第２の酸化物膜は、ソース領域又はドレイン領域として機能する半導体装置の作製方法である。
本発明の他の一形態は、上記構成において、エッチング工程前に、酸化物半導体膜及び第２の酸化物膜上にレジストマスクを形成し、レジストマスクを用いた異方性エッチング工程により酸化物半導体膜、及び第２の酸化物膜を島状に加工する半導体装置の作製方法である。
第１の酸化物膜及び第２の酸化物膜を、インジウム、ガリウム、亜鉛、及び窒素を主成分として含むターゲットを用いたスパッタリング法により形成することができる。また、第１の酸化物膜及び第２の酸化物膜を、インジウム、ガリウム、亜鉛を主成分として含む酸化物膜を形成し、該酸化物膜に窒素を導入して形成することができる。
窒素の導入方法としては、プラズマ処理、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、ＬＳＩや、ＣＰＵや、電源回路に搭載されるパワーデバイスや、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置や発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
微細な構造であっても、高精度な微細加工を用いて、高く安定した電気特性を有するトランジスタを歩留まりよく提供することができる。
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成することができる。
半導体装置の作製方法の一形態を説明する断面図。 半導体装置、及び半導体装置の作製方法の一形態を説明する断面図。 半導体装置、及び半導体装置の作製方法の一形態を説明する断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態の一部を説明する断面図。 半導体装置の一形態を示す断面図。 半導体装置の一形態を示す回路図。 半導体装置の一形態を示す回路図。 半導体装置の一形態を示す斜視図。 半導体装置の一形態を示すブロック図。 電子機器を説明する図。 電子機器を説明する図。 電子機器を説明する図。 実施例における試料のエッチング特性の評価結果を示す図。
以下では、本明細書に開示する発明の実施の形態及び実施例について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図５を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタを示す。
本実施の形態で示すトランジスタ４１０ａ、４１０ｂ、４１０ｃは、第１の電極層４１５、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第１の酸化物膜４１４、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜４０３、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜４２４、及び第２の電極層４２５が順に積層され、柱状体の酸化物半導体膜４０３の一方の側面に第１のゲート絶縁膜４０２ａ及び第１のゲート電極層４０１ａ、他方の側面に第２のゲート絶縁膜４０２ｂ及び第２のゲート電極層４０１ｂが設けられている縦型トランジスタである。
よって、トランジスタ４１０ａ、４１０ｂ、４１０ｃの酸化物半導体膜４０３において、チャネル長方向は紙面上下方向、第１の電極層４１５の表面とほぼ直交する方向である。
図１及乃至図３にトランジスタ４１０ａ、トランジスタ４１０ｂ、又はトランジスタ４１０ｃを有する半導体装置の作製方法の一例を示す。
まず、絶縁表面を有する基板（図示せず）上に、スパッタリング法、蒸着法などを用いて導電膜を形成し、該導電膜をエッチングして、ソース電極層又はドレイン電極層として機能する第１の電極層４１５を形成する。
絶縁表面を有する基板に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。
また、基板として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上にトランジスタ４１０ａ、４１０ｂ、４１０ｃを直接作製してもよいし、他の作製基板にトランジスタ４１０ａ、４１０ｂ、４１０ｃを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタ４１０ａ、４１０ｂ、４１０ｃとの間に剥離層を設けるとよい。
第１の電極層４１５に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、第１の電極層４１５に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
次に、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第１の酸化物膜４３１、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜４３２、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜４３３を順に積層する。
インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第１の酸化物膜４３１、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜４３２、及びインジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜４３３に用いる酸化物半導体において、ＩｎとＧａとＺｎの比率は問わない。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比の酸化物やその組成の近傍の酸化物を用いることができる。
インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第１の酸化物膜４３１、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜４３２、及びインジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜４３３に用いる酸化物半導体は、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第１の酸化物膜４３１、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜４３２、及びインジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜４３３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３は、例えば非単結晶を有してもよい。非単結晶は、例えば、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶よりも欠陥準位密度が高い。
第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３は、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。
第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。
第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。
なお、第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３が、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域とを有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、の積層構造を有してもよい。
なお、第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３は、例えば、単結晶を有してもよい。
インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜４３２の膜厚は、チャネル長となることを考慮して決定する。例えば、酸化物半導体膜４３２の膜厚は１００ｎｍとすることができる。
第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
第１の酸化物膜４３１及び第２の酸化物膜４３３は、インジウム、ガリウム、亜鉛、及び窒素を主成分として含むターゲットを用いたスパッタリング法により形成することができる。また、第１の酸化物膜４３１及び第２の酸化物膜４３３は、インジウム、ガリウム、及び亜鉛を主成分として含むターゲットを用いたスパッタリング法を、窒素雰囲気下で行うことでも形成することができる。前記ターゲットとしては、非晶質のターゲット、又は多結晶のターゲットを用いることができる。
また、第１の酸化物膜４３１及び第２の酸化物膜４３３は、インジウム、ガリウム、亜鉛を主成分として含む酸化物膜を形成し、該酸化物膜に窒素を導入して形成することができる。
窒素の導入方法としては、プラズマ処理、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
第１の酸化物膜４３１及び第２の酸化物膜４３３に用いることのできる、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む酸化物膜において、含まれる窒素は３ａｔｏｍｉｃ％以上とすることが好ましい。
また、第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理で第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜４３２を高純度化することができる。
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状であっても、エッチングにより加工した後でもよい。また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
また、脱水化又は脱水素化処理を行った第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。
脱水化又は脱水素化処理を行った酸化物半導体膜４３２に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体膜４３２を高純度化、及び電気的にＩ型（真性）化することができる。高純度化し、電気的にＩ型（真性）化した酸化物半導体膜４３２を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３への酸素の導入は、脱水化又は脱水素化処理を行った後が好ましいが、特に限定されない。また、上記脱水化又は脱水素化処理を行った第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３への酸素の導入は複数回行ってもよい。
次に、第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３上にレジストマスク４３４を形成する。レジストマスク４３４を用いて第１の酸化物膜４３１、酸化物半導体膜４３２、及び第２の酸化物膜４３３をドライエッチング法によりエッチングし、第１の酸化物膜４３５、酸化物半導体膜４３６、及び第２の酸化物膜４３７に加工する。
ドライエッチング法としては、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法などを用いることができる。例えば、塩素系ガス（ＢＣｌ３：Ｃｌ２）を用いたＩＣＰエッチング法により、第１の酸化物膜４３５、酸化物半導体膜４３６、及び第２の酸化物膜４３７に加工することができる。
なお、第２の酸化物膜をインジウム、ガリウム、亜鉛を主成分として含む酸化物膜を形成し、該酸化物膜に窒素を導入して形成する例を図４（Ａ）（Ｂ）に示す。図４（Ａ）に示すように、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第１の酸化物膜４３５、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜４３６上に、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物膜４９２を形成する。なお、酸化物半導体膜４３６と酸化物膜４９２は同成分の膜であるので、連続膜としてもよい。
次に、図４（Ｂ）に示すように、酸化物膜４９２に窒素４９３を導入し、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜４３７を形成する。図４（Ｂ）においては、第１の酸化物膜４３５にも一部窒素が導入され、第１の酸化物膜４３５において高窒素濃度領域４９５と低窒素濃度領域４９６が形成される。
なお、図４（Ｂ）においては、酸化物膜４９２全体に窒素を導入する例を示すが、窒素は酸化物膜４９２に部分的に導入してもよく、導入条件によっては酸化物半導体膜４３６の一部にも導入する場合がある。
窒素の導入方法としては、プラズマ処理、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
次にインジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜４３６を、ウエットエッチング法を用いたエッチング工程において加工する。
インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜４３６のエッチング工程において、酢酸、硝酸、及び燐酸の混合液を用い、かつ該混合液に対して酸化物半導体膜４３６よりエッチングレートが遅いインジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜４３７をマスクとして用いる。
図１（Ｃ）において、矢印４８１は酸化物半導体膜４３６のエッチングレート、矢印４８２は第２の酸化物膜４３７のエッチングレートを視覚的に示しており、エッチングレートの早い酸化物半導体膜４３６のエッチングレートを示す矢印４８１は大きく、エッチングレートの遅い第２の酸化物膜４３７のエッチングレートを示す矢印４８２は小さく表している。
インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜４３７は、酢酸、硝酸、及び燐酸の混合液によりエッチングされるが、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜４３６と比較してエッチングレートが遅いため、該エッチング工程において消失することなく、エッチング工程において徐々に幅方向に後退する（縮小する）マスクとして用いることができる。マスクが幅方向に縮小するため、それに伴いインジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜４３６も幅方向にエッチングされ、結果、細幅の柱状体の酸化物半導体膜４０３に微細加工することができる。
なお、第２の酸化物膜４３７は、酸化物半導体膜４３６のエッチング工程中にすべてエッチングされて消失しないように、第２の酸化物膜４３７の膜厚を設定する。
このような細幅の柱状体を酸化物半導体膜４０３として用いることで、トランジスタ４１０ａの微細化を可能とし、高密度にトランジスタが集積された半導体装置を作製することができる。
また、エッチング後のマスクとして用いたインジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜４２４は、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜４０３より抵抗が低いため、そのまま除去せずに、ソース領域又はドレイン領域として用いることができる。
チャネル長方向にチャネル形成領域を含む酸化物半導体膜４０３を挟んで、低抵抗でソース領域又はドレイン領域として機能する、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第１の酸化物膜４１４とインジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜４２４とを設けることにより、該トランジスタ４１０ａはオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
なお、該エッチング工程において、第１の酸化物膜４３５も部分的にエッチングされ、第１の酸化物膜４１４となる。
第１の酸化物膜４１４、酸化物半導体膜４０３、第２の酸化物膜４２４の形状は、エッチング条件（温度、時間、混合液の混合条件等）によって、多少異なる形状となりうる。例えば、図５（Ａ）に示す第１の酸化物膜４１４ａ、酸化物半導体膜４０３ａ、及び第２の酸化物膜４２４ａのように、酸化物半導体膜４０３ａが第２の酸化物膜４２４ａに向かってより幅が細くなる形状となる場合がある。また、図５（Ｂ）に示す第１の酸化物膜４１４ｂ、酸化物半導体膜４０３ｂ、及び第２の酸化物膜４２４ｂのように、酸化物半導体膜４０３ｂの中央が節を有するように細く、第２の酸化物膜４２４ｂに向かって幅が太くなる形状となる場合もある。第２の酸化物膜４２４ｂのように上面が凸部状でなく平面であると、接して積層される第２の電極層４２５との接触面積が広くなるため、電気的接続においては有利とすることができる。
次いで、第１の酸化物膜４１４、酸化物半導体膜４０３、及び第２の酸化物膜４２４を覆うゲート絶縁膜４３８を形成する。
また、ゲート絶縁膜４３８を形成する前に、酸化物半導体膜４０３にプラズマ処理を行ってもよい。例えば、希ガス（アルゴンなど）、又はＯを含有するガス（Ｏ２ガス、Ｎ２Ｏガス、ＣＯ２ガス、ＣＯガス、ＮＯ２ガスなど）などを用いたプラズマ処理を行うことができる。
ゲート絶縁膜４３８の膜厚は、例えば１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜４３８は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。また、有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてもよい。例えば、ＭＯＣＶＤ法を用いて成膜した酸化ガリウム膜を、ゲート絶縁膜４３８として用いることができる。
ゲート絶縁膜４３８の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化ガリウム亜鉛膜、酸化亜鉛膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶縁膜４３８は、酸化物半導体膜４０３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜４３８は、膜中（バルク中）に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、本実施の形態では、ゲート絶縁膜４３８としてＣＶＤ法で形成する酸化窒化シリコン膜を用いる。酸素を多く含む酸化窒化シリコン膜をゲート絶縁膜４３８として用いると、酸化物半導体膜４０３に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁膜４３８は、作製するトランジスタのサイズやゲート絶縁膜４３８の段差被覆性を考慮して形成することが好ましい。
また、ゲート絶縁膜４３８の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁膜４３８は、単層構造としても良いし、積層構造としても良い。
次にゲート絶縁膜４３８上に、スパッタリング法、蒸着法などを用いて導電膜を形成し、該導電膜をエッチングして、島状の導電膜４３９を形成する。
導電膜４３９の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、導電膜４３９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。導電膜４３９は、単層構造としてもよいし、積層構造としてもよい。
また、導電膜４３９の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜４３８と接する導電膜４３９最下面の層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ（電子ボルト）以上、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
導電膜４３９に異方性エッチングを行い、自己整合的に酸化物半導体膜４０３の側面に第１のゲート電極層４０１ａ、第２のゲート電極層４０１ｂを形成する。第１のゲート電極層４０１ａ、第２のゲート電極層４０１ｂをマスクとして、ゲート絶縁膜４３８をエッチングし、第１のゲート絶縁膜４０２ａ、第２のゲート絶縁膜４０２ｂを形成する（図２（Ａ）参照。）。第１のゲート電極層４０１ａと第２のゲート電極層４０１ｂとは、それぞれ第１のゲート絶縁膜４０２ａ、第２のゲート絶縁膜４０２ｂを介して、柱状体の酸化物半導体膜４０３を間に挟んで対向する。
次に、第１の電極層４１５、第１の酸化物膜４１４、酸化物半導体膜４０３、第２の酸化物膜４２４、第１のゲート絶縁膜４０２ａ、第２のゲート絶縁膜４０２ｂ、第１のゲート電極層４０１ａ、第２のゲート電極層４０１ｂを覆う絶縁膜４９１を形成する（図２（Ｂ）参照。）。
絶縁膜４９１としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜、酸化ガリウム膜、酸化ガリウム亜鉛膜、酸化亜鉛膜などの無機絶縁膜を用いることができ、単層でも積層でもよい。絶縁膜４９１は、プラズマＣＶＤ法又はスパッタリング法、又は成膜ガスを用いたＣＶＤ法を用いることができる。
絶縁膜４９１を研磨処理により選択的に除去して、第２の酸化物膜４２４を露出し、露出した第２の酸化物膜４２４に接して第２の電極層４２５を形成する。なお絶縁膜４９１は、平坦化され、層間絶縁膜４０７となる。研磨処理としては、例えば、化学的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を用いることができる。
なお、第２の酸化物膜４２４を露出する研磨処理により、図２（Ｃ）のように、第２の酸化物膜４２４の一部も除去される場合がある。
ソース電極層又はドレイン電極層として機能する第２の電極層４２５は、第１の電極層４１５と同様の材料及び方法で形成することができる。
以上の工程で、トランジスタ４１０ａを作製することができる（図２（Ｃ）参照。）。
また、第１の酸化物膜４１４は、図２（Ｄ）のトランジスタ４１０ｂに示すように、島状にエッチング加工してもよい。第１の酸化物膜４１４の該エッチング加工は、図１（Ｂ）で行うエッチング工程において行うこともできる。
第１のゲート絶縁膜４０２ａ、第２のゲート絶縁膜４０２ｂの形成方法が異なる例を図３（Ａ）乃至（Ｃ）に示す。
図１（Ｃ）において、ゲート絶縁膜４３８及び導電膜４３９を形成した後、図２（Ａ）と同様に、導電膜４３９を異方性エッチング法によりエッチングし、第１のゲート電極層４０１ａ、第２のゲート電極層４０１ｂを形成する（図３（Ａ）参照）。なお、ゲート絶縁膜４３８はこの時点ではエッチング加工を行わない。
次に、第１の電極層４１５、第１の酸化物膜４１４、酸化物半導体膜４０３、第２の酸化物膜４２４、ゲート絶縁膜４３８、第１のゲート電極層４０１ａ、第２のゲート電極層４０１ｂを覆う絶縁膜４９１を形成する（図３（Ｂ）参照。）。
絶縁膜４９１を選択的に除去して第２の酸化物膜４２４を露出する工程で、研磨処理及びエッチング処理を行う。まず、図３（Ｂ）において点線で示す場所まで、研磨処理により絶縁膜４９１の一部、及び第２の酸化物膜４２４上のゲート絶縁膜４３８を選択的に除去する。その後、絶縁膜４９１及びゲート絶縁膜４３８のみをエッチングする条件で、ドライエッチング処理を行い、さらに第２の酸化物膜４２４を突出させる（図３（Ｃ）参照。）。該工程において、ゲート絶縁膜４３８は第１のゲート絶縁膜４０２ａ、第２のゲート絶縁膜４０２ｂに加工される。
露出した第２の酸化物膜４２４に接する第２の電極層４２５を形成し、トランジスタ４１０ｃを作製することができる（図３（Ｄ）参照。）。トランジスタ４１０ｃは、トランジスタ４１０ａ、４１０ｂのように、第１のゲート絶縁膜４０２ａ及び第２のゲート絶縁膜４０２ｂの作製工程において、第１のゲート電極層４０１ａ及び第２のゲート電極層４０１ｂをマスクに用いないため、第１のゲート絶縁膜４０２ａ及び第２のゲート絶縁膜４０２ｂは第１のゲート電極層４０１ａ及び第２のゲート電極層４０１ｂ端部より延在して設けられている。
本実施の形態で示すように、酸化物半導体膜４０３を挟持して第１のゲート電極層４０１ａ及び第２のゲート電極層４０１ｂを設ける構成とすることで、トランジスタ４１０ａ、４１０ｂ、４１０ｃを、２つのゲートで制御することができる。よって、微細加工されたトランジスタ４１０ａ、４１０ｂ、４１０ｃであっても、オン電流の低下、オフリーク電流の増加を抑制することができる。
また、２つのゲートの電位を制御することで、トランジスタ４１０ａ、４１０ｂ、４１０ｃのしきい値電圧を制御することができる。例えば、トランジスタ４１０ａ、４１０ｂ、４１０ｃのしきい値電圧をよりプラスとし、さらにノーマリーオフのトランジスタとすることができる。
以上のように、微細な構造であっても、高精度な微細加工を用いて、高く安定した電気特性を有するトランジスタ４１０ａ、４１０ｂ、４１０ｃを歩留まりよく提供することができる。
また、該トランジスタ４１０ａ、４１０ｂ、４１０ｃを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成することができる。
（実施の形態２）
本実施の形態では、本明細書に示すトランジスタを使用した半導体装置の例を図６及び図７を用いて説明する。
図６に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ７４０、７５０を有し、上部に第２の半導体材料を用いたトランジスタ６１０、６３０を有するものである。トランジスタ６１０、６３０は、実施の形態１で示すトランジスタ４１０ａ、４１０ｂ、４１０ｃと同様な構造を有する例である。
ここで、第１の半導体材料と第２の半導体材料は異なるバンドギャップを持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。シリコンなどの材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
半導体装置に用いることのできる基板は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができ、トランジスタのチャネル形成領域は、これらの基板中、又は基板上に形成することができる。図６に示す半導体装置は、基板中にチャネル形成領域を形成して下部のトランジスタを作製する例である。
図６に示す半導体装置においては、基板７００に単結晶シリコン基板を用いて、該単結晶シリコン基板にトランジスタ７４０、トランジスタ７５０を形成しており、第１の半導体材料として単結晶シリコンを用いている。トランジスタ７４０はｎチャネル型トランジスタ、トランジスタ７５０はｐチャネル型トランジスタであり、トランジスタ７４０及びトランジスタ７５０は電気的に接続されたＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路７６０を形成している。
なお、本実施の形態では、基板７００としてｐ型の導電型を有する単結晶シリコン基板を用いているため、ｐチャネル型トランジスタであるトランジスタ７５０の形成領域に、ｎ型を付与する不純物元素を添加し、ｎウェルを形成する。トランジスタ７５０のチャネル形成領域７５３はｎウェルに形成される。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
よって、ｎチャネル型トランジスタであるトランジスタ７４０の形成領域に、ｐ型の導電型を付与する不純物元素の添加を行っていないが、ｐ型を付与する不純物元素を添加することによりｐウェルを形成してもよい。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
一方、ｎ型の導電型を有する単結晶シリコン基板を用いる場合には、ｐ型を付与する不純物元素を添加してｐウェルを形成してもよい。
トランジスタ７４０は、チャネル形成領域７４３、ＬＤＤ領域として機能するｎ型不純物領域７４４、ソース領域又はドレイン領域として機能するｎ型不純物領域７４５、ゲート絶縁膜７４２、ゲート電極層７４１を有している。ゲート電極層７４１の側面には側壁絶縁層７４６が設けられており、ゲート電極層７４１及び側壁絶縁層７４６をマスクとして用いて、不純物濃度が異なるｎ型不純物領域７４４、ｎ型不純物領域７４５を自己整合的に形成することができる。
トランジスタ７５０は、チャネル形成領域７５３、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域として機能するｐ型不純物領域７５４、ソース領域又はドレイン領域として機能するｐ型不純物領域７５５、ゲート絶縁膜７５２、ゲート電極層７５１を有している。ゲート電極層７５１の側面には側壁絶縁層７５６が設けられており、ゲート電極層７５１及び側壁絶縁層７５６をマスクとして用いて、不純物濃度が異なるｐ型不純物領域７５４、ｐ型不純物領域７５５を自己整合的に形成することができる。
基板７００において、トランジスタ７４０及びトランジスタ７５０は素子分離領域７８９により分離されており、トランジスタ７４０及びトランジスタ７５０上に絶縁膜７８８、及び絶縁膜６８７が積層されている。絶縁膜７８８及び絶縁膜６８７に形成された開口にｎ型不純物領域７４５に接する配線層６４７、ｐ型不純物領域７５５に接する配線層６５７、ｎ型不純物領域７４５及びｐ型不純物領域７５５に接し、ソース領域又はドレイン領域においてトランジスタ７４０及びトランジスタ７５０を電気的に接続する配線層７４８が形成されている。
絶縁膜６８７、配線層６４７、配線層７４８、配線層６５７上に絶縁膜６８６が設けられ、絶縁膜６８６上に、絶縁膜６８６に形成された開口に配線層６４７に接し配線層６４７と電気的に接続する配線層６５８が形成されている。配線層６５８は、絶縁膜６８６上に設けられた絶縁膜６８４中に、該上面だけ露出して埋め込まれるように設けられている。
しかし本実施の形態の半導体装置はこれに限定されず、基板上に島状のチャネル形成領域を含む半導体膜を形成して、下部のトランジスタを作製してもよい。この場合、ＳＯＩ基板を用いてもよいし、基板上に成膜法による半導体膜を成膜し、島状に加工してもよい。また、他の作製基板に設けられた半導体膜を、基板上に転置させて、基板上に半導体膜を形成してもよい。
また、トランジスタ７４０、７５０としてシリサイド（サリサイド）を有するトランジスタや、側壁絶縁層を有さないトランジスタを用いてもよい。シリサイド（サリサイド）を有する構造であると、ソース領域及びドレイン領域がより低抵抗化でき、半導体装置の高速化が可能である。また、低電圧で動作できるため、半導体装置の消費電力を低減することが可能である。
次に、図６の半導体装置における下部のトランジスタ上に設けられる上部の素子構成を説明する。
また、半導体装置において下部と上部の間（例えば、絶縁膜６８６と絶縁膜６８４の間など）に、上部のトランジスタ６１０の電気的特性の劣化や変動を招く水素等の不純物が、下部から上部へ侵入しないように、バリア膜として機能する絶縁膜を設ける構成とすると好ましい。例えば、上記不純物等の遮断機能の高い、緻密な無機絶縁膜（例えば、酸化アルミニウム膜、窒化シリコン膜など）をバリア膜として用いるとよい。
トランジスタ６１０、トランジスタ６３０はトランジスタ４１０ａ、４１０ｂ、４１０ｃと同様に作製することができる。
トランジスタ６１０は、第１の電極層６１１、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第１の酸化物膜６１２、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜６１５、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜６１６、及び第２の電極層６２１が順に積層され、柱状体の酸化物半導体膜６１５の一方の側面に第１のゲート絶縁膜６１３ａ及び第１のゲート電極層６１４ａ、他方の側面に第２のゲート絶縁膜６１３ｂ及び第２のゲート電極層６１４ｂが設けられている縦型トランジスタである。
トランジスタ６１０において、第１の電極層６１１及び第２の電極層６２１はソース電極層又はドレイン電極層として機能し、第１の酸化物膜６１２及び第２の酸化物膜６１６は酸化物半導体膜６１５より低抵抗な低抵抗領域であり、ソース領域又はドレイン領域として機能する。
第１のゲート電極層６１４ａと第２のゲート電極層６１４ｂとは、それぞれ第１のゲート絶縁膜６１３ａ、第２のゲート絶縁膜６１３ｂを介して、柱状体の酸化物半導体膜６１５を間に挟んで対向している。なお、第１のゲート絶縁膜６１３ａ及び第２のゲート絶縁膜６１３ｂは連続膜でもよい。また、第１のゲート電極層６１４ａと第２のゲート電極層６１４ｂとを常に同電位で制御する場合、第１のゲート電極層６１４ａと第２のゲート電極層６１４ｂとは連続膜でもよい。
同様に、トランジスタ６３０は、第１の電極層６３１、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第１の酸化物膜６３２、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜６３５、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜６３６、及び第２の電極層６２１が順に積層され、柱状体の酸化物半導体膜６３５の一方の側面に第１のゲート絶縁膜６３３ａ及び第１のゲート電極層６３４ａ、他方の側面に第２のゲート絶縁膜６３３ｂ及び第２のゲート電極層６３４ｂが設けられている縦型トランジスタである。
トランジスタ６３０において、第１の電極層６３１及び第２の電極層６２１はソース電極層又はドレイン電極層として機能し、第１の酸化物膜６３２及び第２の酸化物膜６３６は酸化物半導体膜６３５より低抵抗な低抵抗領域であり、ソース領域又はドレイン領域として機能する。
第１のゲート電極層６３４ａと第２のゲート電極層６３４ｂとは、それぞれ第１のゲート絶縁膜６３３ａ、第２のゲート絶縁膜６３３ｂを介して、柱状体の酸化物半導体膜６３５を間に挟んで対向している。なお、第１のゲート絶縁膜６３３ａ及び第２のゲート絶縁膜６３３ｂは連続膜でもよい。また、第１のゲート電極層６３４ａと第２のゲート電極層６３４ｂとを常に同電位で制御する場合、第１のゲート電極層６３４ａと第２のゲート電極層６３４ｂとは連続膜でもよい。
本実施の形態において、トランジスタ６１０及びトランジスタ６３０はｎチャネル型トランジスタであり、共有する第２の電極層６２１によって電気的に接続し、ＮＭＯＳ回路６２０を構成している。
トランジスタ７４０と電気的に接続する配線層６５８と接して、トランジスタ６１０の第１の電極層６１１を設けることで、下部のＣＭＯＳ回路７６０と、上部のＮＭＯＳ回路６２０とは電気的に接続されている。
トランジスタ６１０及びトランジスタ６３０は、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜のエッチング工程において、酢酸、硝酸、及び燐酸の混合液を用い、かつ該混合液に対して酸化物半導体膜よりエッチングレートが遅いインジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜をマスクとして用いる。
インジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜は、酢酸、硝酸、及び燐酸の混合液によりエッチングされるが、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜と比較してエッチングレートが遅いため、エッチング工程において徐々に幅方向に後退する（縮小する）マスクとして用いることができる。マスクが幅方向に縮小するため、それに伴いインジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜も幅方向にエッチングされ、結果、細幅の柱状体に微細加工することができる。このような細幅の柱状体を酸化物半導体膜６１５、６３５として用いることで、トランジスタ６１０及びトランジスタ６３０の微細化を可能とし、高密度にトランジスタが集積された半導体装置を作製することができる。
また、マスクとして用いたインジウム、ガリウム、亜鉛、及び窒素を主成分として含む第２の酸化物膜６１６は、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜より抵抗が低いため、そのまま除去せずに、ソース領域又はドレイン領域として用いることができる。
また、酸化物半導体膜６１５、６３５を挟持して第１のゲート電極層６１４ａ、６３４ａ及び第２のゲート電極層６１４ｂ、６３４ｂを設ける構成とすることで、トランジスタ６１０及びトランジスタ６３０を、２つのゲートで制御することができる。よって、微細加工されたトランジスタ６１０及びトランジスタ６３０であっても、オン電流の低下、オフリーク電流の増加を抑制することができる。
また、２つのゲートの電位を制御することで、トランジスタ６１０及びトランジスタ６３０のしきい値電圧を制御することができる。例えば、トランジスタ６１０及びトランジスタ６３０のしきい値電圧をよりプラスとし、さらにノーマリーオフのトランジスタとすることができる。
本明細書に示すトランジスタを使用した半導体装置の他の例として、論理回路であるＮＯＲ型回路、及びＮＡＮＤ型回路を図７（Ａ）及び図７（Ｂ）に示す。図７（Ａ）はＮＯＲ型回路であり、図７（Ｂ）はＮＡＮＤ型回路である。
図７（Ａ）及び図７（Ｂ）に示すＮＯＲ型回路及びＮＡＮＤ型回路では、ｐチャネル型トランジスタであるトランジスタ８０１、８０２、８１１、８１４は、図６に示すトランジスタ７５０と同様な構造を有する、チャネル形成領域に単結晶シリコン基板を用いたトランジスタとし、ｎチャネル型トランジスタであるトランジスタ８０３、８０４、８１２、８１３は、図６に示すトランジスタ６１０、６３０、又は実施の形態１で示すトランジスタ４１０ａ、４１０ｂ、４１０ｃと同様な構造を有するチャネル形成領域に酸化物半導体膜を用いたトランジスタを適用することができる。
よって、トランジスタ８０３、８０４、８１２、８１３も、トランジスタ６１０、６３０と同様の構成であり、同様の効果を有する。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、消費電力を十分に低減することができる。
また、異なる半導体材料を用いた半導体素子を積層することにより、微細化及び高集積化を実現し、かつ安定で高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を、図面を用いて説明する。
図８は、本実施の形態の半導体装置を示す回路図である。
図８に示す半導体装置は、実施の形態２で示すトランジスタ７５０と同様な構造を適用することができるトランジスタ１６０、実施の形態１で示すトランジスタ４１０ａ、４１０ｂ、４１０ｃと同様な構造を適用することができるトランジスタ１６２を有する。
ここで、シリコン半導体などを用いたトランジスタ７５０と同様な構造を適用するトランジスタ１６０は、高速動作が容易である。一方で、酸化物半導体を用いた実施の形態１で示すトランジスタ４１０ａ、４１０ｂ、４１０ｃと同様な構造を適用することができるトランジスタ１６２は、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。
図８において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ１６０のソース電極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０のドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１６２のソース電極層又はドレイン電極層の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１６２のゲート電極層とは、電気的に接続されている。そして、トランジスタ１６０のゲート電極層と、トランジスタ１６２のソース電極層又はドレイン電極層の他方は、容量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている。
図８に示す半導体装置では、トランジスタ１６０のゲート電極層の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１６０のゲート電極層、および容量素子１６４に与えられる。すなわち、トランジスタ１６０のゲート電極層には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極層に与えられた電荷が保持される（保持）。
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極層の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート電極層に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極層にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ１６０のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。又は、ゲート電極層の状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
図９に異なる記憶装置の構造の一形態の例を示す。
図９は、記憶装置の斜視図である。図９に示す記憶装置は上部に記憶回路としてメモリセルを複数含む、メモリセルアレイ（メモリセルアレイ３４００（１）乃至メモリセルアレイ３４００（ｎ）ｎは２以上の整数）を複数層有し、下部にメモリセルアレイ３４００（１）乃至メモリセルアレイ３４００（ｎ）を動作させるために必要な論理回路３００４を有する。
図９では、論理回路３００４、メモリセルアレイ３４００（１）及びメモリセルアレイ３４００（２）を図示しており、メモリセルアレイ３４００（１）又はメモリセルアレイ３４００（２）に含まれる複数のメモリセルのうち、メモリセル３１７０ａと、メモリセル３１７０ｂを代表で示す。メモリセル３１７０ａ及びメモリセル３１７０ｂとしては、例えば、本実施の形態において説明した図８の回路構成と同様の構成とすることができる。
なお、メモリセル３１７０ａ及びメモリセル３１７０ｂに含まれるトランジスタは、酸化物半導体膜にチャネル形成領域を有するトランジスタを用いる。酸化物半導体膜にチャネル形成領域を有するトランジスタの構成については、実施の形態１において説明した構成と同様であるため、説明は省略する。
また、論理回路３００４は、酸化物半導体以外の半導体材料をチャネル形成領域として用いたトランジスタを有する。例えば、半導体材料（例えば、シリコンなど）を含む基板に素子分離絶縁層を設け、素子分離絶縁層に囲まれた領域にチャネル形成領域となる領域を形成することによって得られるトランジスタとすることができる。なお、トランジスタは、絶縁表面上に形成された多結晶シリコン膜等の半導体膜や、ＳＯＩ基板のシリコン膜にチャネル形成領域が形成されるトランジスタであってもよい。
メモリセルアレイ３４００（１）乃至メモリセルアレイ３４００（ｎ）及び論理回路３００４は層間絶縁層を間に介して積層され、層間絶縁層を貫通する電極や配線によって適宜電気的接続等を行うことができる。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、又は、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置の一例として、上記実施の形態１に開示したトランジスタを少なくとも一部に用いたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）について説明する。
図１０（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１０（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１０（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図１０（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルには、上記実施の形態３に開示したメモリセルを用いることができる。
図１０（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、論理（値）を反転させる論理素子によるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。論理（値）を反転させる論理素子によるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
電源停止に関しては、図１０（Ｂ）または図１０（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１０（Ｂ）及び図１０（Ｃ）の回路の説明を行う。
図１０（Ｂ）及び図１０（Ｃ）では、メモリセルへの電源電位の供給を制御するスイッチング素子に、上記実施の形態１に開示したトランジスタを含む記憶回路の構成の一例を示す。
図１０（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、実施の形態３に記載されているメモリセルを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図１０（Ｂ）では、スイッチング素子１１４１として、上記実施の形態１に開示したトランジスタを用いており、該トランジスタは、そのゲート電極層に与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図１０（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図１０（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
また、図１０（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、煙感知器、放射線測定器、透析装置等の医療機器、などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電気機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の具体例を図１１乃至図１３に示す。
図１１（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
実施の形態１に示すトランジスタは、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１１（Ｂ）は、携帯音楽プレーヤであり、本体３０２１には表示部３０２３と、耳に装着するための固定部３０２２と、スピーカ、操作ボタン３０２４、外部メモリスロット３０２５等が設けられている。実施の形態１乃至４のいずれか示したトランジスタ、メモリ、集積回路を本体３０２１に内蔵されているメモリやＣＰＵなどに適用することにより、より省電力化された携帯音楽プレイヤー（ＰＤＡ）とすることができる。
さらに、図１１（Ｂ）に示す携帯音楽プレーヤにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。
図１１（Ｃ）はコンピュータであり、ＣＰＵを含む本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３に用いることにより作製される。実施の形態４に示したＣＰＵを利用すれば、省電力化されたコンピュータとすることが可能となる。
図１２（Ａ）及び図１２（Ｂ）は２つ折り可能なタブレット型端末である。図１２（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
図１２（Ａ）及び図１２（Ｂ）に示すような携帯機器においては、画像データの一時記憶などにメモリとしてＳＲＡＭまたはＤＲＡＭが使用されている。例えば、実施の形態３に説明した半導体装置をメモリとして使用することができる。先の実施の形態で説明した半導体装置をメモリに採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
また、表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図１２（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図１２（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する。なお、図１２（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１２（Ａ）及び図１２（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図１２（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１２（Ｃ）にブロック図を示し説明する。図１２（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１２（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池９６３３で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
図１３（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を出力することが可能である。実施の形態１に示すトランジスタを用いて表示部８００２に用いることが可能である。
表示部８００２は、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの、半導体表示装置を用いることができる。
テレビジョン装置８０００は、受信機やモデムなどを備えていてもよい。テレビジョン装置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えていてもよい。テレビジョン装置８０００は、実施の形態２乃至４のいずれかに示す集積回路、メモリ、又はＣＰＵを用いることが可能である。
図１３（Ａ）において、室内機８２００及び室外機８２０４を有するエアコンディショナーは、実施の形態４のＣＰＵを用いた電気機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図１３（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。或いは、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。実施の形態４に示したＣＰＵは、酸化物半導体を用いたＣＰＵであるため、耐熱性に優れており、信頼性の高いエアコンディショナーを実現できる。
図１３（Ａ）において、電気冷凍冷蔵庫８３００は、酸化物半導体を用いたＣＰＵを備える電気機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図１３（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。実施の形態４に示したＣＰＵを電気冷凍冷蔵庫８３００のＣＰＵ８３０４に用いることによって省電力化が図れる。
図１３（Ｂ）及び図１３（Ｃ）において、電気機器の一例である電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。実施の形態４に示したＣＰＵを電気自動車９７００のＣＰＵに用いることによって省電力化が図れる。
駆動装置９７０３は、直流電動機若しくは交流電動機単体、又は電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例では、本明細書に開示する半導体装置に用いるインジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜、及びインジウム、ガリウム、亜鉛、及び窒素を主成分として含む酸化物膜のエッチング特性の評価を行った。
ガラス基板上に、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用いたスパッタリング法により、膜厚５００ｎｍのＩＧＺＯ膜を形成した。成膜条件は、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）雰囲気下、圧力０．４Ｐａ、電源電力０．５ｋＷ、基板とターゲットとの距離６０ｍｍとした。なお、成膜時の基板温度を２条件とし、２００℃のＩＧＺＯ膜と、４００℃のＩＧＺＯ膜２種類作製した。
ガラス基板上に、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む酸化物膜として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用いたスパッタリング法により、膜厚１００ｎｍのＩＧＺＯＮ膜を形成した。成膜条件は、窒素（窒素＝４０ｓｃｃｍ）雰囲気下、圧力０．４Ｐａ、電源電力０．５ｋＷ、基板とターゲットとの距離６０ｍｍとした。なお、成膜時の基板温度を２条件とし、２００℃のＩＧＺＯＮ膜と、４００℃のＩＧＺＯＮ膜２種類作製した。
４種類のＩＧＺＯ膜及びＩＧＺＯＮ膜にそれぞれ、燐酸と酢酸と硝酸との混合液（混酸アルミ液（２．０重量％の硝酸と、９．８重量％の酢酸と、７２．３重量％のリン酸と、を含有する水溶液）和光純薬工業株式会社製）を用いて、室温にてエッチング工程を行い、エッチングレートを評価した。図１４（Ａ）に、４種類のＩＧＺＯ膜（菱形のドット）及びＩＧＺＯＮ膜（四角形のドット）のエッチングレートを示す。なお、図１４（Ａ）において、横軸は成膜時基板温度（℃）、縦軸はエッチングレート（ｎｍ／ｍｉｎ）である。成膜時基板温度２００℃のＩＧＺＯ膜のエッチングレートは約６７ｎｍ／ｍｉｎ、成膜時基板温度４００℃のＩＧＺＯ膜のエッチングレートは約２８ｎｍ／ｍｉｎ、成膜時基板温度２００℃のＩＧＺＯＮ膜のエッチングレートは約２ｎｍ／ｍｉｎ、成膜時基板温度４００℃のＩＧＺＯＮ膜のエッチングレートは約１ｎｍ／ｍｉｎであり、成膜時温度にかかわらず、ＩＧＺＯＮ膜のエッチングレートの方がＩＧＺＯ膜のエッチングレートより低かった。
図１４（Ａ）のエッチングレートより、成膜時基板温度が同じＩＧＺＯ膜とＩＧＺＯＮ膜において、エッチングレート選択比（ＩＧＺＯ膜のエッチングレート／ＩＧＺＯＮ膜のエッチングレート）を算出した。図１４（Ｂ）にエッチングレート選択比を示す。なお、図１４（Ｂ）において、横軸は成膜時基板温度（℃）、縦軸はエッチングレート選択比である。
成膜時基板温度２００℃におけるエッチングレート選択比は約３０、成膜時基板温度４００℃におけるエッチングレート選択比は約２０であり、いずれにおいてもエッチングレート選択比２０以上という高いエッチングレート選択比が得られたことが確認できた。
このように、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜（ＩＧＺＯ膜）と、インジウム、ガリウム、亜鉛、及び窒素を主成分として含む酸化物膜（ＩＧＺＯＮ膜）は、燐酸と酢酸と硝酸との混合液を用いたエッチング工程において、選択比を有するので、該選択比を用いて微細加工が可能となり、インジウム、ガリウム、及び亜鉛を主成分として含む酸化物半導体膜（ＩＧＺＯ膜）及びインジウム、ガリウム、亜鉛、及び窒素を主成分として含む酸化物膜（ＩＧＺＯＮ膜）の細幅な柱状体を作製することができる。よって、該細幅な柱状体を含む微細なトランジスタを用いることで、半導体装置の高集積化が可能となる。

Claims (7)

  1. 第１の電極層を形成し、
    前記第１の電極層上に第１の酸化物膜を形成し、
    前記第１の酸化物膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜上に第２の酸化物膜を形成し、
    前記第２の酸化物膜を線幅方向に後退させながらマスクとして用いて、前記酸化物半導体膜をエッチングし、前記酸化物半導体膜及び前記第２の酸化物膜の柱状体を形成し、
    前記柱状体上に絶縁膜を形成し、
    前記絶縁膜上に島状の導電膜を形成し、
    前記絶縁膜及び前記島状の導電膜を異方性エッチングして、前記柱状体における前記酸化物半導体膜の側面を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記柱状体における前記酸化物半導体膜と重なり、かつ対向する第１のゲート電極層及び第２のゲート電極層とを形成し、
    前記柱状体における前記第２の酸化物膜に電気的に接続する第２の電極層を形成することを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記第１の電極層、前記第１の酸化物膜、前記柱状体、前記ゲート絶縁膜、前記第１のゲート電極層、及び前記第２のゲート電極層上に層間絶縁膜を形成し、
    前記層間絶縁膜を選択的に除去して前記柱状体における前記第２の酸化物膜を露出し、
    前記露出した第２の酸化物膜と接して前記第２の電極層を形成することを特徴とする半導体装置の作製方法。
  3. 請求項１又は請求項２において、
    前記エッチングは、酢酸、硝酸、及び燐酸の混合液を用い、
    前記第１の酸化物膜及び前記第２の酸化物膜は、前記酸化物半導体膜より、酢酸、硝酸、及び燐酸の混合液を用いた前記エッチングに対して耐性があり、該エッチングの速度が遅いことを特徴とする半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一項において、
    前記第１の酸化物膜及び前記第２の酸化物膜は、前記酸化物半導体膜より低抵抗であり、
    前記酸化物半導体膜はチャネル形成領域として機能し、
    前記第１の酸化物膜及び前記第２の酸化物膜は、ソース領域又はドレイン領域として機能することを特徴とする半導体装置の作製方法。
  5. 請求項１乃至４のいずれか一項において、
    前記エッチングする前に、前記酸化物半導体膜及び前記第２の酸化物膜上にレジストマスクを形成し、前記レジストマスクを用いた異方性エッチングにより前記酸化物半導体膜、及び前記第２の酸化物膜を島状に加工することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一項において、
    前記第２の酸化物膜は、インジウム、ガリウム、亜鉛、及び窒素を主成分として含むターゲットを用いたスパッタリング法により形成することを特徴とする半導体装置の作製方法。
  7. 請求項１乃至５のいずれか一項において、
    前記第２の酸化物膜は、インジウム、ガリウム、亜鉛を主成分として含む酸化物膜を形成し、該酸化物膜に窒素を導入して形成することを特徴とする半導体装置の作製方法。
JP2013089149A 2012-04-30 2013-04-22 半導体装置の作製方法 Expired - Fee Related JP6100071B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013089149A JP6100071B2 (ja) 2012-04-30 2013-04-22 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012104279 2012-04-30
JP2012104279 2012-04-30
JP2013089149A JP6100071B2 (ja) 2012-04-30 2013-04-22 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2013251533A JP2013251533A (ja) 2013-12-12
JP2013251533A5 JP2013251533A5 (ja) 2016-05-19
JP6100071B2 true JP6100071B2 (ja) 2017-03-22

Family

ID=49476514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013089149A Expired - Fee Related JP6100071B2 (ja) 2012-04-30 2013-04-22 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US8772771B2 (ja)
JP (1) JP6100071B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11074944B2 (en) 2018-10-31 2021-07-27 Toshiba Memory Corporation Semiconductor memory device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466668B2 (en) 2013-02-08 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Inducing localized strain in vertical nanowire transistors
US9368619B2 (en) 2013-02-08 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for inducing strain in vertical semiconductor columns
US9209247B2 (en) * 2013-05-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned wrapped-around structure
US9978863B2 (en) * 2013-08-16 2018-05-22 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with one or more semiconductor columns
JP6347704B2 (ja) 2013-09-18 2018-06-27 株式会社半導体エネルギー研究所 半導体装置
KR20160087024A (ko) 2015-01-12 2016-07-21 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조방법
US9564493B2 (en) 2015-03-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices having a semiconductor material that is semimetal in bulk and methods of forming the same
US10141232B2 (en) 2016-06-30 2018-11-27 International Business Machines Corporation Vertical CMOS devices with common gate stacks
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9935114B1 (en) 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10553601B2 (en) 2017-03-16 2020-02-04 Toshiba Memory Corporation Semiconductor memory including semiconductor oxide
US10312239B2 (en) 2017-03-16 2019-06-04 Toshiba Memory Corporation Semiconductor memory including semiconductor oxie
US10043808B1 (en) 2017-03-16 2018-08-07 Toshiba Memory Corporation Semiconductor memory
US10497712B2 (en) 2017-03-16 2019-12-03 Toshiba Memory Corporation Semiconductor memory
WO2018236359A1 (en) * 2017-06-20 2018-12-27 Intel Corporation Thin film core-shell fin and nanowire transistors
JP7109928B2 (ja) 2018-01-31 2022-08-01 キオクシア株式会社 トランジスタ及び半導体記憶装置並びにトランジスタの製造方法
US10388658B1 (en) 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
JP7177260B2 (ja) * 2018-10-09 2022-11-22 マイクロン テクノロジー，インク． 水素障壁材料を有する垂直トランジスタを含むデバイス及び関連する方法
CN112997319B (zh) * 2018-10-09 2024-05-03 美光科技公司 形成装置的方法以及相关装置及电子系统
WO2020076851A1 (en) 2018-10-09 2020-04-16 Micron Technology, Inc. Devices and electronic systems including vertical transistors, and related methods
JP2021150525A (ja) 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
CN111599870A (zh) * 2020-05-29 2020-08-28 京东方科技集团股份有限公司 一种薄膜晶体管开关及其制备方法、阵列基板和显示面板
US11430895B2 (en) * 2020-06-03 2022-08-30 Micron Technology, Inc. Transistors including oxide semiconductive materials, and related microelectronic devices, memory devices, electronic systems, and methods
WO2024236396A1 (ja) * 2023-05-12 2024-11-21 株式会社半導体エネルギー研究所 半導体装置、記憶装置、半導体装置の作製方法
WO2025041671A1 (ja) * 2023-08-24 2025-02-27 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003101012A (ja) 2001-09-25 2003-04-04 Sony Corp 半導体装置およびその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4355807B2 (ja) * 2002-08-28 2009-11-04 独立行政法人産業技術総合研究所 二重ゲート型ｍｏｓ電界効果トランジスタ及びその作製方法
US6632712B1 (en) * 2002-10-03 2003-10-14 Chartered Semiconductor Manufacturing Ltd. Method of fabricating variable length vertical transistors
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7138685B2 (en) * 2002-12-11 2006-11-21 International Business Machines Corporation Vertical MOSFET SRAM cell
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7977736B2 (en) * 2006-02-23 2011-07-12 Samsung Electronics Co., Ltd. Vertical channel transistors and memory devices including vertical channel transistors
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI535037B (zh) * 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5525156B2 (ja) * 2008-12-09 2014-06-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、および該半導体装置の製造方法
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
TWI508294B (zh) * 2010-08-19 2015-11-11 Semiconductor Energy Lab 半導體裝置
JP2012182354A (ja) * 2011-03-02 2012-09-20 Toshiba Corp 半導体記憶装置
US8723281B2 (en) * 2011-03-23 2014-05-13 Avalanche Technology Inc. Access transistor with a buried gate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11074944B2 (en) 2018-10-31 2021-07-27 Toshiba Memory Corporation Semiconductor memory device

Also Published As

Publication number Publication date
US20130285051A1 (en) 2013-10-31
US8772771B2 (en) 2014-07-08
JP2013251533A (ja) 2013-12-12

Similar Documents

Publication Publication Date Title
JP6100071B2 (ja) 半導体装置の作製方法
JP7113879B2 (ja) 半導体装置
JP6574861B2 (ja) 半導体装置
JP6416981B2 (ja) 半導体装置
JP6366800B2 (ja) 半導体装置及び半導体装置の製造方法
JP6499246B2 (ja) 半導体装置
JP6419911B2 (ja) 半導体装置
US9219164B2 (en) Semiconductor device with oxide semiconductor channel
JP6230808B2 (ja) 半導体装置
JP6186166B2 (ja) 半導体装置
JP6293818B2 (ja) 半導体装置の作製方法
JP2018121061A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170222

R150 Certificate of patent or registration of utility model

Ref document number: 6100071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees