JP6097574B2 - 撮像装置、その駆動方法、及び撮像システム - Google Patents

Description

本発明は、撮像装置、その駆動方法、及び撮像システムに関する。

特許文献１には、２つのＡＤコンバータを画素アレイの１列に対応させることにより、画素アレイの各列からの画素信号に対して２つの信号処理を並列に行う撮像装置の構成が開示されている。２つのＡＤコンバータのそれぞれはコンパレータおよびカウンタを有する。２つのコンパレータには、変化の範囲が互いに異なるランプ信号が入力され、各コンパレータは当該ランプ信号と画素信号との比較を行う。２つのカウンタのそれぞれは、当該カウンタに対応するコンパレータの比較時間を計測し、その計測結果（カウンタ値）をそれぞれ出力する。

以上のような構成により、１つの画素信号から２つのカウンタ値が得られ、これら２つのカウンタ値をデータ転送した後に加算することによって当該画素信号に対応するデジタル信号が得られる。特許文献１によると、１つの画素信号が２つのＡＤコンバータに入力され、変化の範囲が互いに異なる２つのランプ信号を用いるためコンパレータにおける比較時間が半減され、撮像装置のフレームレートが向上する。

特開２０１１−３５６８９号公報

特許文献１のような方式の撮像装置では、例えば、カウント値を１６進数で表すと、カウント値０（００００）〜Ｆ（１１１１）のうち、カウント値０〜７に対応するアナログ信号についての比較および計測は一方のＡＤコンバータが担う。また、カウント値８〜Ｆに対応するアナログ信号についての比較および計測は他方のＡＤコンバータが担う。

例えば、カウント値３に対応するアナログ信号が入力された場合は、一方のＡＤコンバータからカウント値３が得られ、他方のＡＤコンバータから最大カウント値（値としては０であり、オーバーフローを示す。）が得られ、これらが加算されると考えられる。カウント値Ｂに対応するアナログ信号が入力された場合は、一方のＡＤコンバータから最大カウント値（値としては８であり、オーバーフローを示す。）が得られ、他方のＡＤコンバータからカウント値３が得られ、これらが加算されると考えられる。

２つのデータのうちの一方はオーバーフローを示す最大カウント値であることから、得られたデータの２つをそのまま出力する必要はなく、特許文献１のデータ処理方法によると、過剰な量のデータが転送されると言える。このことは、特に、外部ＩＣに出力するような場合には負荷の大きいバスを駆動することになり、消費電力の増大をもたらしうる。

本発明の目的は、画素信号の信号処理に有利な技術を提供することにある。

本発明の１つの側面は、撮像装置に係り、前記撮像装置は、光電変換部を各々が備える複数の画素が複数の行及び複数の列を形成するように配され、前記光電変換部で発生した電荷に基づく信号を第１の信号として出力する画素アレイと、前記第１の信号に対して、第１の電位から第２の電位まで変化する第１の参照信号を用いて第１のアナログデジタル変換を行う第１のＡＤコンバータと、前記第１の信号に対して、前記第１の電位とは異なる第３の電位から前記第２の電位とは異なる第４の電位まで変化する第２の参照信号を用いて第２のアナログデジタル変換を行う第２のＡＤコンバータと、前記第１のＡＤコンバータにおける前記第１のアナログデジタル変換により得られた第１のデジタル信号、および、前記第２のＡＤコンバータにおける前記第２のアナログデジタル変換により得られた第２のデジタル信号のうちの一方を出力する第１の出力部と、前記第１の出力部の出力が前記第１のデジタル信号および前記第２のデジタル信号のいずれであるかを示す情報を出力する第２の出力部と、を備える。

本発明によれば、画素信号の信号処理に有利である。

第１実施形態の撮像装置の構成例を説明する図。 第１実施形態の撮像装置の構成例を説明する図。 第１実施形態の撮像装置におけるセレクタの構成例を説明する図。 第１実施形態の撮像装置の動作タイミングチャートを説明する図。 第１実施形態の撮像装置の動作タイミングチャートを説明する図。 第１実施形態の撮像装置の他の構成例を説明する図。 第１実施形態の撮像装置の他の動作タイミングチャートを説明する図。 第２実施形態の撮像装置の構成例を説明する図。 第２実施形態の撮像装置の動作タイミングチャートを説明する図。 第２実施形態の撮像装置の動作タイミングチャートを説明する図。 第３実施形態の撮像装置の構成例を説明する図。 第３実施形態の撮像装置の動作タイミングチャートを説明する図。 第３実施形態の撮像装置の動作タイミングチャートを説明する図。 第４実施形態の撮像装置の構成例を説明する図。 第４実施形態の撮像装置の他の構成例を説明する図。 第４実施形態の他の構成例における動作タイミングチャートを説明する図。

（第１実施形態）
図１乃至７を参照しながら、第１実施形態の撮像装置Ｉ１を説明する。図１は、撮像装置Ｉ１の構成を示している。撮像装置Ｉ１は、画素アレイ１０１、ＡＤコンバータ２０１（第１のＡＤコンバータ）、ＡＤコンバータ２０２（第２のＡＤコンバータ）、出力部Ｕ１（第１の出力部）、および出力部Ｕ２（第２の出力部）を備える。また、撮像装置Ｉ１は、タイミングジェネレータ１１８、垂直走査回路１０３、水平走査回路１１５、信号出力部１０８および信号出力部１０９を備えうる。

画素アレイ１０１は、複数の画素１０２が複数の行及び複数の列を形成するように配されて構成されうる。画素１０２は、公知の構成を採ればよく、例えば、光電変換部（例えば、フォトダイオード）と、入射光により当該光電変換部で発生した電荷の量に相当する信号を読み出すための１または２以上のトランジスタとを含みうる。当該トランジスタには、画素アレイ１０１の各行に対応して配された信号線１０４を介して、垂直走査回路１０３から制御信号が供給され、これにより、列信号線１０５を介して各画素１０２から信号（画素信号）が読み出されうる。

ＡＤコンバータ２０１、ＡＤコンバータ２０２、出力部Ｕ１および出力部Ｕ２は、それぞれ、例えば、画素アレイ１０１の各列に対応して設けられる。ＡＤコンバータ２０１は、画素アレイ１０１からの信号а０（アナログ信号）に対してアナログデジタル変換（ＡＤ変換）を行う（第１のアナログデジタル変換）。ＡＤコンバータ２０２は、ＡＤコンバータ２０１と並列に配されうる。ＡＤコンバータ２０２は、ＡＤコンバータ２０１によるＡＤ変換と並列に、画素アレイ１０１からの信号а０に対してＡＤ変換を行う（第２のアナログデジタル変換）。

出力部Ｕ１は、ＡＤコンバータ２０１のＡＤ変換により得られたデジタル信号ｄ１（第１の結果）およびＡＤコンバータ２０２のＡＤ変換により得られたデジタル信号ｄ２（第２の結果）のうちの一方を出力する。また、出力部Ｕ２は、出力部Ｕ１がデジタル信号ｄ１およびデジタル信号ｄ２のいずれを出力したかを示す情報ｄｉを出力する。

水平走査回路１１５は、出力部Ｕ１および出力部Ｕ２からの出力（データ）を列ごとに読み出すように制御し、バス１１７を介して当該データの水平転送を順に行い、不図示の外部回路（例えば、データ処理を行う処理部）に出力する。タイミングジェネレータ１１８は、クロック信号等を含む基準信号ないし制御信号を上述のモジュールの各々に供給し、これによって各モジュールは各々の構成にしたがう動作を行う。

図２は、撮像装置Ｉ１のうち、ＡＤコンバータ２０１、ＡＤコンバータ２０２、出力部Ｕ１および出力部Ｕ２の部分のより具体的な構成例を、画素アレイ１０１の１列分について示している。ＡＤコンバータ２０１は、例えば、コンパレータ２０３およびカウンタ２０７を含む。ＡＤコンバータ２０１は、コンパレータ２０３およびカウンタ２０７を用いて画素アレイ１０１からの信号а０と、ランプ信号Ｖｒｅｆ１（第１の参照信号）との比較を行うことによってＡＤ変換を行う。ランプ信号Ｖｒｅｆ１は、例えば、信号出力部１０８からＡＤコンバータ２０１に供給されうる。カウンタ２０７は、画素アレイ１０１からの信号а０と、ランプ信号Ｖｒｅｆ１との大小関係が逆転するまでの時間を、例えば、タイミングジェネレータ１１８からのクロック信号ＣＬＫを用いて計測する。カウンタ２０７は、カウントアップおよびカウントダウンの少なくとも一方を行う。

ＡＤコンバータ２０２は、ＡＤコンバータ２０１と同様にして、画素アレイ１０１からの信号а０と、ランプ信号Ｖｒｅｆ１とは異なるランプ信号Ｖｒｅｆ２（第２の参照信号）との比較を行う。ランプ信号Ｖｒｅｆ２は、例えば、信号出力部１０９からＡＤコンバータ２０２に供給されうる。ランプ信号Ｖｒｅｆ１とランプ信号Ｖｒｅｆ２とは、例えば、互いに同じ傾きを有しており、ランプ信号Ｖｒｅｆ２は、ランプ信号Ｖｒｅｆ１に対してオフセット成分を有する。このようにして、画素アレイ１０１からの信号а０について、２つのＡＤ変換が並列に為され、デジタル信号ｄ１およびｄ２がそれぞれ得られる。

出力部Ｕ１は、デジタル信号ｄ１およびデジタル信号ｄ２のうちの一方を出力する。出力部Ｕ２は、出力部Ｕ１がデジタル信号ｄ１およびデジタル信号ｄ２のいずれを出力したかを示す情報ｄｉを出力する。出力部Ｕ１は、例えばセレクタ２１４およびバッファＢｕｆ１を用いて構成され、出力部Ｕ２は、例えばラッチ２１２およびバッファＢｕｆ２を用いて構成されうる。バッファＢｕｆ１およびＢｕｆ２には、水平走査回路１１５から信号線１１６を介して、水平転送を行うための制御信号が入力されうる。ラッチ２１２は、コンパレータ２０３からの出力を保持し、セレクタ２１４は、ラッチ２１２が保持する情報に基づいて、デジタル信号ｄ１およびデジタル信号ｄ２のうちの一方を選択して出力する。セレクタ２１４は、例えば、所定の制御信号に基づいて、２つの入力信号のうちの一方を出力するように構成されればよく、図３に示されるように、ＡＮＤ回路やインバータ等の論理回路を用いて構成されうる。また、出力部Ｕ１および出力部Ｕ２からの信号のそれぞれは、例えば、バッファを介してバス１１７にそれぞれ出力されうる。

以下、図４および図５を参照しながら、撮像装置Ｉ１において画素信号を読み出すためのシーケンスを説明する。撮像装置Ｉ１によると、１回目の信号読出しが第１期間Ｔ１において為され、２回目の信号読出しが第２期間Ｔ２において為されうる。第１期間Ｔ１では、画素１０２の状態を初期化（リセット）した直後の信号（Ｎ成分と称する）が読み出されうる。第２期間Ｔ２では、当該初期化から所定の時間が経過した後に画素１０２からの信号（Ｓ成分と称する）が読み出されうる。その後、これら２つの信号の差分についてＡＤ変換が為される。ここで、Ｓ成分は、画素１０２において生じる電荷の量、すなわち画素１０２への入射光の光量にしたがうため、例えば、入射光の光量が多いときはＮ成分とＳ成分との差が大きく、光量が少ないときは当該差が小さくなる。なお、画素信号の読み出し方法は、本実施形態で例示する回路構成に限られず、例えば、相関二重サンプリング（ＣＤＳ）法にしたがう回路構成を採用してもよい。画素アレイ１０１とＡＤコンバータ２０１及び２０２との間にＣＤＳ回路を備える場合には、ＣＤＳ回路の入力部をリセットしたことによる信号がＮ成分として第１期間Ｔ１に読み出されうる。また、ＣＤＳ回路を介して出力された画素１０２からの信号がＳ成分として第２期間Ｔ２に読み出されうる。

図４は、画素１０２への入射光の光量が少ない、すなわち輝度レベルが低い場合（低照度時）における撮像装置Ｉ１のタイミングチャートを示している。まず、第１期間Ｔ１では、Ｎ成分の信号についてＡＤ変換を行うイネーブル信号がタイミングジェネレータ１１８から出力され、１回目の比較が為される。第１期間Ｔ１では、ＡＤコンバータ２０１において、Ｎ成分の信号とランプ信号Ｖｒｅｆ１との比較が為される。当該比較においては、カウンタ２０７はカウントダウン動作を行う。２つの信号の大小関係が逆転した（例えば、コンパレータ２０３の出力がＬｏｗレベルからＨｉレベルになった）とき、カウンタ２０７によるカウントダウンは停止される。ＡＤコンバータ２０２においては、ＡＤコンバータ２０１と同様にして、Ｎ成分の信号とランプ信号Ｖｒｅｆ２との比較が為されうる。

次に、第２期間Ｔ２では、Ｓ成分の信号についてＡＤ変換を行うイネーブル信号がタイミングジェネレータ１１８から出力され、２回目の比較が為される。第２期間Ｔ２では、ＡＤコンバータ２０１において、Ｓ成分の信号とランプ信号Ｖｒｅｆ１との比較が為される。当該比較においては、カウンタ２０７はカウントアップ動作を行う。２つの信号の大小関係が逆転したとき、カウンタ２０７によるカウントアップは停止される。第１期間Ｔ１におけるカウントダウンおよび第２期間Ｔ２におけるカウントアップの結果により、カウンタ２０７の初期値からの変化分が、取得すべきデジタル信号として得られうる。

また、第２期間Ｔ２では、ＡＤコンバータ２０２においては、ＡＤコンバータ２０１と同様にして、Ｓ成分の信号とランプ信号Ｖｒｅｆ２との比較が為されうる。前述のとおり、ランプ信号Ｖｒｅｆ１とランプ信号Ｖｒｅｆ２とは、例えば、互いに同じ傾きを有しており、ランプ信号Ｖｒｅｆ２は、ランプ信号Ｖｒｅｆ１に対してオフセット成分を有する。輝度レベルが低い本ケースにおいては、ＡＤコンバータ２０２のコンパレータ２０４の比較結果は第１期間Ｔ１の後から反転したまま（ここでは、コンパレータ２０４の出力がＨｉレベルのまま）である。すなわち、ＡＤコンバータ２０２においては、画素アレイからの信号а０は、コンパレータ２０４による比較が可能な範囲を超えているため、カウンタ２０８によるカウントアップを省略してもよい。

よって、輝度レベルが低い本ケースにおいては、ラッチ２１２は、ＡＤコンバータ２０１のコンパレータ２０３からの出力であるＨｉレベル「１」を保持する。セレクタ２１４は、これに基づいて、デジタル信号ｄ１を選択して出力する。

図５は、画素１０２への入射光の光量が多い、すなわち輝度レベルが高い場合（高照度時）における撮像装置Ｉ１のタイミングチャートを、図４と同様にして示している。第１期間Ｔ１については、図４と同様であるため説明を省略する。第２期間Ｔ２では、輝度レベルが高い本ケースにおいては、Ｓ成分が大きいため、ＡＤコンバータ２０１のコンパレータ２０３の比較結果は第１期間Ｔ１の後から反転しない（ここでは、Ｌｏｗレベルのまま）。一方で、ＡＤコンバータ２０２のコンパレータ２０４の比較結果は第１期間Ｔ１の後に反転する（ここでは、ＬｏｗレベルからＨｉレベルになる）。よって、輝度レベルが高い本ケースにおいては、ラッチ２１２はＬｏｗレベル「０」を保持し、これに基づいて、セレクタ２１４はデジタル信号ｄ２を選択して出力する。

撮像装置Ｉ１の構成によると、ランプ信号Ｖｒｅｆ１は、例えば、画素アレイ１０１からの信号а０のダイナミックレンジにおける第１の範囲Ｒ１および第２の範囲Ｒ２のうちの一方（例えば、範囲Ｒ１）に含まれる信号との比較に用いられうる。また、ランプ信号Ｖｒｅｆ２は、範囲Ｒ１および範囲Ｒ２のうちの他方（例えば、範囲Ｒ２）に含まれる信号との比較に用いられうる。これら２つの参照信号を用いて、画素アレイ１０１から読み出された１つのアナログ信号（画素信号а０）に対して２つのＡＤ変換を並列に行うことによって、２つのデジタル信号（デジタル信号ｄ１およびデジタル信号ｄ２）が得られる。

出力部Ｕ１は、２つのデジタル信号のうちの一方を出力し、出力部Ｕ２は、出力部Ｕ１が２つのデジタル信号のうちのいずれを出力したかを示す情報（情報ｄｉ）を出力する。撮像装置Ｉ１は、出力部Ｕ１および出力部Ｕ２から出力（デジタル信号）を、例えば、情報ｄｉを１ビットのヘッダとして含むデジタル信号として外部モジュールに出力すればよい。すなわち、１ビットの情報がヘッダとして付加されたデジタル信号が撮像装置Ｉ１の内部において生成される。よって、撮像装置Ｉ１の出力先である外部モジュール（例えば、前述の処理部）において取り扱われるデジタル信号のデータ量が低減され、例えば、２つのデジタル信号についての加算処理などのデータ処理が省略されうる。以上、本実施形態によると、撮像装置Ｉ１により得られる信号の信号処理が容易になり、例えば、画像処理の高速化や低電力化に有利である。

上述の実施形態では、ランプ信号Ｖｒｅｆ１およびランプ信号Ｖｒｅｆ２のそれぞれは、信号出力部１０８および信号出力部１０９のそれぞれから、それぞれ出力される構成を示したが、本発明は、当該構成に限られるものではない。例えば、撮像装置Ｉ１ａは、図６に示されるように、容量１３０１および信号出力部１０８Ｘを備え、これらの接続関係をスイッチ１３０２により切り替えることによって、２つのランプ信号を生成してもよい。具体的には、信号出力部１０８Ｘは、容量１３０１の充電を行った後にランプ波形の信号を出力する。撮像装置Ｉ１ａは、当該信号をランプ信号Ｖｒｅｆ１として使用し、また、充電によって生じた容量の電圧をランプ信号Ｖｒｅｆ１に対するオフセット成分とするランプ信号Ｖｒｅｆ２として使用することができる。

また、上述の実施形態では、互いに同じ傾きを有するランプ信号Ｖｒｅｆ１とランプ信号Ｖｒｅｆ２とを用いて２つのＡＤ変換を行う構成を述べたが、互いに異なる傾きを有するランプ信号Ｖｒｅｆ１とランプ信号Ｖｒｅｆ２とを用いて２つのＡＤ変換を行うこともできる。例えば、範囲Ｒ１と範囲Ｒ２とが互いに異なるレンジ幅を有し、ランプ信号Ｖｒｅｆ１とランプ信号Ｖｒｅｆ２との傾きの比が、範囲Ｒ１と範囲Ｒ２とのレンジ幅の比にしたがうようにすればよい。また、本発明の趣旨を逸脱しない限り、図７に例示されるように、範囲Ｒ１と範囲Ｒ２とは重複する範囲を有していてもよい。

（第２実施形態）
図８乃至１０を参照しながら、第２実施形態の撮像装置Ｉ２を説明する。本実施形態は、ＡＤ変換を行うための構成が第１実施形態と異なる。撮像装置Ｉ２は、図８に例示されるように、定電圧源６０２（第１のユニット）および積分回路６０１（第２のユニット）を備えうる。定電圧源６０２は、例えば、画素アレイ１０１からの信号а０（例えば、正の電圧）とは極性が異なる一定の信号（例えば、負の電圧）を出力すればよい。

積分回路６０１は、スイッチ６０３を用いて、画素アレイ１０１（の列信号線１０５）および定電圧源６０２のいずれか一方に接続されうる。積分回路６０１は、画素アレイ１０１からの信号а０の積分を行った後に、定電圧源６０２からの信号の積分を行う。

ＡＤコンバータ２０１は、積分回路６０１からの出力信号ｉ０と、参照信号Ｖｒｅｆ１（第１の参照信号）との比較を行うことによってＡＤ変換を行う（第１のアナログデジタル変換）。また、ＡＤコンバータ２０２は、積分回路６０１からの出力信号ｉ０と、参照信号Ｖｒｅｆ１とは異なる参照信号Ｖｒｅｆ２（第２の参照信号）との比較を行うことによってＡＤ変換を行う（第２のアナログデジタル変換）。本実施形態では、信号出力部１０８および１０９からの参照信号Ｖｒｅｆ１およびＶｒｅｆ２には、ランプ波形の信号ではなく、矩形の波形の信号が用いられうる。

当該矩形の波形は、参照信号Ｖｒｅｆ１と参照信号Ｖｒｅｆ２で互いに異なる値を有しており、参照信号Ｖｒｅｆ２は、参照信号Ｖｒｅｆ１に対してオフセット成分を有する。参照信号Ｖｒｅｆ１は、積分回路６０１からの出力信号ｉ０のダイナミックレンジにおける範囲Ｒ１および範囲Ｒ２のうちの一方（例えば、範囲Ｒ１）に含まれる信号との比較に用いられうる。参照信号Ｖｒｅｆ２は、範囲Ｒ１および範囲Ｒ２のうちの他方（例えば、範囲Ｒ２）に含まれる信号との比較に用いられうる。

以下、第１実施形態と同様にして、図９および図１０を参照しながら、撮像装置Ｉ２における画素アレイ１０１からの信号を読み出すためのシーケンスを説明する。

図９は、輝度レベルが低い場合における撮像装置Ｉ２のタイミングチャートを示している。第１実施形態と同様に、第１期間Ｔ１では１回目の比較が為される。本実施形態では、具体的には、第１期間Ｔ１のうちの期間ｔ１１において、積分回路６０１はスイッチ６０３によって列信号線１０５に接続され、画素アレイ１０１のＮ成分の信号が積分回路６０１に入力されて積分回路６０１の出力ｉ０が上昇する。その後の期間ｔ１２において、積分回路６０１はスイッチ６０３によって定電圧源６０２に接続され、定電圧源６０２からの信号は画素アレイ１０１のＮ成分の信号とは極性が逆であるため、積分回路６０１の出力ｉ０が降下する。ＡＤコンバータ２０１において、積分回路６０１の出力ｉ０と、参照信号Ｖｒｅｆ１との比較が為される。積分回路６０１の出力ｉ０と、参照信号Ｖｒｅｆ１との大小関係が逆転した（例えば、コンパレータ２０３の出力がＬｏｗレベルからＨｉレベルになった）とき、カウンタ２０７によるカウントダウンは停止される。ＡＤコンバータ２０２においてもＡＤコンバータ２０１と同様の動作が為されうる。

第２期間Ｔ２では２回目の比較が為される。具体的には、第２期間Ｔ２のうちの期間ｔ２１においては、積分回路６０１は、スイッチ６０３により列信号線１０５に接続され、画素アレイ１０１のＳ成分の信号が積分回路６０１に入力され、積分回路６０１の出力ｉ０は上昇する。その後の期間ｔ２２においては、積分回路６０１は、スイッチ６０３により定電圧源６０２に接続され、積分回路６０１の出力ｉ０は降下する。ＡＤコンバータ２０１においては、積分回路６０１の出力ｉ０と、参照信号Ｖｒｅｆ１との大小関係が逆転し、コンパレータ２０３の出力がＬｏｗレベルからＨｉレベルになったとき、カウンタ２０７によるカウントダウンは停止される。

また、第２期間Ｔ２では、ＡＤコンバータ２０２においては、ＡＤコンバータ２０１と同様にして、積分回路６０１の出力ｉ０と、参照信号Ｖｒｅｆ２との比較が為されうる。ここで、前述のとおり、参照信号Ｖｒｅｆ２は、参照信号Ｖｒｅｆ１に対してオフセット成分を有する。輝度レベルが低い本ケースにおいては、ＡＤコンバータ２０２のコンパレータ２０４の比較結果は第１期間Ｔ１の後から反転したまま（ここでは、コンパレータ２０４の出力がＨｉレベルのまま）であり、カウンタ２０８はカウントアップを行わなくてもよい。

よって、輝度レベルが低い本ケースにおいては、第１実施形態と同様にして、ラッチ２１２はＨｉレベル「１」を保持し、これに基づいて、セレクタ２１４はデジタル信号ｄ１を選択して出力する。

図１０は、輝度レベルが高い場合における撮像装置Ｉ２のタイミングチャートを示している。第１期間Ｔ１については、図９と同様であるため説明を省略する。第２期間Ｔ２では、輝度レベルが高い本ケースにおいては、Ｓ成分が大きいため、ＡＤコンバータ２０１のコンパレータ２０３の比較結果は第１期間Ｔ１の後から反転しない（ここでは、Ｌｏｗレベルのまま）。一方で、ＡＤコンバータ２０２のコンパレータ２０４の比較結果は第１期間Ｔ１の後に反転する（ここでは、ＬｏｗレベルからＨｉレベルになる）。よって、輝度レベルが高い本ケースにおいては、ラッチ２１２はＬｏｗレベル「０」を保持し、これに基づいて、セレクタ２１４はデジタル信号ｄ２を選択して出力する。

以上、本実施形態では、ＡＤ変換を行うための構成が第１実施形態と異なる構成について述べたが、本実施形態の構成によっても、第１実施形態と同様の効果が得られる。

（第３実施形態）
図１１乃至１３を参照しながら、第３実施形態の撮像装置Ｉ３を説明する。本実施形態は、図１１に示されるように、ＡＤ変換を行うための構成が第１実施形態および第２実施形態と異なる。撮像装置Ｉ３においては、ＡＤコンバータ２０１は、レジスタ９０１（第１のレジスタ）、ＤＡコンバータ９０３（第１のＤＡコンバータ）、およびコンパレータ２０３（第１のコンパレータ）を含みうる。ＤＡコンバータ９０３は、参照信号Ｖｒｅｆ１を基準電位として、レジスタ９０１の値をアナログ信号ａ１（第１のアナログ信号）に変換する。コンパレータ２０３は、画素アレイ１０１からの信号ａ０と、アナログ信号ａ１との比較を行う。

ＡＤコンバータ２０２は、ＡＤコンバータ２０１と同様にして、レジスタ９０２（第２のレジスタ）、ＤＡコンバータ９０４（第２のＤＡコンバータ）、およびコンパレータ２０４（第２のコンパレータ）を含みうる。ＤＡコンバータ９０４は、参照信号Ｖｒｅｆ２を基準電位として、レジスタ９０２の値をアナログ信号ａ２（第２のアナログ信号）に変換する。コンパレータ２０４は、画素アレイ１０１からの信号ａ０と、アナログ信号ａ２との比較を行う。

アナログ信号ａ２は、アナログ信号ａ１に対してオフセット成分を有している。アナログ信号ａ１は、画素アレイ１０１からの信号ａ０のダイナミックレンジにおける範囲Ｒ１および範囲Ｒ２のうちの一方（例えば、範囲Ｒ１）に含まれる信号との比較に用いられうる。アナログ信号ａ２は、範囲Ｒ１および範囲Ｒ２のうちの他方（例えば、範囲Ｒ２）に含まれる信号との比較に用いられうる。

以下、第１ないし第２実施形態と同様にして、図１２および図１３を参照しながら、撮像装置Ｉ３における画素アレイ１０１からの信号ａ０を読み出すためのシーケンスを説明する。

図１２は、輝度レベルが低い場合における撮像装置Ｉ３のタイミングチャートを示している。第１期間Ｔ１では１回目の比較が為される。具体的には、第１期間Ｔ１では、ＡＤコンバータ２０１においては、レジスタ９０１の値を順に変化させながら、画素アレイ１０１からの信号ａ０とアナログ信号ａ１との比較が為される。第１期間Ｔ１のうちの期間ｔ１１では、コンパレータ２０３は、レジスタ９０１が「４」（２進数で０１００）に設定された状態におけるＤＡコンバータ９０３の出力、すなわちアナログ信号ａ１と、信号ａ０とを比較する。その結果、コンパレータ２０３の出力はＬｏｗレベルからＨｉレベルになる。

その後の期間ｔ１２では、レジスタ９０１が「２」（２進数で００１０）に設定され、コンパレータ２０３はアナログ信号ａ１と信号ａ０とを比較する。アナログ信号ａ１と信号ａ０との大小関係は逆転しないため、コンパレータ２０３の出力はＨｉレベルのままである。さらに、その後の期間ｔ１３では、レジスタ９０１が「１」（２進数で０００１）に設定され、コンパレータ２０３はアナログ信号ａ１と信号ａ０とを比較する。アナログ信号ａ１と信号ａ０との大小関係は逆転し、コンパレータ２０３の出力はＨｉレベルからＬｏｗレベルになる。このようにして、レジスタ９０１の値「１」（２進数で０００１）が１回目の比較の結果として得られ、例えば、レジスタ（不図示）に保持されうる。ＡＤコンバータ２０２においてもＡＤコンバータ２０１と同様の動作が為されうる。

第２期間Ｔ２では２回目の比較が為される。第２期間Ｔ２のうちの期間ｔ２１では、レジスタ９０１が「８」（２進数で１０００）に設定され、コンパレータ２０３は、アナログ信号ａ１と信号ａ０とを比較する。その結果、コンパレータ２０３の出力はＬｏｗレベルからＨｉレベルになる。その後の期間ｔ２２では、レジスタ９０１が「４」（２進数で０１００）に設定され、コンパレータ２０３の出力はＨｉレベルからＬｏｗレベルになる。次に、期間ｔ２３では、レジスタ９０１が「６」（２進数で０１１０）に設定され、コンパレータ２０３の出力はＬｏｗレベルからＨｉレベルになる。さらに、期間ｔ２４では、レジスタ９０１が「５」（２進数で０１０１）に設定され、コンパレータ２０３の出力はＨｉレベルのままである。レジスタ９０１の４ビットの値のそれぞれは、４入力ＡＮＤ回路９０７の各入力端子にそれぞれ入力される。輝度レベルが低い本ケースにおいては、レジスタ９０１の値は「０１０１」であるので、ラッチ２１２には「０」が入力される。

なお、第２期間Ｔ２では、ＡＤコンバータ２０２においては、ＡＤコンバータ２０１と同様にして、アナログ信号ａ２と信号ａ０との比較が為されうる。ここで、前述のとおり、アナログ信号ａ２は、アナログ信号ａ１に対してオフセット成分を有する。輝度レベルが低い本ケースにおいては、コンパレータ２０４の出力もＨｉレベルである。

このようにして、レジスタ９０１の値「５」（２進数で０１０１）が２回目の比較の結果として得られる。輝度レベルが低い本ケースにおいては、ラッチ２１２は、４入力ＡＮＤ回路９０７からの出力である「０」を保持する。よって、これに基づいて、セレクタ２１４は、ＡＤコンバータ２０１における１回目の比較と２回目の比較との差分を、取得すべきデジタル信号ｄ１を選択して出力する。

図１３は、輝度レベルが高い場合における撮像装置Ｉ３のタイミングチャートを示している。第１期間Ｔ１については、図１２と同様であるため説明を省略する。一方、第２期間Ｔ２では、輝度レベルが高い本ケースにおいては、アナログ信号ａ１と信号ａ０との比較が前述と同様の手順で為されるが、Ｓ成分が大きいため、コンパレータ２０３の比較結果は第１期間Ｔ１の後から反転しない（Ｌｏｗレベルのまま）。その結果、レジスタ９０１の値は、「Ｆ」（２進数で１１１１）まで変化する。輝度レベルが高い本ケースにおいては、レジスタ９０１の値は「１１１１」であるので、ラッチ２１２には「１」が入力される。

一方で、ＡＤコンバータ２０２のコンパレータ２０４の比較結果は第１期間Ｔ１の後に反転し、アナログ信号ａ２と信号ａ０との比較が、前述と同様の手順で為される。ここでは、レジスタ９０２の値「３」（２進数で００１１）が２回目の比較の結果として得られる。輝度レベルが高い本ケースにおいては、ラッチ２１２は、４入力ＡＮＤ回路９０７からの出力である「１」を保持する。よって、これに基づいて、セレクタ２１４は、ＡＤコンバータ２０２における１回目の比較と２回目の比較との差分を、取得すべきデジタル信号ｄ２を選択して出力する。

以上、本実施形態では、ＡＤ変換を行うための構成が第１ないし第２実施形態と異なる構成について述べたが、本実施形態の構成によっても、第１ないし第２実施形態と同様の効果が得られる。

（第４実施形態）
図１４乃至１６を参照しながら、第４実施形態の撮像装置Ｉ４を説明する。以上の第１ないし第３実施形態では、画素アレイ１０１における複数の列のそれぞれに２つのＡＤコンバータ（ＡＤコンバータ２０１および２０２）が設けられた構成を述べたが、本実施形態では、動作モードに応じて構成を変更する。

撮像装置Ｉ４は、画素アレイ１０１の各列に対応して１つのＡＤコンバータが配されうる。例えば、図１４に示されるように、ＡＤコンバータ２０１は第Ｌ１列目（Ｌ１は奇数の整数）に対応して配されており、ＡＤコンバータ２０２は第Ｌ２列目（Ｌ２は偶数の整数）に対応して配されている。換言すると、第Ｌ１列は、第１群（奇数の列）のうちの１列であり、第Ｌ２列は、第２群（偶数の列）のうちの１列である。

撮像装置Ｉ４は、動作モードとして、例えば第１モードおよび第２モードを含みうる。第１モードでは、画素アレイ１０１の複数の列のそれぞれから信号が読み出され、いわゆる全読出しが為される。第２モードでは、画素アレイ１０１の複数の列のうち、例えば、第１群（ここでは、奇数の列）の各画素から信号が読み出され、いわゆる間引き読出しが為される。撮像装置Ｉ４は、例えば、スイッチ部１４０１および１４０２を備え、動作モードに応じて、ＡＤコンバータ２０１およびＡＤコンバータ２０２の接続関係を切り替える。

例えば、第１モードでは、スイッチ部１４０１および１４０２は、ＡＤコンバータ２０１が第Ｌ１列目からの信号についてＡＤ変換を行い、ＡＤコンバータ２０２が第Ｌ２列目からの信号についてＡＤ変換を行うように、ＡＤコンバータ２０１および２０２の接続関係を切り替える。一方、第２モードでは、スイッチ部１４０１および１４０２は、ＡＤコンバータ２０１およびＡＤコンバータ２０２のそれぞれが第Ｌ１列目からの信号についてＡＤ変換を並列に行うように当該接続関係を切り替える。

以上、本実施形態によると、撮像装置Ｉ４は、第１モードにおいては、各列に設けられたＡＤコンバータが各列の画素信号の読出しにそれぞれ対応するように動作させる。一方、撮像装置Ｉ４は、第２モードにおいては、画素信号の読出しを省略する各列に設けられたＡＤコンバータを、画素信号の読出しを行う各列に設けられたＡＤコンバータと並列に動作させる。よって、撮像装置Ｉ４は、第２モードにおいて第１ないし第３実施形態と同様の効果を達成する。また、ここでは、第２モードにおいては、画素信号が、奇数の列の各画素から読み出される構成を述べたが、偶数の列の各画素から読み出される構成にしてもよい。

また、第２モードによる間引き読出しは、画素アレイ１０１から３列ごと間隔で信号を読み出すように構成してもよく、例えば、図１５に例示される撮像装置Ｉ４ａのように構成してもよい。撮像装置Ｉ４ａによると、第２モードにおいては、３の倍数の列の各画素から画素信号が読み出される。ここでは、画素アレイ１０１のうちの３列（第Ｌ１列目、第Ｌ２列目および第Ｌ３列目）を例示して述べる。ここで、ｍを整数として、ＡＤコンバータ２０１は第Ｌ１列目（Ｌ１＝３ｍ−２）に対応して配されている。ＡＤコンバータ２０２は第Ｌ２列目（Ｌ２＝３ｍ−１）に対応して配されている。ＡＤコンバータ２０３は第Ｌ３列目（Ｌ３＝３ｍ）に対応して配されている。

例えば、第１モードでは、スイッチ部１４０１および１４０２は、３つのＡＤコンバータのそれぞれが、画素アレイ１０１の３列からの信号のそれぞれについて、それぞれＡＤ変換を行うように、３つのＡＤコンバータの接続関係を切り替える。より具体的には、スイッチ部１４０１および１４０２は、ＡＤコンバータ２０１が第Ｌ１列目からの信号についてＡＤ変換を行う。ＡＤコンバータ２０２が第Ｌ２列目からの信号についてＡＤ変換を行う。また、ＡＤコンバータ２０３が第Ｌ３列目からの信号についてＡＤ変換を行うよう。

一方、第２モードでは、スイッチ部１４０１および１４０２は、ＡＤコンバータ２０１ないし２０３のそれぞれが第Ｌ１列目からの信号についてＡＤ変換を並列に行うように当該接続関係を切り替える。図１６は、輝度レベルが高い場合における撮像装置Ｉ４ａのタイミングチャートを前述の各実施形態と同様にして例示している。

以上の４つの実施形態を述べたが、本発明はこれらに限られるものではなく、目的、状態、用途及び機能その他の仕様に応じて、適宜、変更が可能であり、他の実施形態によっても為されうる。

（撮像システム）
以上の実施形態は、カメラ等に代表される撮像システムに含まれる撮像装置について述べた。撮像システムの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。撮像システムは、上記の実施形態として例示された本発明に係る撮像装置と、この撮像装置から出力される信号を処理する処理部とを含みうる。この処理部は、例えば、Ａ／Ｄ変換器、および、このＡ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。

Claims (17)

1. 光電変換部を各々が備える複数の画素が複数の行及び複数の列を形成するように配され、前記光電変換部で発生した電荷に基づく信号を第１の信号として出力する画素アレイと、
   前記第１の信号に対して、第１の電位から第２の電位まで変化する第１の参照信号を用いて第１のアナログデジタル変換を行う第１のＡＤコンバータと、
   前記第１の信号に対して、前記第１の電位とは異なる第３の電位から前記第２の電位とは異なる第４の電位まで変化する第２の参照信号を用いて第２のアナログデジタル変換を行う第２のＡＤコンバータと、
   前記第１のＡＤコンバータにおける前記第１のアナログデジタル変換により得られた第１のデジタル信号、および、前記第２のＡＤコンバータにおける前記第２のアナログデジタル変換により得られた第２のデジタル信号のうちの一方を出力する第１の出力部と、
   前記第１の出力部の出力が前記第１のデジタル信号および前記第２のデジタル信号のいずれであるかを示す情報を出力する第２の出力部と、を備える、
   ことを特徴とする撮像装置。
2. 前記第２のＡＤコンバータは、前記第２のアナログデジタル変換を、前記第１のＡＤコンバータによる前記第１のアナログデジタル変換と並列に行う
   ことを特徴とする請求項１に記載の撮像装置。
3. 前記第１の参照信号および前記第２の参照信号はともにランプ信号であり、
   前記第２の参照信号は、前記第１の参照信号と同じ傾きを有し、前記第１の参照信号に対してオフセット成分を有する、
   ことを特徴とする請求項２に記載の撮像装置。
4. 信号出力部および容量をさらに備え、
   前記信号出力部は、前記容量の充電を行った後に前記ランプ信号を出力することによって、当該ランプ信号を前記第１の参照信号として出力し、前記充電によって生じた前記容量の電圧を前記第１の参照信号に対する前記オフセット成分とする前記第２の参照信号として出力する、
   ことを特徴とする請求項３に記載の撮像装置。
5. 前記第１の参照信号および前記第２の参照信号はともにランプ信号であり、
   前記画素アレイからの信号のダイナミックレンジは、互いに異なるレンジ幅である第１の範囲および第２の範囲を有しており、
   前記第１の参照信号は、前記第１の範囲および前記第２の範囲の一方に含まれる信号のアナログデジタル変換に用いられ、
   前記第２の参照信号は、前記第１の範囲および前記第２の範囲の他方に含まれる信号のアナログデジタル変換に用いられ、
   前記第１の参照信号と前記第２の参照信号との傾きの比は、前記第１の範囲と前記第２の範囲とのレンジ幅の比にしたがう、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
6. 前記第１のＡＤコンバータは、カウントアップおよびカウントダウンの少なくとも一方を行って、前記画素アレイからの前記信号と前記第１の参照信号との大小関係が逆転するまでの時間を計測するカウンタを含み、
   前記第２のＡＤコンバータは、カウントアップおよびカウントダウンの少なくとも一方を行って、前記画素アレイからの前記信号と前記第２の参照信号との大小関係が逆転するまでの時間を計測するカウンタを含む、
   ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 光電変換部を各々が備える複数の画素が複数の行及び複数の列を形成するように配され、前記光電変換部で発生した電荷に基づく信号を第１の信号として出力する画素アレイと、
   前記第１の信号とは極性が異なる一定の信号を出力する第１のユニットと、
   前記第１のユニットまたは前記画素アレイに接続され、前記画素アレイからの前記第１の信号の積分を行った後に前記第１のユニットからの信号の積分を行う第２のユニットと、
   前記第２のユニットからの出力信号と第１の参照信号との比較を行うことによって第１のアナログデジタル変換を行う第１のＡＤコンバータと、
   前記第１のＡＤコンバータによる前記第１のアナログデジタル変換と並列に、前記第２のユニットからの前記出力信号と、前記第１の参照信号とは異なる第２の参照信号との比較を行うことによって第２のアナログデジタル変換を行う第２のＡＤコンバータと、
   前記第１のＡＤコンバータにおける前記第１のアナログデジタル変換により得られた第１のデジタル信号、および前記第２のＡＤコンバータにおける前記第２のアナログデジタル変換により得られた第２のデジタル信号のうちの一方を出力する第１の出力部と、
   前記第１の出力部の出力が前記第１のデジタル信号および前記第２のデジタル信号のいずれであるかを示す情報を出力する第２の出力部と、を備え、
   前記第１の参照信号は、前記第２のユニットからの出力信号のダイナミックレンジにおける第１の範囲および第２の範囲のうちの一方に含まれる信号との比較に用いられ、前記第２の参照信号は、前記第１の範囲および前記第２の範囲のうちの他方に含まれる信号との比較に用いられる、
   ことを特徴とする撮像装置。
8. 前記第１のＡＤコンバータは、第１のレジスタ、前記第１のレジスタの値を第１の参照信号に基づいて第１のアナログ信号に変換する第１のＤＡコンバータ、および前記画素アレイからの前記信号と前記第１のアナログ信号とを比較する第１のコンパレータを含み、
   前記第２のＡＤコンバータは、第２のレジスタ、前記第２のレジスタの値を第２の参照信号に基づいて第２のアナログ信号に変換する第２のＤＡコンバータ、および前記画素アレイからの前記信号と前記第２のアナログ信号とを比較する第２のコンパレータを含み、
   前記第１のアナログ信号は、前記画素アレイからの信号のダイナミックレンジにおける第１の範囲および第２の範囲のうちの一方に含まれる信号との比較に用いられ、前記第２のアナログ信号は、前記第１の範囲および前記第２の範囲のうちの他方に含まれる信号との比較に用いられる、
   ことを特徴とする請求項１に記載の撮像装置。
9. 前記第１の出力部からの前記第１のデジタル信号および前記第２のデジタル信号の一方と、前記第２の出力部からの前記情報とを、当該情報を１ビットのヘッダとして含むデジタル信号で出力する、
   ことを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
10. 前記第１のＡＤコンバータは、前記複数の画素の前記複数の列のそれぞれに対応してそれぞれ配されており、前記第２のＡＤコンバータは、前記複数の列のそれぞれに対応してそれぞれ配されている、
    ことを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
11. スイッチ部をさらに備えており、
    前記撮像装置は、前記画素アレイの前記複数の列のそれぞれから信号を読み出す第１モードと、当該複数の列のうちの第１群のそれぞれから信号を読み出す第２モードとを動作モードとして含み、
    前記スイッチ部により、前記第１モードにおいては、前記第１のＡＤコンバータが前記第１群のうちの１列に対応し、前記第２のＡＤコンバータが前記第１群とは異なる第２群のうちの１列に対応し、前記第２モードにおいては、前記第１のＡＤコンバータおよび前記第２のＡＤコンバータが前記第１群のうちの１列に対応する、
    ことを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
12. 前記第１の出力部は、前記第１のＡＤコンバータの出力に基づいて、前記第１のデジタル信号および前記第２のデジタル信号のうちの一方を選択するセレクタを含む、
    ことを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
13. 前記第１の出力部は、前記第１のＡＤコンバータからの前記出力を保持するラッチをさらに含む、
    ことを特徴とする請求項１２に記載の撮像装置。
14. 複数の画素を有する画素アレイと、
    前記画素アレイからの信号であって第１の範囲に含まれる値を有する信号に対して第１のアナログデジタル変換を行う第１のＡＤコンバータと、
    前記第１のＡＤコンバータによる前記第１のアナログデジタル変換と並列に、前記画素アレイからの信号であって前記第１の範囲とは異なる第２の範囲に含まれる値を有する信号に対して第２のアナログデジタル変換を行う第２のＡＤコンバータと、
    前記第１のＡＤコンバータにおける前記第１のアナログデジタル変換により得られた第１のデジタル信号、および、前記第２のＡＤコンバータにおける前記第２のアナログデジタル変換により得られた第２のデジタル信号のうちの一方を出力する第１の出力部と、
    前記第１の出力部の出力が前記第１のデジタル信号および前記第２のデジタル信号のいずれであるかを示す情報を出力する第２の出力部と、を備える、
    ことを特徴とする撮像装置。
15. 請求項１乃至１４のいずれか１項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する処理部と、
    を備えることを特徴とする撮像システム。
16. 光電変換部を各々が備える複数の画素が複数の行及び複数の列を形成するように配され、前記光電変換部で発生した電荷に基づく信号を第１の信号として出力する画素アレイを備える撮像装置の駆動方法であって、
    前記第１の信号に対して、第１の電位から第２の電位まで変化する第１の参照信号を用いて第１のアナログデジタル変換を行う第１の変換工程と、
    前記第１の信号に対して、前記第１の電位とは異なる第３の電位から前記第２の電位とは異なる第４の電位まで変化する第２の参照信号を用いて第２のアナログデジタル変換を行う第２の変換工程と、
    前記第１の変換工程により得られた第１のデジタル信号および前記第２の変換工程により得られた第２のデジタル信号のうちの一方を出力する第１の出力工程と、
    前記第１の出力工程での出力が前記第１のデジタル信号および前記第２のデジタル信号のいずれであるかを示す情報を出力する第２の出力工程と、を含む、
    ことを特徴とする撮像装置の駆動方法。
17. 複数の画素を有する画素アレイを備える撮像装置の駆動方法であって、
    前記画素アレイからの信号であって第１の範囲に含まれる値を有する信号に対して第１のアナログデジタル変換を行う第１の変換工程と、
    前記第１の変換工程と並列に、前記画素アレイからの信号であって前記第１の範囲とは異なる第２の範囲に含まれる値を有する信号に対して第２のアナログデジタル変換を行う第２の変換工程と、
    前記第１の変換工程により得られた第１のデジタル信号および前記第２の変換工程により得られた第２のデジタル信号のうちの一方を出力する第１の出力工程と、
    前記第１の出力工程での出力が前記第１のデジタル信号および前記第２のデジタル信号のいずれであるかを示す情報を出力する第２の出力工程と、を含む、
    ことを特徴とする撮像装置の駆動方法。

Images