CN108353139B

CN108353139B - 模数转换和模数转换的方法

Info

Publication number: CN108353139B
Application number: CN201680064927.9A
Authority: CN
Inventors: 阿迪·扎库尼; 蒂姆·布兰哈尔特; 盖伊·梅南特斯
Original assignee: Ams Sensors Belgium BVBA
Current assignee: Ams Sensors Belgium BVBA
Priority date: 2015-11-06
Filing date: 2016-10-27
Publication date: 2021-04-02
Anticipated expiration: 2036-10-27
Also published as: US10348323B2; US20180351570A1; EP3371968A1; WO2017076747A1; EP3371968B1; CN108353139A

Abstract

一种模数转换器(110)包括用于接收模拟信号的模拟信号输入(122)和被配置为生成一组N个放大的模拟信号的放大级(160)，其中，N是≥2的整数。所述一组N个信号具有不同的增益。ADC具有用于接收斜坡信号的斜坡信号输入(121)和用于接收至少一个时钟信号的时钟输入(143)。比较级(120)与所述一组放大的模拟信号(SigG1、SigG2)和所述斜坡信号输入(121)相连接。所述比较级(120)被配置为在转换时段期间将放大的模拟信号与斜坡信号相比较以提供比较输出。控制级被配置为在所述转换时段期间基于所述比较输出和指示何时已经达到至少一个移交点的选择输入来控制所述计数器级(140)。

Description

模数转换和模数转换的方法

技术领域

此发明涉及模数转换装置和执行模数转换的方法，其可以被用于例如对从图像传感器的像素阵列输出的模拟信号电平进行转换。

背景技术

图像传感器包括称为像素的单元元件的阵列。像素阵列在曝光时段期间被暴露于辐射，并且随后从该阵列读取每个像素的信号值。

像素信号是模拟信号。提供模数转换器(ADC)以将模拟像素信号转换为数字信号。ADC是图像传感器中的主要构建模块，并且就帧速率、动态范围和功率消耗而言通常是成像器读取模块的瓶颈。已经提出了各种布置，其中对从阵列的列读取的模拟信号值并行地执行模数转换。这有助于提高可以读取像素阵列的速度。图1示出了具有针对像素阵列的每列提供的ADC 20的图像传感器体系结构的示例。

图像传感器中的一种已知类型ADC是斜坡ADC。这被示出在图1中。斜坡生成器21生成被分配给ADC 20的斜坡信号Vramp。每个斜坡ADC 20具有比较器23，其将从像素阵列10接收到的模拟像素信号ADC_IN[0]、...、ADC_IN[N]与斜坡信号Vramp相比较。每个模数转换器20还包括计数器24，基于比较器输出在时间段内启动该计数器24。可以由在此时段期间激活的数字计数器24将此时间段转变为数字数。考虑到其主要数字本质，斜坡ADC与该技术很好地相适应。

图2示出了斜坡陡度和时钟速度对斜坡转换器的性能的影响。计数器值DN对应于输入模拟信号的数字表示。如图2(B)中所示，减小量化误差并因此的最低有效位(LeastSignificant Bit,LSB)值的一种方式是提高时钟速度。如图2(C)中所示，减小量化误差并因此的最低有效位(LSB)值的另一种方式是减小斜坡的陡度。减小斜坡陡度的显著缺点是ADC的输入范围被相应地减小。因此，ADC不能够如图2(A)的ADC那样转换相同范围的模拟信号值。

由于每个时钟周期对应于量化步长(LSB)，所以针对N位分辨率所需的时钟周期数等于2^N。例如，12位分辨率要求4096个时钟周期。即使在使用1GHz的高时钟速度时，也花费超过4μs时间来完成模数转换。由此可见，随着分辨率位数的增加，此转换器拓扑结构变得缓慢并且功率效率低。

因此，需要新的解决方案来在较高的分辨率下提高此类转换器的转换速度。

为了减少转换时间和/或降低ADC的功率消耗，已经提出了用于图像传感器ADC的光子转移曲线(PTC)方法。在论文“PTC-Based Sigma-Delta ADCs for High-Speed,Low-Noise Imagers”(Xhakoni，A.，Ha Le-Thai，T.Geurts，G.Chapinal和G.Gielen，2014，传感器期刊(Sensors Journal)，IEEE 2932-2933)中描述了示例。该原理被示出在图3中。在图4中，线A示出了信号，线B示出了光子散粒噪声，并且线C示出了量化噪声。

基于PTC的ADC在弱光下使用小的量化步长并在较强光水平下使用大的量化步长。在强光水平下，读取链的噪声由光电二极管的光子散粒噪声主导，其与信号有关。因此，强光水平下的PTC ADC的较大量化步长对SNR具有最小的影响。

图4示出了当使用具有10ke全阱的像素时像素读取链的SNR中的基于PTC量化的影响。基于PTC的12位ADC和常规的12位ADC之间的SNR差异在中等光水平下是约0.2dB的SNR下降。

US 7,825,975 B2描述了具有与像素相连接的信号数字化电路的图像传感器。该信号数字化电路将来自像素的电压信号转换为多个输出数字值并且选择该数字值中的一个。每个信号数字化电路包括多个放大器和多个ADC。

本专利申请试图提供一种可替选的模数转换器。

发明内容

本专利申请的目的是提供模数转换器和模数转换的方法。

将由独立权利要求的主题实现该目的。在从属权利要求中限定了本申请的实施例和发展。

在实施例中，用于成像设备的模数转换器包括：

模拟信号输入，其用于从成像设备的像素阵列接收模拟信号；

放大级，其被配置为生成一组N个放大的模拟信号，其中，N为≥2的整数，该组N个信号具有不同的增益；

斜坡信号输入，其用于接收斜坡信号；

时钟输入，其用于接收至少一个时钟信号；

比较级，其与放大的模拟信号和斜坡信号输入相连接，该比较级被配置为在转换时段期间将放大的模拟信号与斜坡信号相比较以提供比较输出；

计数器级；以及

控制级，其被配置为在转换时段期间基于所述比较输出和指示何时达到了至少一个移交点(handover point)的选择输入来控制计数器级，其中，移交点指示放大的模拟信号中的不同的一个与斜坡信号的比较可以被用于控制计数器级的点。

比较级可以包括最少两个比较器。

模数转换器(缩写为ADC)的比较级可以同时地将N个放大的模拟信号中的每个与斜坡信号相比较以提供N个比较输出。可替选地，ADC的比较级可以同时地将N个放大的模拟信号中的数目S个(其中S<N)与斜坡信号相比较以同时提供S个比较输出。比较级可以被配置为在转换时段期间选择性地将放大的模拟信号中的不同信号与斜坡信号相比较。

控制级可以被配置为：

在转换时段期间确定第一放大的模拟信号的第一比较输出是否在至少一个移交点之前已经改变状态；并且

如果第一比较输出在至少一个移交点之前尚未改变状态，则使用较低增益放大的模拟信号的比较输出来控制计数器级。

控制级可以使用最高增益放大的模拟信号的比较输出来从转换时段的起始直到第一移交点控制计数器级。较低增益放大的模拟信号的增益低于最高增益放大的信号的增益。如果第一比较输出在至少一个移交点之前尚未改变状态，则下一个较低增益放大的模拟信号的比较输出可以被用于控制计数器级。

控制级可以被配置为：

使用放大的模拟信号中的一个的比较输出来控制计数器级；

在转换时段期间确定第一放大的模拟信号的比较输出是否在至少一个移交点之前已经改变状态；并且

如果第一比较输出在至少一个移交点之前已经改变状态，则使用同一比较输出继续控制计数器级。

数字n是自然数并且在1与N之间取值。

第一放大的模拟信号(n＝1)是最低增益放大的模拟信号并且具有最低增益。第N放大的模拟信号是最高增益放大的模拟信号并且具有最高增益。

第(n+1)放大的模拟信号具有比第n放大的模拟信号更高的增益。这对于在1≤n≤N-1之间的每个数n是有效的。

转换时段可以具有预定的持续时间。

ADC可以包括输出级，该输出级被配置为输出计数器值，该计数器值基于在转换时段期间哪个放大的模拟信号的比较输出控制计数器级而已被缩放。

ADC的输出级可以被配置为输出计数器值和对哪个放大的模拟信号的比较输出在转换时段期间控制计数器级的指示。

ADC可以被配置为在第一转换时段期间转换第一模拟信号，并且在第二转换时段期间转换第二模拟信号，其中，模拟信号中的一个信号表示在像素阵列中的像素的曝光之后的信号电平，并且模拟信号中的其他信号表示像素阵列的像素的复位电平。

像素阵列可以由一个像素或1倍K个像素或L倍K个像素组成。

ADC可以被配置为：选择放大的模拟信号中的一个的比较输出来在第一转换时段期间控制计数器级；并且随后，使用同一比较输出来在第二转换时段期间控制计数器级。

ADC可以被配置为：选择放大的模拟信号中的一个的比较输出来在第一转换时段期间控制计数器级；并且选择放大的模拟信号中的不同的一个的比较输出来在第二转换时段期间控制计数器级。

ADC可以被配置为：在第一转换时段期间转换表示像素的曝光之后的信号电平的第一模拟信号；并且随后，在第二转换时段期间转换表示像素的复位电平的第二模拟信号。

可替选地，ADC可以被配置为：在第一转换时段期间转换表示像素的复位电平的第一模拟信号；并且随后，在第二转换时段期间转换表示像素的曝光之后的信号电平的第二模拟信号。

例如，第一转换时段可以在第二转换时段之前。

ADC可以被配置为使用比较器级的输出来确定在转换时段期间何时已经达到移交点。

ADC可以包括被连接在放大级与比较级之间的模拟信号存储级，该模拟信号存储级被配置为存储一组放大的模拟信号。模拟信号存储级可以被实现为对级采样并保持。模拟信号存储级可以被连接在放大级与比较级之间。

比较级可以包括N个比较器，每个比较器具有与N个放大的信号输出中的一个相连接的第一比较器输入、与斜坡信号输入和比较输出相连接的第二输入。

对于N>2的情况，使用最少两个比较器可以是可能的。比较器中的一个可以与最高增益放大的信号相连接。其他比较器可以与放大的信号中的一个选择性地相连接。

另一方面提供了模数转换装置，其包括：

多个模数转换器；

斜坡信号生成器，其被配置为生成斜坡信号；以及

时钟信号生成器，其被配置为生成至少一个时钟信号。

另一方面提供了包括像素阵列和模拟转换装置的图像传感器。

另一方面提供了用于成像设备的模数转换的方法，其包括：

从成像设备的像素阵列接收模拟信号；

接收斜坡信号；

接收至少一个时钟信号；

生成一组N个放大的模拟信号，其中，N是≥2的整数，该组N个放大的模拟信号具有不同的增益；

在转换时段期间将放大的模拟信号与斜坡信号相比较；以及

在转换时段期间基于所述比较输出和指示何时达到至少一个移交点的选择输入来控制计数器级。移交点指示放大的模拟信号中的不同的一个与斜坡信号的比较可以被用于控制计数器级的点。

控制级可以被配置为在转换时段期间改变比较输出中的哪一个来控制计数器级。

ADC的输出级可以被配置为输出表示第一模拟信号与第二模拟信号之间的差的数字值。

比较器级可以在转换时段期间将斜坡信号与放大的模拟信号相比较以提供比较输出。

比较级可以包括至少两个比较器。有利地，通过使用至少两个比较器，可以需要用于计数器内容的存储的仅一个步骤和仅一个寄存器。可以保持高的转换速度。由于计数器是斜坡ADC中的主要的功率消耗块，所以ADC的功率消耗可以被降低。

比较器中的每个接收同一斜坡信号。至少两个比较器可以被实现为相同的。

至少两个比较器中的一个可以接收最低增益放大的模拟信号，即第一放大的模拟信号。所述比较器可以被称为最低增益比较器。

在实施例中，ADC包括两个比较器，并且使用两个放大的模拟信号。最高增益放大的模拟信号被提供给最高增益比较器，并且最低增益放大的模拟信号被提供给最低增益比较器。由于N＝2，这种情况可以以下面的方式来描述：低增益放大的模拟信号被提供给低增益比较器，而高增益放大的模拟信号被提供给高增益比较器。低增益放大的模拟信号是第一放大的模拟信号。高增益放大的模拟信号是第二放大的模拟信号。因此，将每个比较器与其自身的放大的模拟信号永久性相连接。比较器的数目和放大的模拟信号的数目恰好为两个。有利地，避免了对放大的模拟信号的切换和因此引起的对放大的模拟信号的干扰。ADC在放大器和与该放大器的输出相连接的比较器之间可以没有开关。有利地，如果由像素提供的模拟信号具有低电平，则最高增益放大的模拟信号被用于控制计数器级。提供用于将最高增益放大的模拟信号与斜坡信号进行比较的比较器提高了精度。

在实施例中，ADC包括N个比较器，并且使用N个放大的模拟信号。每个比较器与其自身的放大的模拟信号永久性地相连接。有利地，避免了从一个放大的模拟信号到另一个的切换。比较器的数目和放大的模拟信号的数目恰好为N，而N≥2。

在实施例中，ADC包括M个比较器，并且使用N个放大的模拟信号，其中，N>M≥2。

在实施例中，ADC可以包括恰好两个比较器，并且使用恰好N个放大的模拟信号，而N>2(因此，M＝2)。因此，放大的模拟信号的数目高于比较器的数目。比较器中的一个与最低增益放大的模拟信号相连接。另一个比较器与放大的模拟信号中的一个选择性地相连接，以控制计数器级。可选地，另一个比较器与除最低增益放大的模拟信号以外的放大的模拟信号中的一个选择性地相连接。

控制级使用最高增益放大的模拟信号的比较输出来从转换时段的起始直到第一移交点控制计数器级。

控制级在转换时段期间确定最低增益放大的模拟信号的最低增益比较输出是否在第一移交点之前已经改变状态。

如果最低增益比较输出在第一移交点之前尚未改变状态，则控制级使用较低增益放大的模拟信号的比较输出来在第一移交点之后控制计数器级。较低增益放大的模拟信号具有比最高增益放大的模拟信号低的增益-例如下一较低的增益。

如果最低增益比较输出在第一移交点之前已经改变状态，则控制级在第一移交点之后使用同一比较输出来继续控制计数器级。因此，最高增益放大的模拟信号被用于在第一移交点之后控制计数器级。

在N＝3的情况下，控制级确定最低增益放大的模拟信号的最低增益比较输出在第一移交点之后并在第二移交点之前是否改变状态。

如果最低增益比较输出在第一移交点之后并在第二移交点之前尚未改变状态，则控制级使用另一较低增益放大的模拟信号的比较输出来在第二移交点之后控制计数器级。

如果最低增益比较输出在第一移交点之后并在第二移交点之前已经改变状态，则控制级使用该较低的比较输出来在第二移交点之后控制计数器级。

因此，较低增益放大的模拟信号在两个放大的模拟信号(N＝2)的情况下是低增益放大的模拟信号，并且在三个放大的模拟信号(N＝3)的情况下是中等增益放大的模拟信号。

计数器级可以包括多个计数器，其被分成第一计数器子组和第二计数器子组，并且控制级可以被配置为启用第一计数器子组或第二计数器子组。

第一计数器子组可以被配置为在向上方向上计数，并且第二计数器子组可以被配置为在向下方向上计数。

多个计数器可以被配置为使用在相位上偏移的时钟信号。

可以使用诸如互补金属氧化物半导体(CMOS)技术来制造像素阵列和/或模数转换装置。

像素阵列可以是一维像素阵列(线性传感器)或二维像素阵列(面积阵列)或单个像素。

在实施例中，用于成像设备的模数转换器包括：模拟信号输入，用于从成像设备的像素阵列接收模拟信号；放大级，被配置为生成一组N个放大的模拟信号，其中，N为≥2的整数，该组N个信号具有不同的增益；斜坡信号输入，用于接收斜坡信号；时钟输入，用于接收至少一个时钟信号；比较级，其与放大的模拟信号和斜坡信号输入相连接，该比较级被配置为在转换时段期间将放大的模拟信号与斜坡信号相比较以提供比较输出；计数器级；以及控制级，其被配置为在转换时段期间基于比较输出和指示何时达到至少一个移交点的选择输入来控制计数器级。

移交点指示放大的模拟信号中的不同的一个与斜坡信号的比较可以被用于控制计数器级的点。

移交点指示以下点，在该点处，当前放大的模拟信号与斜坡信号的比较输出或者放大的模拟信号中的不同的一个与斜坡信号的比较输出被选择性地使用而在所述移交点之后控制计数器级。

选择取决于条件的实现。选择取决于最低增益放大的模拟信号的比较输出在已经达到与第n个放大的模拟信号的比较输出相关联的移交点之前是否已经改变状态，其中，n是处于范围1…N-1内的整数。

在实施例中，在完整的转换时段期间，将斜坡信号与最低增益放大的模拟信号相比较，以执行对控制计数器级的放大的模拟信号的选择。

从转换时段的起始直到第一移交点，将斜坡信号与最高增益放大的模拟信号相比较以控制计数器级。

该组N个放大的模拟信号包括：最高增益放大的模拟信号和最低增益放大的模拟信号。该组N个放大的模拟信号还可以包括：较低增益放大的模拟信号。在N＝2的情况下，较低增益放大的模拟信号可以是最低增益放大的模拟信号。

对于本领域技术人员来说将显而易见的是，有利的特征视情况可以被组合并且可以与本发明的方面中的任一方面相组合。

附图说明

参照下面的附图，将通过示例的方式描述本发明的方面的实施例，其中：

图1示出了斜坡ADC的列单元；

图2示出了减小量化误差的一些可能的方式；

图3示出了用于图像传感器ADC的光子转移曲线(PTC)方法；

图4示出了图3的PTC方法的性能；

图5示出了图像传感器和列ADC单元；

图6示出了用于在图5的图像传感器中使用的ADC单元；

图7示出了用于在图6的ADC单元中使用的示例逻辑单元；

图8示出了图6和图7的ADC的操作；

图9A和图9B示出了用于转换两个模拟信号的ADC单元；

图10示出了在两个转换时段期间的图9A和图9B的ADC的操作；

图11示出了具有多个计数器的ADC单元；

图12示出了图11的ADC的操作；

图13示出了具有N个增益级的ADC单元；

图14示出了图13的ADC的操作。

具体实施方式

下面仅通过示例的方式来描述本专利申请的实施例。该描述阐述示例的功能和用于构建并操作示例的步骤顺序。然而，可以由不同的示例来实现相同或等价的功能和顺序。

贯穿此说明书，应该注意的是，术语“行”和“列”可以被互换。而且，术语“行”并不意指阵列的特定取向。

图5示出了具有斜坡ADC的图像传感器5。图像传感器5包括像素阵列10，像素阵列10包括多个像素11。如图5中所示，像素11可以以像素的行和列的矩形阵列来布置。可替选地，像素可以以任何其他合适的图案来布置。

模数转换装置100被提供用于像素阵列10的输出的模数转换。模数转换器110(缩写的ADC)被提供用于像素阵列10的每列。一组ADC 110可以彼此并行地操作，从而提高可以从像素阵列10读取数据并将其转换为数字值的速度。为了便于解释，将鉴于共享ADC的像素的列来描述实施例。如上所述，ADC 110可以被提供用于像素的任何其他的群组，诸如像素的行或像素的对角线群组。另一可能的配置是每像素列节距使用两个或更多个ADC。这允许并行地读取像素阵列的两个行。另一可能性是每两个或更多个列使用一个ADC。

尽管从像素11仅读取一个模拟值是可能的，但是更通常的是使用称为相关双采样(Correlated Double Sampling，CDS)的技术从像素11读取两个模拟信号。该两个模拟信号是复位电压Vres和信号电压Vsig。复位电压Vres是在像素11自身复位之后的像素11的电压。这也可以被描述为像素11的噪声电平。信号电压Vsig是在曝光时段期间暴露于光之后的像素11的电压。此公开指的是从像素阵列10读取的信号电压。从像素阵列10读取信号电流也是可能的。术语“模拟信号”旨在包括电压和电流。

ADC 110中的每个从像素阵列10接收两个模拟信号。有用的量是信号电压Vsig与复位电压Vres之间的差(Vsig-Vres)。ADC 110中的每个可以将两个模拟信号Vres与Vsig之间的差转换为数字值。行选择电路105控制像素阵列10的像素11的哪行被读取。例如，可以基于旋转一次选择一行。当行被选中时，可以从选中行的每个像素11读取复位电平和信号电平，并且将其输出在列输出总线上。从像素11读取的值可以被存储在列输出级107(诸如采样并保持级)中。

斜坡生成器102生成斜坡信号Vramp，其被分配给ADC 110。

时钟生成器104生成至少一个时钟信号ADC_CLK，其被分配给ADC 110。使用彼此在相位上偏移的多个时钟信号是可能的。每个ADC 110使用斜坡信号Vramp和(一个或多个)时钟信号ADC_CLK来执行模数转换。

在示例的任一个中，以美国8,040,269中所描述的方式更为局部地(morelocally)向每个ADC 110提供时钟生成器104和/或斜坡生成器102是可能的。例如，可以存在每模数转换器110的时钟生成器104和/或斜坡生成器102，或每ADC的整组100的子组的时钟生成器104和/或斜坡生成器102。

图6示出了模数转换器110的示例，其可以被用于执行像素阵列10的列输出上的信号的模数转换。ADC 110包括用于接收斜坡信号Vramp的斜坡信号输入121。ADC 110包括用于从像素阵列10接收至少一个模拟信号ADC_IN的模拟信号输入122。ADC 110可以在输入122上顺序地接收模拟信号(即信号电压Vsig)和另外的模拟信号(即复位电压Vres)。

ADC 110包括放大级160。在此示例中，放大级160包括两个放大器161、162。放大级160与模拟信号输入122相连接。放大级160被配置为生成一组N个放大的模拟信号，其中，N是≥2的整数。该组N个放大的模拟信号具有不同的增益。例如，第一放大的模拟信号SigG1具有第一增益G1并且第二放大的模拟信号SigG2具有第二增益G2，其中，G1≠G2。第一增益G1可以低于第二增益G2。增益信号被信号增益比率关联。为了简化解释，认为SigG2信号具有比SigG1信号高八倍(8x)的增益。SigG2信号提供具有比SigG1信号低8x(参考输入)量值的量化步长。

ADC 110包括比较级120。在此示例中，该比较级包括两个比较器124、125。比较级120具有与放大级160相连接的输入121。比较级120从放大级160接收一组N个放大的模拟信号。

可选地，采样并保持(S&H)级170可以被连接在放大级160与比较级120之间。S&H级170可以存储由放大级160输出的一组放大的模拟信号。

ADC 110还可以包括逻辑单元130和计数器级140。斜坡信号输入121与比较器124、125中的每个中的相应的第一输入相连接。放大的模拟信号中的第一个(SigG1)与第一比较器124(也可以被称为低增益比较器)的第二输入相连接。第一放大的模拟信号可以被命名为低增益信号。放大的模拟信号中的第二个(SigG2)与第二比较器125(可以被命名为高增益比较器)的第二输入相连接。在N＝2的情况下，第二放大的模拟信号SigG2可以被命名为高增益信号。ADC可以被扩展至更大数目的放大的模拟信号和比较器，如稍后将描述的那样。比较器124、125中的每个的输出与逻辑单元130相连接。逻辑单元130的输出133与计数器级140相连接。时钟信号ADC_CLK被施加至计数器级140的时钟输入143。计数器级140包括至少一个计数器141。简单起见，将描述单个计数器示例。

在操作时，在转换时段期间选择性地启用计数器141。由从逻辑单元130接收到的信号来启用计数器级140。逻辑单元130确定比较输出131、132中的哪个应该来控制计数器级140。在计数器141被启用的时段期间由计数器141累加的计数器值(即数字数)作为表示在输入122处施加的模拟信号ADC_IN。输出127输出数字计数器值。输出126指示比较输出131、132中的哪个被用于控制计数器级140。

ADC 110的最大输入电压被称为VSAT(图8)。弱光极限(low-light limit)被定义为可以使用第一放大的模拟信号SigG1信号来转换的最大信号。在此示例中，弱光极限为VSAT/8。

再次参照图6，逻辑单元130在输入134处接收信号SEL。SEL是数字信号。SEL信号的状态的变化表示斜坡信号Vramp跨越弱光极限的点。这将被称为移交点(handover point)。移交点指示不同的比较输出131、132(例如比较器124、125中的不同的一个)可以被用于控制计数器级140的点。

移交点是预定的。在转换时段的起始与移交点之间的持续时间是预定的。所述持续时间由预定数量的时钟周期组成。斜坡信号Vramp在转换时段的起始时开始。

SEL信号在移交点处执行从一个逻辑电平切换到另一逻辑电平。切换可以发生从“0”到“1”或者从“1”到“0”。在图8中示出的示例中，SEL信号具有从t＝0直到t＝32个时钟周期处的移交点的逻辑电平“1”。SEL信号可以在转换时段的起始之后阈值时钟周期数被达到时改变状态。在图8的示例中，SEL信号在转换时段的32个时钟周期(256/8)之后改变状态(从逻辑“1”到“0”)。可以由在ADC 110外部的SEL生成器单元109单元来提供SEL信号，ADC110将该SEL信号以类似于斜坡信号Vramp和时钟信号ADC_CLK的方式分配给多个ADC 110。在输入处134处接收SEL信号。在图6中以虚线形式示出了提供SEL信号的可替选方式。可以由ADC 110内部地生成SEL信号。计数器级140的输出与逻辑单元138相连接。逻辑单元138将计数器值与阈值计数器值(例如32)相比较。逻辑单元138将SEL信号输出至逻辑单元130。SEL信号在计数器值达到移交点的阈值时变换(toggle)。

逻辑单元130的功能是在转换时段期间决定哪个比较输出(131或132)控制比较器级140。逻辑单元130的功能是：

–对于在0<模拟信号ADC_IN<弱光极限范围内的模拟信号来说，与高增益信号SigG2相连接的第二比较器125来控制计数器级140；

–对于在弱光极限<模拟信号ADC_IN<VSAT范围内的模拟信号来说，与低增益信号SigG1相连接的第一比较器124来控制计数器级140。

移交点是以下时间点，在该时间点处做出决定将对计数器级140的控制从比较输出中的一个移交至不同的比较输出。是否移交控制的决定是基于比较器中的至少一个的输出。是否移交控制的决定可以基于接收最低增益放大的模拟信号SigG1的第一比较器124的输出。第一比较器124可以被称为最低增益比较器，或者在N＝2的情况下被称为低增益比较器。

图8示出了要被转换的像素信号的两个示例：暗像素信号(Sig1)和亮像素信号(Sig2)。

第一，认为弱光信号Sig1被施加至两个放大器161、162。第一放大器161的放大输出是Sig1G1。由于G1＝1，所以第一放大器161的输出仅仅是Sig1。第二放大器162的放大输出是Sig1G2。由于G2＝8，所以第二放大器162的输出是八倍(8x)SigG1。低增益比较器124在当斜坡信号Vramp跨越低增益信号SigG1时的时间TogS1G1处变换。变换意味着比较器改变比较器的输出信号的逻辑值。由于这种变换在移交点之前已经发生，所以该逻辑确定模拟信号ADC_IN是低于弱光极限的，并且高增益信号Sig1G2落入范围VSAT内。因此，该逻辑确定高增益信号Sig1G2与斜坡信号Vramp的比较应该被用于控制计数器级140。第二比较器125的比较输出132在当斜坡信号Vramp跨越高增益信号Sig1G2时的时间TogS1G2处变换。这使计数器级140停止。这提供了比用低增益信号Sig1G1可能的AD转换量化更精细的AD转换量化。由于高增益信号Sig1G2是8x放大的，所以其量化误差也被减小8x。因此，8位ADC提供了11位ADC的等价量化步长。

第二，认为亮像素信号Sig2被施加至两个放大器161、162。第一放大器161的放大输出是低增益信号Sig2G1。由于G1＝1，所以该输出仅仅是Sig1。第二放大器162的放大输出是Sig2G2。低增益比较器124在t＝32个时钟周期处的移交点之前并不变换。该逻辑确定模拟信号ADC_IN高于弱光极限，并且仅低增益信号Sig2G1落入VSAT ADC范围内(即高增益信号Sig2G2超过VSAT ADC)。因此，该逻辑确定低增益信号Sig2G1与斜坡信号Vramp的比较应该被用于控制计数器级140。第一比较器124的低增益比较输出131在当斜坡信号Vramp跨越低增益信号Sig2G1时的时间TogS2G1处变换。这使计数器级140停止。亮-像素信号Sig2在被8位转换器x1放大之后已被转换，具有8位转换器的量化噪声。这是可接受的，因为Sig2是具有高于8位ADC的量化噪声的光子散粒噪声的强光信号。

ADC 110包括可以被实施为逻辑单元130的控制级。控制级可以包括逻辑单元130和逻辑单元138。

逻辑单元130例如可以在移交点处做出是否将对计数器级140的控制从低增益比较器124移交至高增益比较器125的决定。

逻辑单元130使用最高增益放大的模拟信号(在N＝2的情况下可以被命名为高增益信号SigG2)的比较输出132来从转换时段的起始直到第一移交点而控制计数器级140。在N＝2的情况下，仅一个移交点被使用。

逻辑单元130可以在移交点处做出是否将对计数器级140的控制从高增益比较器125移交至低增益比较器124的决定。

低增益比较器124被有条件地连接至计数器级140，并且保持被连接直到转换时段的结束为止，如果下面条件中的两者均适用的话：

(i)斜坡信号Vramp已经达到弱光极限(即已经达到移交点)；

(ii)在斜坡信号Vramp达到该弱光极限之前低增益比较器124尚未变换。

如果低增益比较器124在其达到弱光极限之前已经变换，则意味着该信号落入幅度范围：

0<模拟信号ADC_IN<弱光极限中

并且因此，高增益比较器125在没有使ADC 110饱和的情况下可以被使用。

图7示出了实施上述功能的逻辑单元130的示例。逻辑单元130包括或门(OR gate)135、与门(AND gate)136和存储元件(例如门控锁存器)137。

在转换时段的结束时，计数器级140存储累加的计数器值，其表示以下两者中任一个：

(i)在低增益比较器124禁用计数器级140之前的时钟周期数；或者

(ii)在高增益比较器125禁用计数器级140之前的时钟周期数。

因此，取决于哪个比较器控制了计数器级140，计数器值可能需要缩放至适当的最终值。在示出的示例中，高增益信号SigG2比低增益信号SigG1大八倍(8x)。因此，在低增益比较器124控制了计数器级140时所累加的计数器值需要缩放(乘以)增益信号比率。在此示例中，增益信号比率是8。在数字域中，通过在寄存器中将二进制值左移3个时隙(slot)而易于实现乘以因数8的乘法。如果高增益比较器125输出被用于控制计数器级140，则存储器元件137提供输出(Q)＝逻辑“1”。这允许ADC知晓计数器级140是否已经被低增益比较器124或被高增益比较器125停止。逻辑单元130的输出126指示出哪个比较器(124或125)被用于控制计数器级140。可以将输出126作为附加位与计数值一起存储。可替选地，输出126可以被用于修改计数值。

将要理解的是，逻辑单元130可以以其他方式来实施以实现类似功能。例如，不同种类的锁存器和/或门可以被使用。在其他逻辑单元实施方式中，将要理解的是，逻辑“0”可以指示高增益比较器125被用于控制计数器，而不是上述的逻辑“1”。

上述的ADC 110可以被用于对单个模拟信号ADC_IN进行转换。相关双采样(CDS)是确定像素11的复位电平Vres和像素11的信号电平Vsig的技术。从信号电平Vsig中减去复位电平Vres以删除复位噪声并且减小像素的固定模式噪声(fixed pattern noise)。因此，对于ADC 110来说确定两个模拟信号Vres与Vsig之间的差是期望的。

图9A和图9B示出了相关双采样信号被施加在ADC 110输入处的ADC 110的示例。图9A和图9B示出了ADC并且图10示出了ADC的操作。

从像素11读取的复位电平Vres和信号电平Vsig可以被存储在采样并保持(S&H)级170中。复位电平Vres可以被实现为复位电压。信号电平Vsig可以具有信号电压的形式。S&H级170可以形成列的列输出级107的部分，如图9A中所示。在此选项中，提供了采样并保持(S&H)电容器Cr、Cs。电容器Cs存储曝光信号Vsig，并且电容器Cr存储复位信号Vres。电容器Cs在Vsig转换时段期间与模拟信号输入122相连接。电容器Cr在Vres转换时段期间与模拟信号输入122相连接。

图9B示出了可替选的配置。S&H级170位于放大级160与比较级120之间。每个放大器输出可选择性地连接至电容器对Cs、Cr。电容器Cs存储放大的曝光信号，并且电容器Cr存储放大的复位信号。电容器Cs在Vsig转换时段期间与比较级120的相应的输入相连接。电容器Cr在Vres转换时段期间与比较级120的相应的输入相连接。这种配置可以减小S&H级的热噪声。

存储级150(诸如静态随机存取存储器，SRAM)与计数器级140和逻辑单元130相连接。计数器级140将累加的计数器值输出至存储级150。逻辑单元130将在转换期间使用了哪个比较器的指示输出至存储级150。可以从存储级150读取数字值。

参照图10，存在Vsig转换时段201和Vres转换时段202。在Vsig转换时段201期间，Vsig模拟信号被转换为数字计数器值。在Vres转换时段202期间，Vres模拟信号被转换为数字计数器值。在此示例中，Vsig转换时段201发生在Vres转换时段202之前。

存在若干可能的操作方法。

在第一方法中，ADC 110选择哪个增益信号比较器在Vsig转换时段201期间控制计数器并且该同一增益信号比较器(高增益或低增益)被用于在Vres转换时段202期间控制计数器。使用同一增益信号比较器并因此使用同一增益放大器具有减少或避免由于不同放大器之中的增益变化所引起的问题的优点。

在第二方法中，ADC 110选择哪一个增益信号比较器在Vsig转换时段201期间控制计数器并且高增益信号比较器125在Vres转换时段202期间控制计数器。这具有在Vres转换时段202期间的较低的量化和热噪声的优点。

在其中使用不同的增益信号比较器来在Vsig转换时段201和Vres转换时段202期间控制计数器的情况下，在与使用低增益比较器124获取的计数器值组合之前将增益信号转换因数施加至使用高增益比较器125获取的计数器值。

在另一示例中，Vres转换时段202发生在Vsig转换时段201之前。这种顺序的优点是针对Vres转换所选择的增益可以与转换Vsig所需的增益不同。这要求可以在数字减法(Vsig－Vres)之前的增益比率校准在列处执行。

回到图9A和图9B，存在其中可以操作ADC 110的若干可能的方式。

在第一方法中，累加的计数器值被存储在存储级150中。在存储级150处接收增益信号指示符。在两个增益信号的情况下，增益信号指示符可以是1位值。如果增益信号指示符指示出低增益比较器124被用于转换，则计数器值被移位(乘以)放大器增益比率转换因数。在上述的示例中，计数器值是8位数。增益信号比率转换因数是8(＝3位数)。累加的计数器值被左移3位以形成11位数。

在第二方法中，累加的计数器值被存储在存储级150中。增益信号指示符被接收并存储在存储150处。从存储级150读取未移位的计数器值(8位)和增益信号指示符(1位)。

图10示出了用于强光信号Sig1'和弱光信号Sig2'的两个样例。在这些示例中，同一增益比较器被用于在转换时段201和转换时段202期间控制计数器。对于强光信号Sig1'来说，低增益比较器124(Sig1G1)被选择在Vsig转换时段201期间控制计数器，这是因为Sig1'高于弱光极限。计数值＝10被累加。同一低增益比较器124被用于在Vres转换时段202期间控制计数器。计数值＝1被累加。差(计数信号－计数复位)＝10－1＝9。对于弱光信号Sig2'来说，高增益比较器125(Sig2'G2)被选择在Vsig转换时段201期间控制计数器，这是因为Sig2'低于弱光极限。计数值＝19被累加。同一高增益比较器125被用于在Vres转换时段202期间控制计数器。计数值＝1被累加。差(计数信号－计数复位)＝19－1＝18。可以将缩放因数施加至使用低增益比较器124而转换的数。在此示例中，8的缩放因数给出最终值：

Sig1'＝9 x 8＝72。

至少一个示例的优点是通过修改SEL信号可以容易地增大或减小弱光极限。如果增益信号比率未被很好地定义(例如未校准)，可能在接近于弱光极限的信号电平处观察到数字代码不连续，生成固定模式噪声(FPN)。在逐帧、逐行、逐列或任何期望的基础上以随机方式(向上或向下)移位弱光极限以使误差随机化是可能的。对于一些应用来说，FPN的这种随机化是足够用的，从而避免需要校准增益信号比率。这降低了系统的复杂性。

上述的示例使用具有单个计数器141的计数器级140。在其他示例中，使用具有多个计数器的计数器级140是可能的。在EP 2 757 776 A2中描述了具有一组计数器的ADC。可以将在该文档中描述的原理与此公开中描述的多个斜坡转换结合使用。

图11示出了具有计数器级140的ADC110，该计数器级140具有多个计数器141、142。此示例具有两个计数器：计数器141和另一计数器142。计数器141是可操作的以在向上方向上计数，并且另一计数器142是可操作的以在向下方向上计数。在使用时，一次启用计数器(计数器141、另一计数器142)中的一个。当计数器141被启用时，另一计数器142被禁用。同样地，当计数器142被启用时，计数器141被禁用。

时钟信号ADC_CLK被施加至计数器级140。两个计数器可以被配置为彼此以相反的时钟相位操作。计数器141在时钟信号ADC_CLK的上升沿上操作，并且另一计数器142在时钟信号ADC_CLK的下降沿上操作。提供在时钟信号ADC_CLK的上升沿上操作的一个计数器和在时钟信号ADC_CLK的下降沿上操作的另一计数器在功能上等价于具有在相位上偏移180度的两个时钟信号，并且可以由其来实施。另一计数器142的下降沿操作可以通过以下来实施：在对另一计数器142的输入处将时钟信号ADC_CLK反相(invert)以创建时钟信号ADC_CLK的第二反相版本。计数器142然后可以在时钟信号的反相版本的上升沿上操作。

计数器141、142中的每个在其被启用的时段期间累加上升沿(下降沿)的计数并输出等于此计数的数字值。计数器141、142的输出被施加至输出级。在此实施例中，输出级包括加法器151。加法器151的输出可以被选择性地输出至存储级150。可以将数据从存储级150选择性地输出至数据总线。

图12示出了用于两个信号(强光信号Sig1'和弱光信号Sig2')的图11的ADC 110的操作。在这些示例中，同一增益信号比较器被用于在转换时段201和转换时段202期间控制计数器。对于强光信号Sig1'来说，低增益比较器124(信号Sig1'G1)被选择在Vsig转换时段201期间控制计数器，这是因为Sig1'高于弱光极限。在Vsig转换时段201期间，计数器141被启用直到其中斜坡信号Vramp跨越模拟信号Sig1'G1的点。然后，计数器141被禁用并且另一计数器142被启用。在Vsig转换时段的终止时，另一计数器142被禁用。在Vres转换时段201期间，另一计数器142被初始启用直到其中斜坡信号Vramp跨越模拟复位信号Vres的点。然后，另一计数器142被禁用并且计数器141被启用。在Vres转换时段的终止时，计数器141被禁用。弱光信号Sig2'的转换是类似的。计数器141的累加的计数器值是：

Vsig–Vres+x。

另一计数器142的累加的计数器值是：

Vsig–Vres–y。

其中：

x是Vres转换时段202中的时钟周期数并且

y是Vsig转换时段201中的时钟周期数。

可以通过以偏移值来启动计数器而将值x和y从最终结果中减去。例如，通过以－x来启动计数器141，最终的计数器值是Vsig－Vres。如果使用该计数器内部地生成移交点，那么可以对该移交点做出适当的调整。

两个计数器的使用提供了在转换周期期间基本上恒定的电流消耗，而无关乎模拟信号值，这是因为计数器中的一个总在操作。如果计数器使用具有偏移相位的时钟信号，额外的转换精度是可能的。

计数器的数目可以被增加超过两个。更一般地，可以存在一组C个计数器，该组C个计数器被分成M个计数器的子组和K个计数器的子组，其中，C＝M+K。

上述的示例使用两个增益信号。增益信号可以被称为放大的模拟信号。将增益信号的数目扩展至N是可能的，其中，N为≥2的整数。

图13示出了具有N个增益信号的ADC 110。在此示例中，比较级120具有N个比较器124、125、125'。每个比较器具有与增益信号中的一个相连接的输入和与斜坡信号Vramp相连接的输入。根据图7中示出的逻辑来修改逻辑单元130。多个阈值定义在不同比较器之间的移交点。一般来说，对于N个增益信号，要求N-1个阈值(移交点)。因此，移交点的数目是N-1。每个阈值可以被定义为自转换时段的起始的时钟周期数目。时钟周期的所述数目或所述多个数目是预定的。

三个增益信号的示例可以具有诸如第一增益G1、第二增益G2和第三增益G3的增益，而增益值G1＝1、G2＝4、G3＝8并且增益比率：G2/G1＝4和G3/G2＝2。时钟周期的合适的阈值数目(假设时钟周期的总数目＝256)是：SEL1＝32和SEL2＝64。

图14示出了具有三个增益信号(N＝3)的ADC 110的操作。该三个增益信号SigG1、SigG2、SigG3具有上面定义的比率。存在(N-1)＝2限制和两个阈值/移交点。由于N个放大器161-163的不同增益，N个比较器124、125、125'可以被用于在输入信号ADC_IN的不同范围上控制计数器。最低增益放大器161及相关联的比较器是第一比较器124。这可以在输入信号ADC_IN处于范围：VSAT/4<ADC_IN<VSAT中时控制计数器。输入信号ADC_IN也可以被称为模拟信号。中等增益放大器162及相关联的比较器是第二比较器125。这可以在输入信号ADC_IN处于范围：VSAT/8<ADC_IN<VSAT/4中时控制计数器。最高增益放大器163及相关联的比较器是第三比较器125'。这可以在输入信号ADC_IN处于范围：0<ADC_IN<VSAT/8中时控制计数器。

从t＝0直到第一移交点1，只有是第N个比较器的第三比较器125'被连接至计数器。因此，最高增益放大的模拟信号SigG3的比较输出从转换时段的起始直到第一移交点控制计数器级140。

在第一移交点1处，检查第一比较器124(最低增益信号)。如果第一比较器1在第一移交点1之前已经变换，则其指示模拟信号ADC_IN处于范围：

0<ADC_IN<极限1(VSAT/8)中。

因此，第三比较器125'(最高增益信号)最适合于控制计数器级140，并且保持与计数器级140相连接。由于最低增益比较输出在第一移交点之前已经改变状态，所以在第一移交点之后计数器级140被同一比较输出(即被最高增益放大的模拟信号SigG3的比较输出)继续控制。第一比较器124和第二比较器125保持与计数器级140断开连接。

如果第一比较器124在第一移交点1之前尚未变换，则其指示模拟信号ADC_IN处于范围：

极限1(VSAT/8)<ADC_IN<VSAT中。

第二比较器125(中等增益)最适合于控制计数器级140，并且与计数器级140相连接。由于最低增益比较输出在第一移交点之前尚未改变状态，所以在第一移交点之后计数器级140被较低增益放大的模拟信号的比较输出控制。较低增益放大的模拟信号是第(N-1)放大的模拟信号。较低增益放大的模拟信号在N＝3情况下较低是中等增益信号(并且在N＝2的情况下是低增益信号)。

在第二移交点2处，再次检查第一比较器124(最低增益信号)。如果第一比较器124在第二移交点2之前已经变换并且在第一移交点1之前尚未变换，则其指示模拟信号ADC_IN处于范围：

极限1(VSAT/8)<ADC_IN<极限2(VSAT/4)中。

第二比较器125(中等增益)最适合于控制计数器级140，并且与计数器级140相连接，或者保持与计数器级140相连接。如果第一比较器124在第二移交点2之前尚未变换，则其指示模拟信号ADC_IN处于范围：

极限2(VSAT/4)<ADC_IN<VSAT中。

因此，第一比较器124(最低增益)最适合于控制计数器级140，并且与计数器级140相连接。

四个增益信号的示例可以具有第一增益G1、第二增益G2、第三增益G3和第四增益G4，其中增益比率：G2/G1＝2、G3/G2＝2、G4/G3＝2。时钟周期的合适的阈值数目(假设时钟周期的总数目＝256)为：SEL1＝32、SEL2＝64和SEL3＝128。这些比率可以适于应用或期望的性能。

比较级120可以具有N个比较器或N个比较输出。每个输出提供N个放大的模拟信号中的一个与斜坡信号Vramp的比较。

对于N＞2的情况(例如N＝3、N＝4…)，可以为比较级120提供较小数目的比较输出。例如，比较级120可以具有较小数目的比较器。可以使用最少两个比较输出/比较器。比较器中的一个可以与最低增益放大的模拟信号相连接。另一比较器可以与放大的模拟信号中的一个选择性地相连接，这取决于哪个放大的模拟信号应该在转换时段期间在那点处控制计数器级。

在上述示例中的任一个中，在增益信号比率中使用的增益值中的至少一个可以是非整数值。

在上述示例中的任一个中，在增益信号比率中使用的增益值中的一个可以是单位(1)。

可以由相应的信号SEL(类似于图8中示出的信号SEL)将每个阈值以信号发送至逻辑，其在时钟周期的阈值数目被达到时变换状态。代替一捆单独1位的SEL线，也可以输入一个多位数字信号SEL，其表示哪个阈值已经被越过。如果这种选项被使用，则要求额外的逻辑来对该多位SEL信号进行编码和解码。

这里所描述的方法的优点在于其仅要求单个ADC。

该方法的优点在于，由于不存在对在模数转换之前执行比较以确定最佳增益信号的要求，所以该方法允许较快的转换。该方法没有用于确定在转换时段中使用的增益的阶段或时段。

该方法的优点在于，可以诸如以随机的方式在每个转换之后改变数字信号SEL。这可以将在增益信号之间的切换点处的ADC的固定模式噪声随机化。如果未被随机化或校准，则ADC的固定模式噪声即使在其值低于暂态噪声(temporal noise)的值时对人眼来说也是可见的。

可以以任何合适的顺序或者在适当情况下同时地来执行本文所描述的方法的步骤。此外，在不脱离本文所描述的主题的精神和范围的情况下，可以将单独模块从方法中的任一方法中删除。上述示例中的任一个的方面可以与所描述其他示例的任一个的方面相组合，以形成另外的示例而不失去所寻求的效果。

将要理解的是，仅通过示例的方式给出实施例的以上描述，并且其可以由本领域技术人员做出各种修改。尽管上面已经以一定程度的特定性或参照一个或多个单独的实施例描述了各种实施例，但本领域技术人员可以在不脱离本发明的情况下对所公开的实施例做出多种变更。

Claims

1.一种用于成像设备的模数转换器，包括：

模拟信号输入，其用于从所述成像设备的像素阵列接收模拟信号；

放大级，其被配置为生成一组N个放大的模拟信号，其中，N是≥2的整数，一组N个信号具有不同的增益；

斜坡信号输入，其用于接收斜坡信号；

时钟输入，其用于接收至少一个时钟信号；

比较级，其与所述放大的模拟信号和所述斜坡信号输入相连接，所述比较级包括最少两个比较器，并且被配置为在转换时段期间将所述放大的模拟信号与所述斜坡信号相比较以提供比较输出；

计数器级；以及

控制级，其被配置为在所述转换时段期间基于所述比较输出和指示何时已经达到至少一个移交点的选择输入来控制所述计数器级，其中，所述移交点指示以下点，在该点处，所述放大的模拟信号中的不同的一个与所述斜坡信号的比较能够被用于控制所述计数器级，并且其中，所述控制级被配置为使用最高增益放大的模拟信号的比较输出来从所述转换时段的起始直到第一移交点而控制所述计数器级。

2.根据权利要求1所述的模数转换器，其中，所述控制级被配置为：

在所述转换时段期间确定最低增益放大的模拟信号的最低增益比较输出是否在所述第一移交点之前已经改变状态；并且

如果所述最低增益比较输出在所述第一移交点之前尚未改变状态，则使用较低增益放大的模拟信号的比较输出在所述第一移交点之后控制所述计数器级。

3.根据权利要求2所述的模数转换器，其中，所述控制级被配置为：

在所述转换时段期间，确定最低增益放大的模拟信号的最低增益比较输出是否在所述第一移交点之前已经改变状态；并且

如果所述最低增益比较输出在所述第一移交点之前已经改变状态，则使用同一比较输出在所述第一移交点之后继续控制所述计数器级。

4.根据权利要求1所述的模数转换器，还包括输出级，其被配置为输出计数器值，所述计数器值基于在所述转换时段期间哪个放大的模拟信号的比较输出控制所述计数器级而已被缩放。

5.根据权利要求1所述的模数转换器，还包括输出级，其被配置为在所述转换时段期间输出计数器值和对哪个放大的模拟信号的比较输出控制所述计数器级的指示。

6.根据权利要求1所述的模数转换器，其中，所述转换器被配置为在所述转换时段期间使用所述计数器级的输出来确定何时已经达到所述移交点。

7.根据权利要求1所述的模数转换器，还包括被连接在所述放大级与所述比较级之间的模拟信号存储级，所述模拟信号存储级被配置为存储一组放大的模拟信号。

8.根据权利要求1所述的模数转换器，其中，所述比较级包括N个比较器，其中每个比较器具有与所述N个放大的模拟信号输出中的一个相连接的第一比较器输入、与斜坡信号输入和比较输出相连接的第二输入。

9.根据权利要求1所述的模数转换器，其中，所述控制级被配置为：

10.一种模数转换装置，包括：

多个根据权利要求1所述的模数转换器；

斜坡信号生成器，其被配置为生成斜坡信号；以及

时钟信号生成器，其被配置为生成至少一个时钟信号。

11.一种图像传感器，其包括：

像素阵列；和

根据权利要求10所述的模数转换装置。

12.根据权利要求11所述的图像传感器，其中，所述转换器被配置为在第一转换时段期间转换第一模拟信号，并且在第二转换时段期间转换第二模拟信号，其中，所述模拟信号中的一个表示所述像素阵列的像素的曝光之后的信号电平，并且所述模拟信号中的另一个表示所述像素阵列的所述像素的复位电平。

13.根据权利要求12所述的图像传感器，其中，所述转换器被配置为：

选择所述放大的模拟信号中的一个的比较输出来在所述第一转换时段期间控制所述计数器级；并且随后，

使用同一比较输出来在所述第二转换时段期间控制所述计数器级。

14.根据权利要求12所述的图像传感器，其中，所述转换器被配置为：

选择所述放大的模拟信号中的一个的比较输出来在所述第一转换时段期间控制所述计数器级；以及

选择所述放大的模拟信号中的不同的一个的比较输出来在所述第二转换时段期间控制所述计数器级。

15.根据权利要求12所述的图像传感器，其中，所述转换器被配置为：

在所述第一转换时段期间，对表示所述像素的曝光之后的信号电平的所述第一模拟信号进行转换；并且随后

在所述第二转换时段期间，对表示所述像素的复位电平的所述第二模拟信号进行转换。

16.一种用于成像设备的模数转换的方法，包括：

从所述成像设备的像素阵列接收模拟信号；

接收斜坡信号；

接收至少一个时钟信号；

生成一组N个放大的模拟信号，其中，N是≥2的整数，所述一组N个放大的模拟信号具有不同的增益；

由包括最少两个比较器的比较器级在转换时段期间将所述放大的模拟信号与所述斜坡信号相比较；

在所述转换时段期间基于所述比较输出和指示何时已经达到至少一个移交点的选择输入来控制计数器级，其中，所述移交点指示以下点，在该点处，所述放大的模拟信号中的不同的一个与所述斜坡信号的比较能够被用于控制所述计数器级；以及

使用最高增益放大的模拟信号的比较输出来从所述转换时段的起始直到第一移交点而控制所述计数器级。