JP6096461B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6096461B2
JP6096461B2 JP2012224978A JP2012224978A JP6096461B2 JP 6096461 B2 JP6096461 B2 JP 6096461B2 JP 2012224978 A JP2012224978 A JP 2012224978A JP 2012224978 A JP2012224978 A JP 2012224978A JP 6096461 B2 JP6096461 B2 JP 6096461B2
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
oxide
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012224978A
Other languages
English (en)
Other versions
JP2013102145A5 (ja
JP2013102145A (ja
Inventor
岡崎　健一
健一 岡崎
宮本　敏行
敏行 宮本
貴士 羽持
貴士 羽持
野村　昌史
昌史 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012224978A priority Critical patent/JP6096461B2/ja
Publication of JP2013102145A publication Critical patent/JP2013102145A/ja
Publication of JP2013102145A5 publication Critical patent/JP2013102145A5/ja
Application granted granted Critical
Publication of JP6096461B2 publication Critical patent/JP6096461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置に関する。
近年、酸化物半導体をチャネル形成領域に用いたトランジスタが注目されている。酸化物半導体をチャネル形成領域に用いたトランジスタは、非晶質シリコンを用いたトランジスタ（たとえば、特許文献１）と比較して、電界効果移動度を高くできる、オフ電流を低くできる等の多くの利点がある。特許文献２にはこのような酸化物半導体の性質を利用したトランジスタが開示されている。
特開２００１−１５７６４号公報 特開２０１１−９７１９号公報
しかしながら、特許文献２に開示されているように、酸化物半導体を用いたトランジスタでは、酸化物半導体膜への水素原子の混入が特性に悪影響を与えることが知られている。酸化物半導体を用いたトランジスタに対する水素原子の悪影響は、非晶質シリコンを用いたトランジスタに対して水素原子が好影響を与えるのと対照的であり、かつ深刻である。
製造後のトランジスタを有する半導体装置に混入しうる、水素原子を有する物質としては、第一に大気中に大量に存在する水が挙げられる。そのため酸化物半導体を用いた半導体装置への、水の混入を低減することが要求されている。
そこで本発明の一態様は、酸化物半導体を用いた半導体装置に混入する、水素原子を有する物質、特に水を低減することを目的の一とする。
水の混入を防ぐ方法の一つに、トランジスタの周囲に保護膜（バリア膜、パッシベーション膜等ともいう）を設けた半導体装置とする方法がある。保護膜の材料としては、酸化アルミニウム膜、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などが挙げられる。
しかし酸化アルミニウム膜は、固定電荷が多い、誘電率が高いため寄生容量が生じやすいなどの性質のため、トランジスタの特性に問題が生じる懸念がある。また半導体装置の製造過程においては、酸化アルミニウム膜はスパッタリング法により形成されるため、ＣＶＤ法で形成可能な膜と比較して生産性が低いという短所があった。
窒化シリコン膜および窒化酸化シリコン膜は、ＣＶＤ法で形成可能なため生産性が高い。しかし膜中に多量の水素原子を含む、固定電荷が多い、誘電率が高い、内部応力が大きい、などの性質を有している。特に膜中の水素原子は酸化物半導体を用いたトランジスタに悪影響を与えるため、酸化物半導体を用いたトランジスタの周囲に設ける膜としては好ましくない。
それに対して酸化窒化シリコン膜は、ＣＶＤ法で形成可能なため生産性が高く、さらに非晶質シリコンを用いた半導体装置に長らく用いられてきたため成膜方法が確立され、固定電荷が少ない膜を形成できるなどの長所がある。また、膜中の水素原子は窒化シリコン膜および窒化酸化シリコン膜と比較して少ない。しかし、従来の酸化窒化シリコン膜は、水の混入を防ぐ効果が低く、水を含む雰囲気下で膨潤してしまうという短所があった。
そこで鋭意研究を行った結果、高密度な酸化窒化シリコン膜は水を含む雰囲気下であっても水の混入を防ぐ効果が高く、膨潤が小さく、保護膜として好ましいことが明らかとなった。これは従来、保護膜は誘電率を低くするため多孔質な膜質がよいとされてきたことと対照的であった。
そこで本発明は、高密度な酸化窒化シリコン膜をトランジスタの保護膜として設け、酸化物半導体を用いた半導体装置への水の混入を防ぐことに着目した。
本発明の一態様は、ゲート電極と、ゲート電極上の酸化物半導体膜と、ゲート電極と酸化物半導体膜の間のゲート絶縁膜と、酸化物半導体膜と接するソース電極およびドレイン電極と、を有するトランジスタと、トランジスタ上の酸化シリコン膜と、酸化シリコン膜上の酸化窒化シリコン膜と、を有し、酸化窒化シリコン膜の密度が２．３２ｇ／ｃｍ３以上である、半導体装置である。
本発明の別の一態様は、ゲート電極と、ゲート電極上の酸化物半導体膜と、ゲート電極と酸化物半導体膜の間のゲート絶縁膜と、酸化物半導体膜と接するソース電極およびドレイン電極と、を有するトランジスタと、トランジスタ上の酸化シリコン膜と、酸化シリコン膜上の酸化窒化シリコン膜と、を有し、酸化窒化シリコン膜は、温度１３０℃、相対湿度１００％、１２時間の試験後の膨潤率が４体積％以下である、半導体装置である。
本発明の別の一態様は、酸化窒化シリコン膜と、酸化窒化シリコン膜上の酸化シリコン膜と、酸化シリコン膜上の酸化物半導体膜と、酸化物半導体膜上のゲート電極と、酸化物半導体膜とゲート電極の間のゲート絶縁膜と、酸化物半導体膜と接するソース電極およびドレイン電極と、を有するトランジスタと、を有し、酸化窒化シリコン膜の密度が２．３２ｇ／ｃｍ３以上である、半導体装置である。
本発明の別の一態様は、酸化窒化シリコン膜と、酸化窒化シリコン膜上の酸化シリコン膜と、酸化シリコン膜上の酸化物半導体膜と、酸化物半導体膜上のゲート電極と、酸化物半導体膜とゲート電極の間のゲート絶縁膜と、酸化物半導体膜と接するソース電極およびドレイン電極と、を有するトランジスタと、を有し、酸化窒化シリコン膜は、温度１３０℃、相対湿度１００％、試験時間１２時間のプレッシャークッカー試験後の膨潤率が４体積％以下である、半導体装置である。
また、酸化窒化シリコン膜は、フーリエ変換型赤外分光法によるスペクトルにおいて、ストレッチングモードのＳｉ−Ｏ−Ｓｉ結合のピークが１０５６ｃｍ−１以上に現れるものでもよい。
本発明の一態様により、酸化物半導体を用いた半導体装置に混入する、水素原子を有する物質、特に水を低減することが可能となる。
半導体装置の一形態を説明する上面図及び断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態の作製方法を説明する断面図。 半導体装置の一形態の作製方法を説明する断面図。 半導体装置の一形態を説明する上面図。 半導体装置の一形態を説明する断面図。 半導体装置の一形態を説明する断面図。 電子機器を説明する図。 シラン／亜酸化窒素流量比と密度の関係を説明する図。 密度と膨潤率の関係を説明する図。 酸化窒化シリコン膜の赤外吸収スペクトル、シラン／亜酸化窒素流量比とピーク波数、およびシラン／亜酸化窒素流量比と膨潤率の関係を説明する図。 酸化窒化シリコン膜の赤外吸収スペクトル、シラン／亜酸化窒素流量比とピーク波数、およびシラン／亜酸化窒素流量比と膨潤率の関係を説明する図。 実施例３で作製した半導体装置の模式図。 しきい値およびシフト値を説明する図。 電力と、シフト値およびしきい値の変動量の関係を説明する図。 シラン／亜酸化窒素流量比と、シフト値およびしきい値の変動量の関係を説明する図。 シラン／亜酸化窒素流量比と、シフト値およびしきい値の変動量の関係を説明する図。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、酸化窒化シリコン膜とは、その組成において、酸素と、窒素と、シリコンと、を成分として含有し、且つ、酸素の含有量が窒素の含有量よりも多い膜である。また、窒化酸化シリコン膜とは、その組成において、窒素と、酸素と、シリコンと、を成分として含有し、且つ、窒素の含有量が酸素の含有量よりも多い膜である。また、酸化シリコン膜とは、酸素と、シリコンと、を成分として含有した膜である。
例えば、酸化窒化シリコン膜は、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の範囲で含まれる膜である。また、窒化酸化シリコン膜は、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれる膜である。また、酸化シリコン膜は、酸素が５０原子％以上７０原子％以下、窒素が０原子％以上０．５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０原子％以上５原子％以下、Ａｒが０原子％以上５原子％以下の範囲で含まれる膜である。
但し、上記範囲は、ＲＢＳ（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ、ラザフォード後方散乱法）や、ＨＦＳ（Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ、水素前方散乱法）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の一例について、図１および図２を用いて説明する。
図１はトランジスタ２００を有する半導体装置の断面図である。トランジスタ２００は、絶縁表面を有する基板１００上のゲート電極１０２と、ゲート電極１０２上の酸化物半導体膜１０６と、ゲート電極１０２と酸化物半導体膜１０６の間のゲート絶縁膜１０４と、酸化物半導体膜１０６と接するソース電極またはドレイン電極１０８ａ、およびドレイン電極またはソース電極１０８ｂを有する。また、トランジスタ２００上には、保護膜が設けられている。より具体的には、酸化物半導体膜１０６に接して第１の保護膜１１０が設けられ、第１の保護膜１１０上に第２の保護膜１１２が設けられている。
ここで、積層された保護膜のうち、トランジスタ２００から見て外側である第２の保護膜１１２に、密度の高い酸化窒化シリコン膜を用いる。具体的には密度が２．３２ｇ／ｃｍ３以上、好ましくは２．３６ｇ／ｃｍ３以上の酸化窒化シリコン膜を用いる。
酸化窒化シリコン膜の密度を高めることで、水を含む雰囲気下であっても、水の混入を防ぐ効果が高く、膨潤が少ない膜とすることができる。具体的には、密度の高い酸化窒化シリコン膜を用いることで、加速試験の一種であるＰＣＴ（Ｐｒｅｓｓｕｒｅ Ｃｏｏｋｅｒ Ｔｅｓｔ、プレッシャークッカー試験）またはＨＡＳＴ（Ｈｉｇｈｌｙ Ａｃｃｅｌｅｒａｔｅｄ Ｓｔｒｅｓｓ Ｔｅｓｔ、高加速ストレス試験）を行ったとき、試験後の膨潤率が４体積％以下、好ましくは２体積％以下の膜とすることができる。
なお本明細書等において特に言及しない場合、ＰＣＴおよびＨＡＳＴは下記の条件で行うこととする。
ＰＣＴ：温度１３０℃、相対湿度１００％、試験時間１２時間
ＨＡＳＴ：温度１３０℃、相対湿度８５％、試験時間１２時間
また、酸化窒化シリコン膜の膨潤率は、ＰＣＴおよびＨＡＳＴ等の試験前と試験後に分光エリプソメータにより膜厚を測定し、下記の数式１を用いて求めた値とする。
膨潤率（体積％）＝（試験後膜厚−試験前膜厚）／（試験前膜厚）×１００ （数式１）
ただし膜厚の測定方法は分光エリプソメータに限定されず、ＸＲＲ（Ｘ線反射率法）、ＴＥＭ（透過型電子顕微鏡）等により測定してもよい。
高密度な酸化窒化シリコン膜を第２の保護膜１１２に用いることで、トランジスタ２００を有する半導体装置への水の混入を低減することができる。そのため、酸化物半導体膜１０６への水素原子の混入を低減し、トランジスタ２００の特性の変動を抑制することができる。
図１のトランジスタ２００を有する半導体装置は、積層された２層の保護膜（第１の保護膜１１０および第２の保護膜１１２）を有している。このように保護膜を積層して設ける場合、密度の高い酸化窒化シリコン膜をトランジスタから見て外側、すなわち第２の保護膜１１２に用いることで、半導体装置に水の混入を防ぐ効果を高めることができる。
また、積層された保護膜のうち酸化物半導体膜１０６と接する第１の保護膜１１０は、加熱により酸素を放出する絶縁膜であることが好ましい。酸化物半導体膜１０６と、熱が与えられることにより酸素を放出する絶縁膜とを接して設けることにより、後述する加熱処理の際に、絶縁膜から酸素を放出し酸化物半導体に拡散（又は供給）させることができる。これにより、酸化物半導体の酸素欠損密度を低減することができる。また絶縁膜と酸化物半導体の界面準位密度を低減することができる。この結果、トランジスタの動作などに起因して生じうる電荷などが、絶縁膜及び酸化物半導体の界面に捕獲されることを抑制することができる。これにより、例えばトランジスタ２００がｎチャネル型トランジスタのとき、しきい値電圧がマイナス方向へシフトすることを抑制することができる。
酸化物半導体を用いたトランジスタは、しきい値電圧の制御が難しくノーマリオン型になりやすい傾向がある。しかしながら、第１の保護膜１１０を酸化物半導体膜１０６に接して設けることで、酸素欠損密度を低減し、ノーマリオフ型のトランジスタとすることが容易となる。
熱が与えられることにより酸素を放出する絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む絶縁膜を用いることが好ましい。材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウム等を用いることができる。
本実施の形態では、第１の保護膜１１０に加熱により酸素放出可能な酸化シリコンを用いることとする。
このようにトランジスタ２００上に、第１の保護膜１１０および第２の保護膜１１２を積層して設けることで、電気的特性の安定した、ノーマリオフ型のトランジスタとすることが容易となる。
酸化物半導体膜１０６に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎおよびＺｎを含むことが好ましい。また、それらに加えて、酸素を強く結びつけるスタビライザーを有することが好ましい。スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）およびアルミニウム（Ａｌ）の少なくともいずれかを有すればよい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を有してもよい。
例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系の材料、一元系金属の酸化物であるＩｎ系酸化物、Ｓｎ系酸化物、Ｚｎ系酸化物などを用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、Ｉｎ、ＧａおよびＺｎを主成分として有する酸化物という意味であり、Ｉｎ、ＧａおよびＺｎの比率は問わない。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１またはＩｎ：Ｇａ：Ｚｎ＝２：２：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。または、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３またはＩｎ：Ｓｎ：Ｚｎ＝２：１：５の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
しかし、これらに限られず、必要とする電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする電気特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
酸化物半導体をチャネル形成領域に用いたトランジスタは、酸化物半導体を高純度化することにより、オフ電流（ここでは、オフ状態のとき、たとえばソース電位を基準としたときのゲート電位との電位差がしきい値電圧以下のときのドレイン電流とする）を十分に低くすることが可能である。例えば、加熱成膜により酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含ませないようにし、または成膜後の加熱により膜中から除去し、高純度化を図ることができる。高純度化されることにより、チャネル形成領域にＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタで、チャネル長が１０μｍ、半導体膜の膜厚が３０ｎｍ、ドレイン電圧が１Ｖ〜１０Ｖ程度の範囲である場合、オフ電流を、１×１０−１３Ａ以下とすることが可能である。またチャネル幅あたりのオフ電流（オフ電流をトランジスタのチャネル幅で除した値）を１×１０−２３Ａ／μｍ（１０ｙＡ／μｍ）から１×１０−２２Ａ／μｍ（１００ｙＡ／μｍ）程度とすることが可能である。
酸化物半導体は非単結晶であり、結晶性を有することが好ましい。非晶質でも多結晶でもよく、非晶質中に結晶性領域を含むなど、完全な非晶質でなくてもよい。
また酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とすることが好ましい。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全なアモルファスでもない。ＣＡＡＣ−ＯＳ膜は、結晶部およびアモルファス部を有する結晶−アモルファス混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれるアモルファス部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、且つａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部がアモルファス化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
本実施の形態では、酸化物半導体膜１０６としてＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比の酸化物半導体を用いることとする。
基板１００に用いるものとして、材質などに大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、窒化ガリウムなどの化合物半導体基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。また図２（Ａ）のように、これらの基板上に絶縁膜１０１が形成されたものを用いてもよい。
ゲート電極１０２、ソース電極またはドレイン電極１０８ａ、およびドレイン電極またはソース電極１０８ｂの材料としては、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料を用いることができる。またこれらの材料を２層以上積層して用いてもよい。たとえば図２（Ｂ）に示すように、導電膜１０８ａ１、導電膜１０８ａ２、および導電膜１０８ａ３を積層したソース電極またはドレイン電極１０８ａ、ならびに導電膜１０８ｂ１、導電膜１０８ｂ２、および導電膜１０８ｂ３を積層したドレイン電極またはソース電極１０８ｂとしてもよい。
ゲート絶縁膜１０４の材料としては、第１の保護膜１１０または第２の保護膜１１２と同様の材料を用いることができる。また、窒化シリコン膜、酸化アルミニウム膜などを用いてもよい。
さらにこれらの材料を２層以上積層して用いてもよい。たとえば図２（Ｃ）に示すように、絶縁膜１０４ａおよび絶縁膜１０４ｂを積層したゲート絶縁膜１０４としてもよい。積層して用いる場合は、酸化物半導体膜１０６と接する絶縁膜１０４ｂに、加熱により酸素を放出する絶縁膜、たとえば化学量論比を満たす酸素よりも多くの酸素を含む酸化シリコン膜を用いることが好ましい。また絶縁膜１０４ｂの下の絶縁膜１０４ａには、被覆性のよい膜、たとえば酸化窒化シリコン膜を用いることが好ましい。
また図２（Ｄ）に示すように、酸化物半導体膜１０６の一部に接して、チャネルストップ膜１１４ａを設けてもよい。チャネルストップ膜１１４ａを設けることで、作製工程における酸化物半導体膜１０６の汚染を低減し、トランジスタ２００の特性を向上させることができる。また、図２（Ｅ）に示すように、チャネルストップ膜１１４ａ、１１４ｂ、１１４ｃを設けてもよい。図２（Ｅ）の構成では酸化物半導体膜１０６の端部がチャネルストップ膜１１４ｂ、１１４ｃにより覆われているため、酸化物半導体膜１０６の汚染をさらに低減することができ、よりトランジスタ２００の特性を向上させることができる。チャネルストップ膜１１４ａ、１１４ｂ、１１４ｃの材料としては、ゲート絶縁膜１０４と同様の材料を用いることができる。
また、図１、図２（Ａ）乃至（Ｅ）のトランジスタ２００を有する半導体装置の構成の特徴を組み合わせて用いてもよい。
なお、図１、図２（Ａ）乃至（Ｅ）では逆スタガ型（ボトムゲート型ともいう）のトランジスタ２００上に第１の保護膜１１０および第２の保護膜１１２を有する半導体装置の構成について説明したが、これに限らない。半導体装置の構成要素の積層順を逆にしても同様の効果が得られる。たとえばスタガ型（トップゲート型）のトランジスタを有する半導体装置の場合は、トランジスタの下に第２の保護膜１１２および第１の保護膜１１０を有する構成とすることができる。
密度の高い酸化窒化シリコン膜をトランジスタから見て外側、すなわち第２の保護膜１１２に用いることで、半導体装置に水の混入を防ぐ効果を高めることができる。
また、酸化物半導体膜１０６に接する第１の保護膜１１０に、熱が与えられることにより酸素を放出する絶縁膜を適用することで、酸素欠損密度を低減し、ノーマリオフ型のトランジスタとすることが容易となる。
そのためスタガ型のトランジスタを有する半導体装置の場合は、トランジスタ２００の下に、第１の保護膜１１０および第２の保護膜１１２を積層して設けることで、電気的特性の安定した、ノーマリオフ型のトランジスタとすることが容易となる。
より具体的には、図３（Ａ）のように、基板１００上に第２の保護膜１１２を設け、第２の保護膜１１２上に第１の保護膜１１０を設け、第１の保護膜１１０上にスタガ型のトランジスタ２００を設けた半導体装置としてもよい。トランジスタ２００は、第１の保護膜１１０と接する酸化物半導体膜１０６と、酸化物半導体膜１０６と接するソース電極またはドレイン電極１０８ａ、およびドレイン電極またはソース電極１０８ｂと、酸化物半導体膜１０６上のゲート電極１０２と、酸化物半導体膜１０６とゲート電極１０２の間に設けられたゲート絶縁膜１０４を有する。
また図３（Ｂ）のように、ゲート電極１０２と、ソース電極またはドレイン電極１０８ａ、およびドレイン電極またはソース電極１０８ｂが重畳しない構成としてもよい。このような構成とすることで、トランジスタ２００の寄生容量を低減することができる。このとき酸化物半導体膜１０６は、ゲート電極１０２と重畳しない領域に一対の不純物領域１０６ｂを有していることが好ましい。一対の不純物領域１０６ｂは、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能させることができ、トランジスタ２００の特性の劣化を抑制できる。
一対の不純物領域１０６ｂに添加する不純物としては、リン、ホウ素、窒素、炭素、アルゴン、金属等を用いることができる。
また図３（Ｃ）のように、絶縁膜１１６に形成されたコンタクトホールを介して、酸化物半導体膜１０６と、ソース電極またはドレイン電極１０８ａ、およびドレイン電極またはソース電極１０８ｂが接する構成としてもよい。
また図３（Ｄ）のように、酸化物半導体膜１０６の下面と、ソース電極またはドレイン電極１０８ａ、およびドレイン電極またはソース電極１０８ｂが接する構成としてもよい。また第１の保護膜１１０は、トランジスタ２００の酸化物半導体膜１０６のうちチャネル形成領域に接していればよい。そのため第１の保護膜１１０は、図３（Ｄ）のように、ソース電極またはドレイン電極１０８ａ、およびドレイン電極またはソース電極１０８ｂと重畳していなくてもよい。
＜半導体装置の作製方法＞
次に、図１に示すトランジスタ２００を有する半導体装置の作製方法について、図４および図５を用いて説明する。
まず、基板１００上に、スパッタリング法などにより導電膜を形成し、該導電膜をエッチングなどにより加工することでゲート電極１０２を形成する（図４（Ａ）参照）。基板１００およびゲート電極１０２に用いる材料については図１についての記載を参酌することができる。
次に、ゲート電極１０２上にゲート絶縁膜１０４を形成する（図４（Ｂ）参照）。ゲート絶縁膜１０４に用いる材料については図１についての記載を参酌することができる。
形成方法としては、ＰＥＣＶＤ、高密度プラズマＣＶＤをはじめとするＣＶＤ法、またはスパッタリング法等を用いることができる。
ＣＶＤ法を用いる場合、酸化シリコン膜は、例えばＳｉＨ４等のガスを用いて形成することができる。酸化窒化シリコン膜は、例えばシラン（ＳｉＨ４）、亜酸化窒素（Ｎ２Ｏ）、アンモニア（ＮＨ３）、窒素（Ｎ２）等のガスを用いて形成することができる。
また、ゲート絶縁膜１０４は化学量論比より酸素の含有量が過剰な領域が含まれていることが好ましい。例えば、組成がＳｉＯｘ（ｘ＞０）で表現される酸化シリコン膜の場合、酸化シリコンの化学量論比はＳｉ：Ｏ＝１：２であるので、ｘが２を超える酸素過剰領域を有する酸化シリコン膜を用いることが好ましい。このような酸素過剰領域は、酸化シリコン膜の一部（界面も含む）に存在していればよい。
後に形成される酸化物半導体膜１０６と接するゲート絶縁膜１０４が化学量論比より酸素の含有量が過剰な領域を有していると、酸化物半導体膜１０６からこれと接するゲート絶縁膜１０４への酸素の移動を抑制することができ、かつ、酸化物半導体膜１０６と接するゲート絶縁膜１０４から酸化物半導体膜１０６への酸素の供給を行うこともできるためである。
次にゲート絶縁膜１０４が形成された基板１００に対して、水分や水素などを除去するための加熱処理を行ってもよい。
なお、加熱処理としては、電気炉、もしくは抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いることができる。例えば、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において加熱処理を行うことで、膜中の欠陥密度を低減することができる。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水分、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
加熱処理温度は、基板１００として、マザーガラスを用いた場合、処理温度が高く、処理時間が長いと大幅に収縮するため、２００℃以上４５０℃以下、さらに好ましくは、２５０℃以上３５０℃以下である。
なお、加熱処理を行うことで、ゲート絶縁膜１０４中の水分や水素等の不純物を除去することができる。また、当該加熱処理により、膜中の欠陥密度を低減することができる。ゲート絶縁膜１０４は、膜中の不純物、または膜中の欠陥密度が低減することにより、トランジスタの信頼性が向上する。例えば、半導体装置の信頼性試験の一つである光負バイアスストレス試験におけるトランジスタの劣化を抑制させることができる。
ところで、上述の加熱処理には水分や水素などを除去する効果があるから、当該加熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
次に、酸化物半導体膜を形成し、該酸化物半導体膜を加工して酸化物半導体膜１０６を形成する（図４（Ｃ）参照）。
酸化物半導体膜に用いる材料としては、図１についての記載を参酌することができる。酸化物半導体膜の形成方法としては、スパッタリング法、蒸着法、ＣＶＤ法、ＰＬＤ（Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法などを用いることができる。
酸化物半導体膜は、好ましくはスパッタリング法により、基板加熱温度を１００℃以上６００℃以下、好ましくは１５０℃以上５５０℃以下、さらに好ましくは２００℃以上５００℃以下とし、酸素ガス雰囲気で成膜する。酸化物半導体膜の厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上３０ｎｍ以下とする。成膜時の基板加熱温度が高いほど、得られる酸化物半導体膜の不純物濃度は低くなる。また、酸化物半導体膜中の原子配列が整い、高密度化され、多結晶酸化物半導体膜またはＣＡＡＣ−ＯＳ膜が形成されやすくなる。さらに、酸素ガス雰囲気で成膜することでも、希ガスなどの余分な原子が含まれないため、多結晶酸化物半導体膜またはＣＡＡＣ−ＯＳ膜が形成されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は３０原子％以上、好ましくは５０原子％以上、さらに好ましくは８０原子％以上とする。なお、酸化物半導体膜は薄いほど、トランジスタの短チャネル効果が低減される。ただし、薄くしすぎると界面散乱の影響が強くなり、電界効果移動度の低下が起こることがある。
酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎターゲットを用いる。また加熱処理によってターゲットにおけるＺｎの原子数比よりも、成膜した酸化物半導体におけるＺｎの原子数比が小さくなる場合がある。そのため、所望の原子数比より、Ｚｎの原子数比を大きくしたターゲットを用いてもよい。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎターゲットを用いて酸化物半導体を成膜することで、多結晶酸化物半導体膜またはＣＡＡＣ−ＯＳ膜が形成されやすくなる。
また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ系酸化物をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２、または２０：４５：３５で示されるＩｎ−Ｓｎ−Ｚｎターゲットを用いる。また所望の原子数比より、Ｚｎの原子数比を大きくしたターゲットを用いてもよい。前述の原子数比を有するＩｎ−Ｓｎ−Ｚｎターゲットを用いて酸化物半導体を成膜することで、多結晶酸化物半導体膜またはＣＡＡＣ−ＯＳ膜が形成されやすくなる。
また、ＣＡＡＣ−ＯＳ膜をより好適に成膜するため、以下の条件を適用することが好ましい。
まず、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することが好ましい。
多結晶である酸化物半導体スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、スパッタリング用ターゲットの結晶状態が基板に転写され、ＣＡＡＣ−ＯＳ膜を成膜することができる。
たとえば多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体スパッタリング用ターゲットを製造するには、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定の比率で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすればよい。なお、Ｘ、ＹおよびＺは任意の正数である。他の元素を含む多結晶であるスパッタリングターゲットも同様に製造することができる。
次に、成膜時の不純物濃度を低減することで、不純物によって結晶状態が崩れることを抑制することが好ましい。
例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板付着後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
次に、加熱処理を行うことが好ましい。加熱処理は、減圧雰囲気、不活性雰囲気または酸化性雰囲気で行う。加熱処理により、酸化物半導体膜中の不純物濃度を低減することができる。
加熱処理は、減圧雰囲気または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧雰囲気または不活性雰囲気にて加熱処理を行うと、酸化物半導体中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。
酸化性雰囲気とは酸化性ガスを含む雰囲気である。酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが含まれないことが好ましい。例えば、加熱処理装置に導入する酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。酸化性雰囲気は、酸化性ガスを不活性ガスと混合して用いてもよい。その場合、酸化性ガスが少なくとも１０ｐｐｍ以上含まれるものとする。
ここで、不活性雰囲気とは、窒素、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノン）などの不活性ガスを主成分とする雰囲気である。具体的には、酸化性ガスなどの反応性ガスが１０ｐｐｍ未満とする。
酸化物半導体は、成膜時の基板加熱に加えて、成膜後の加熱処理を行うことで、膜中の不純物準位を極めて小さくすることが可能となる。
加熱処理を行うことによって、より非晶質領域に対して結晶領域の割合の多い酸化物半導体膜とすることができる。加熱処理は、例えば２００℃以上基板の歪み点未満で行えばよい。好ましくは、２５０℃以上４５０℃以下とする。酸化性雰囲気、不活性雰囲気または減圧雰囲気（１０Ｐａ以下）で行うことが好ましい。処理時間は３分〜２４時間とする。処理時間を長くするほど非晶質領域に対して結晶領域の割合の多い酸化物半導体膜を形成することができるが、２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
酸化物半導体膜を、エッチングなどにより加工して島状の酸化物半導体膜１０６とすることができる。
次に、酸化物半導体膜１０６上に導電膜を形成し、該導電膜を加工してソース電極またはドレイン電極１０８ａ、およびドレイン電極またはソース電極１０８ｂを形成する（図４（Ｄ）参照）。
ソース電極またはドレイン電極１０８ａ、およびドレイン電極またはソース電極１０８ｂの材料および形成方法については、図１の記載およびゲート電極１０２についての記載を参酌することができる。
次に、酸化物半導体膜１０６、ソース電極またはドレイン電極１０８ａ、およびドレイン電極またはソース電極１０８ｂ上に、第１の保護膜１１０を形成する（図５（Ａ）参照）。
第１の保護膜１１０に用いる材料については、図１についての記載を参酌することができる。第１の保護膜１１０は、ＰＥＣＶＤ法やスパッタリング法等により形成することができる。特に、スパッタリング法を用いると、化学量論比を満たす酸素よりも多くの酸素を含む絶縁膜を形成することができるため好ましい。
次に、第１の保護膜１１０上に、第２の保護膜１１２を形成する（図５（Ｂ）参照）。
第２の保護膜１１２に用いる材料については、図１についての記載を参酌することができる。第２の保護膜１１２は、ＰＥＣＶＤ法やスパッタリング法により形成することができる。特にＣＶＤ法を用いると、高密度な酸化窒化シリコン膜を、生産性よく形成することができ好ましい。第２の保護膜１１２の厚さは、十分に水の混入を低減し、かつ生産性よく形成するため、５００ｎｍ以上７００ｎｍ以下が好ましい。
またＰＥＣＶＤ法により形成する場合、シラン／亜酸化窒素流量比（ＳｉＨ４／Ｎ２Ｏ）を０．０１以下とすることで、高密度な酸化窒化シリコン膜とすることができる。また、ＳｉＨ４／Ｎ２Ｏは０．００６６以上であると、生産性が高いため好ましい。また、電力を高めることでも高密度な酸化窒化シリコン膜とすることができる。たとえば電力１０００Ｗで行うことで、ＳｉＨ４／Ｎ２Ｏが０．０１以上の場合でも高密度な酸化窒化シリコン膜を形成することができる。
このようにして、酸化物半導体を用いた半導体装置への水の混入を低減し、特性の変動の少ないトランジスタ２００を有する半導体装置を作製することができる。
（実施の形態２）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図６（Ａ）において、第１の基板３０１上に設けられた画素部３０２を囲むようにして、シール材３０５が設けられ、第２の基板３０６によって封止されている。図６（Ａ）においては、第１の基板３０１上のシール材３０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された走査線駆動回路３０４、信号線駆動回路３０３が実装されている。また、別途形成された信号線駆動回路３０３と、走査線駆動回路３０４または画素部３０２に与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）３１８ａ、ＦＰＣ３１８ｂから供給されている。
図６（Ｂ）、図６（Ｃ）において、第１の基板３０１上に設けられた画素部３０２と、走査線駆動回路３０４とを囲むようにして、シール材３０５が設けられている。また、画素部３０２と、走査線駆動回路３０４の上に第２の基板３０６が設けられている。よって、画素部３０２と、走査線駆動回路３０４とは、第１の基板３０１とシール材３０５と第２の基板３０６とによって、表示素子と共に封止されている。図６（Ｂ）、図６（Ｃ）においては、第１の基板３０１上のシール材３０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路３０３が実装されている。図６（Ｂ）、図６（Ｃ）においては、別途形成された信号線駆動回路３０３と、走査線駆動回路３０４または画素部３０２に与えられる各種信号および電位は、ＦＰＣ３１８から供給されている。
また、図６（Ｂ）、図６（Ｃ）においては、信号線駆動回路３０３を別途形成し、第１の基板３０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図６（Ａ）は、ＣＯＧ方法により信号線駆動回路３０３、走査線駆動回路３０４を実装する例であり、図６（Ｂ）は、ＣＯＧ方法により信号線駆動回路３０３を実装する例であり、図６（Ｃ）は、ＴＡＢ方法により信号線駆動回路３０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板３０１上に設けられた画素部３０２および走査線駆動回路３０４は、トランジスタを複数有しており、実施の形態１で例示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図７および図８を用いて説明する。図７および図８は、図６（Ｂ）のＱ−Ｒにおける断面図に相当する。
図７および図８で示すように、半導体装置は接続端子電極膜３１５および端子電極膜３１６を有しており、接続端子電極膜３１５および端子電極膜３１６はＦＰＣ３１８が有する端子と異方性導電膜３１９を介して、電気的に接続されている。
接続端子電極膜３１５は、第１の電極膜３３０と同じ導電膜から形成され、端子電極膜３１６は、トランジスタ３１０、トランジスタ３１１のソース電極膜およびドレイン電極膜と同じ導電膜で形成されている。
また、第１の基板３０１上に設けられた画素部３０２と、走査線駆動回路３０４は、トランジスタを複数有しており、図７および図８では、画素部３０２に含まれるトランジスタ３１０と、走査線駆動回路３０４に含まれるトランジスタ３１１とを例示している。図７では、トランジスタ３１０、トランジスタ３１１上には保護膜３２０、保護膜３２４が設けられ、図８ではさらに、絶縁膜３２１が設けられている。なお、絶縁膜３２３は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ３１０、トランジスタ３１１として、実施の形態１で示したトランジスタを適用することができる。
トランジスタ３１０およびトランジスタ３１１は酸素欠損の形成を抑制および水分や水素の混入を抑えた酸化物半導体膜を有するトランジスタである。よって、トランジスタ３１０およびトランジスタ３１１は、電気的特性変動が抑制されており、電気的に安定である。
よって、図７および図８で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。
画素部３０２に設けられたトランジスタ３１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図７に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７において、表示素子である液晶素子３１３は、第１の電極膜３３０、第２の電極膜３３１、および液晶層３０８を含む。なお、液晶層３０８を挟持するように配向膜として機能する絶縁膜３３２、絶縁膜３３３が設けられている。第２の電極膜３３１は第２の基板３０６側に設けられ、第１の電極膜３３０と第２の電極膜３３１とは液晶層３０８を介して積層する構成となっている。
また、柱状のスペーサ３３５は絶縁膜を選択的にエッチングすることで得られ、液晶層３０８の厚さ（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。酸素過剰領域を有する酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本実施の形態で用いる酸素欠損の形成を抑制した酸化物半導体膜を有するトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いる酸素欠損の形成を抑制した酸化物半導体膜を有するトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタおよび発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側および基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図８に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子３５３は、画素部３０２に設けられたトランジスタ３１０と電気的に接続している。なお、発光素子３５３の構成は、第１の電極膜３３０、電界発光層３５２、第２の電極膜３３１の積層構造であるが、示した構成に限定されない。発光素子３５３から取り出す光の方向などに合わせて、発光素子３５３の構成は適宜変えることができる。
隔壁３５１は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極膜３３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層３５２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子３５３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極膜３３１および隔壁３５１上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）膜等を形成することができる。また、第１の基板３０１、第２の基板３０６、およびシール材３０５によって封止された空間には充填材３５４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材３５４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば、充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、図７および図８において、第１の基板３０１、第２の基板３０６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、保護膜３２０として酸化シリコンを用い、保護膜３２４として酸化窒化シリコンを用いる。保護膜３２０、保護膜３２４はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に保護膜３２４として設けられた酸化窒化シリコンは、膜密度が２．３２ｇ／ｃｍ３以上、さらに好ましくは２．３６ｇ／ｃｍ３以上であると好ましい。そうすることにより、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化窒化シリコン膜は、作製工程中および作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、および酸化物半導体膜を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、保護膜３２０として酸化物半導体膜と接して設けられた酸化シリコン膜は、酸素を酸化物半導体膜へ供給する機能を有する。よって、保護膜３２０は酸素を多く含む酸化絶縁膜が好ましい。
トランジスタ３１０、およびトランジスタ３１１は、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。また、トランジスタ３１０、およびトランジスタ３１１は、ゲート絶縁膜として、窒化酸化シリコン膜、酸化窒化シリコン膜、および金属酸化膜により構成されている。このようなゲート絶縁膜の構成とすることで、特性変動が抑制されており、電気的に安定なトランジスタとすることが可能である。
また、平坦化絶縁膜として機能する絶縁膜３２１は、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
絶縁膜３２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第１の電極膜および第２の電極膜（画素電極膜、共通電極膜、対向電極膜などともいう）においては、取り出す光の方向、電極膜が設けられる場所、および電極膜のパターン構造によって透光性、反射性を選択すればよい。
第１の電極膜３３０、第２の電極膜３３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極膜３３０、第２の電極膜３３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、またはその合金、若しくはその金属窒化物から一つ、または複数種を用いて形成することができる。
また、第１の電極膜３３０、第２の電極膜３３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように先の実施の形態で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
以上のように、膜密度が２．３２ｇ／ｃｍ３以上、さらに好ましくは２．３６ｇ／ｃｍ３以上の酸化窒化シリコン膜を形成することにより、トランジスタを用いて表示機能を有する半導体装置において、大気から水分や水素が酸化物半導体膜に侵入し、拡散することを抑制することができる。よって、トランジスタは、電気的特性変動が抑制されており、電気的に安定である。したがって、該トランジスタを用いることで信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合について、図９を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装置を適用する場合について説明する。
図９（Ａ）は、ノート型のパーソナルコンピュータであり、筐体４０１、筐体４０２、表示部４０３、キーボード４０４などによって構成されている。筐体４０１と筐体４０２の少なくとも一つの内部には、電子回路が設けられており、電子回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の演算、書き込みおよび読み出しが高速で、且つ消費電力が十分に低減されたノート型のパーソナルコンピュータが実現される。
図９（Ｂ）は、タブレット型端末４１０である。タブレット型端末４１０は、表示部４１２を有する筐体４１１と、表示部４１４を有する筐体４１３と、操作ボタン４１５と、外部インターフェイス４１６を有する。また、タブレット型端末４１０を操作するスタイラス４１７などを備えている。筐体４１１と筐体４１３の少なくとも一つの内部には、電子回路が設けられており、電子回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の演算、書き込みおよび読み出しが高速で、且つ消費電力が十分に低減された携帯情報端末が実現される。
図９（Ｃ）は、電子ペーパーを実装した電子書籍４２０であり、筐体４２１と筐体４２３の２つの筐体で構成されている。筐体４２１および筐体４２３には、それぞれ表示部４２５および表示部４２７が設けられている。筐体４２１と筐体４２３は、軸部４３７により接続されており、該軸部４３７を軸として開閉動作を行うことができる。また、筐体４２１は、電源４３１、操作キー４３３、スピーカー４３５などを備えている。筐体４２１、筐体４２３の少なくとも一つの内部には、メモリ回路が設けられており、メモリ回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、且つ消費電力が十分に低減された電子書籍が実現される。
図９（Ｄ）は、携帯電話機であり、筐体４４０と筐体４４１の２つの筐体で構成されている。さらに、筐体４４０と筐体４４１は、スライドし、図９（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。また、筐体４４１は、表示パネル４４２、スピーカー４４３、マイクロフォン４４４、操作キー４４５、ポインティングデバイス４４６、カメラ用レンズ４４７、外部接続端子４４８などを備えている。また、筐体４４０は、携帯電話機の充電を行う太陽電池セル４４９、外部メモリスロット４５０などを備えている。また、アンテナは、筐体４４１に内蔵されている。筐体４４０と筐体４４１の少なくとも一つの内部には、電子回路が設けられており、電子回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の演算、書き込みおよび読み出しが高速で、且つ消費電力が十分に低減された携帯電話機が実現される。
図９（Ｅ）は、デジタルカメラであり、本体４６１、表示部４６７、接眼部４６３、操作スイッチ４６４、表示部４６５、バッテリー４６６などによって構成されている。本体４６１内部には、電子回路が設けられており、電子回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の演算、書き込みおよび読み出しが高速で、且つ消費電力が十分に低減されたデジタルカメラが実現される。
図９（Ｆ）は、テレビジョン装置４７０であり、筐体４７１、表示部４７３、スタンド４７５などで構成されている。テレビジョン装置４７０の操作は、筐体４７１が備えるスイッチや、リモコン操作機４８０により行うことができる。筐体４７１およびリモコン操作機４８０の内部には、電子回路が設けられており、電子回路には、先の実施の形態に示す半導体装置が搭載されている。そのため、情報の演算、書き込みおよび読み出しが高速で、且つ消費電力が十分に低減されたテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭載されている。このため、消費電力を低減した電子機器が実現される。
以下の実施例では、実際にＰＥＣＶＤ法により各種の酸化窒化シリコン膜を形成し、該酸化窒化シリコン膜の評価を行った結果を示す。また、該酸化窒化シリコン膜を保護膜に用いたトランジスタを作製し、該トランジスタの評価を行った結果を示す。
本実施例では各種の酸化窒化シリコン膜を形成し、酸化窒化シリコン膜の密度と、酸化窒化シリコン膜の膨潤率を測定した結果を、図１０および図１１を用いて説明する。
本実施例では、ガラス基板上に、ＰＥＣＶＤ法によりシラン（ＳｉＨ４）および亜酸化窒素（Ｎ２Ｏ）を用いて各種の酸化窒化シリコン膜を形成した。主にシラン／亜酸化窒素の流量比（ＳｉＨ４／Ｎ２Ｏ）と電力の条件を変更した。
そして該酸化窒化シリコン膜についてＸＲＲで密度を測定した。またＰＣＴおよびＨＡＳＴを行い、その前後で膜厚を測定して膨潤率を計算した。
ＰＣＴおよびＨＡＳＴの条件は以下の通りとした。
ＰＣＴ：温度１３０℃、相対湿度１００％、試験時間１２時間
ＨＡＳＴ：温度１３０℃、相対湿度８５％、試験時間１２時間
酸化窒化シリコン膜の具体的な成膜条件、および密度と膨潤率の結果を表１に示す。
Figure 0006096461
図１０に成膜時のシラン／亜酸化窒素流量比と酸化窒化シリコン膜の密度の関係を示す。三角形のマーカーは成膜時の電力が１５０Ｗのサンプル、四角形のマーカーは同１０００Ｗのサンプルである。電力が１０００Ｗのサンプルの方が、１５０Ｗのサンプルよりも密度が高かった。また電力が同じ場合、ＳｉＨ４／Ｎ２Ｏが小さいほど密度が高い傾向が見られた。
また、図１１に酸化窒化シリコン膜の密度と膨潤率の関係を示す。図中の直線５０２は、１５サンプルから求めた近似直線であり、相関関数Ｒ２＝０．８０１である。なお、この近似直線と相関関数は、膨潤率が７体積％を超え異常値と考えられる１点５０１を除いて求めた。このように密度と膨潤率には強い相関関係があり、密度が高くなるほど膨潤率が低くなる傾向があった。
本実施例から、ＳｉＨ４／Ｎ２Ｏが小さいほど、また電力が高いほど、酸化窒化シリコン膜が高密度となることが明らかとなった。また、酸化窒化シリコン膜が高密度であるほど、膨潤率が低下することが明らかとなった。
本実施例では、実施例１と同様に形成した酸化窒化シリコン膜について、ＦＴ−ＩＲ（フーリエ変換型赤外分光法）により赤外吸収スペクトルを測定した結果と、ＨＡＳＴ後の膨潤率と、シラン／亜酸化窒素の流量比（ＳｉＨ４／Ｎ２Ｏ）について、図１２および図１３を用いて説明する。
ＨＡＳＴは、実施例１と同様の条件で行った。
形成した酸化窒化シリコン膜の具体的な成膜条件、ＦＴ−ＩＲおよびＨＡＳＴ後の膨潤率の結果を表２に示す。
Figure 0006096461
まず、図１２（Ａ）に、成膜時の電力を１５０Ｗ、圧力を８０Ｐａ、基板温度（Ｔｓｕｂ）を２２０℃とし、シラン／亜酸化窒素流量比を変更して形成した各種サンプルの、ＦＴ−ＩＲによる赤外吸収スペクトルを示す。横軸に波数、縦軸に吸光度を示す。シラン／亜酸化窒素流量比の変更は、具体的には全てのサンプルでＮ２Ｏを９０００ｓｃｃｍとし、ＳｉＨ４流量を変更することにより行った。図１２（Ａ）において、曲線５１１はＳｉＨ４／Ｎ２Ｏが０．０２のサンプル、曲線５１２はＳｉＨ４／Ｎ２Ｏが０．０１６のサンプル、曲線５１３はＳｉＨ４／Ｎ２Ｏが０．０１３のサンプル、曲線５１４はＳｉＨ４／Ｎ２Ｏが０．０１のサンプル、曲線５１５はＳｉＨ４／Ｎ２Ｏが０．００６６のサンプル、曲線５１６はＳｉＨ４／Ｎ２Ｏが０．００３３のサンプルの赤外吸収スペクトルを示す。
酸化窒化シリコンが有するシリコン原子と酸素原子の結合（Ｓｉ−Ｏ−Ｓｉ結合）には、複数のモードがあることが知られている。１つはストレッチングモードである。この場合、酸素原子の動きはＳｉ−Ｏ−Ｓｉ結合面内で、Ｓｉ原子とＳｉ原子を結んだ線に平行である。ストレッチングモードのＳｉ−Ｏ−Ｓｉ結合は、１０５０ｃｍ−１付近に吸収を有する。この目安として、１０６０ｃｍ−１を図１２（Ａ）中に点線で示す。
他の１つはベンディングモードである。この場合、酸素原子の動きはＳｉ−Ｏ−Ｓｉ結合面内で、Ｓｉ−Ｏ−Ｓｉ結合角の二等分線上の方向である。ベンディングモードのＳｉ−Ｏ−Ｓｉ結合は、８００ｃｍ−１付近に吸収を有する。他のもう１つはロッキングモードである。この場合、酸素原子の動きはＳｉ−Ｏ−Ｓｉ結合面の外の方向である。ロッキングモードのＳｉ−Ｏ−Ｓｉ結合は、４５０ｃｍ−１付近に吸収を有する。
図１２（Ｂ）に、図１２（Ａ）の各サンプルの、ＳｉＨ４／Ｎ２ＯとストレッチングモードのＳｉ−Ｏ−Ｓｉ結合のピーク波数（極大吸収波数）の関係を示す。横軸はＳｉＨ４／Ｎ２Ｏ、縦軸はピーク波数である。
ＳｉＨ４／Ｎ２Ｏが０．０１以上のとき、ＳｉＨ４／Ｎ２Ｏが小さいほど、ストレッチングモードのＳｉ−Ｏ−Ｓｉ結合のピークが現れる波数が大きくなった。また、ＳｉＨ４／Ｎ２Ｏが０．０１以下のとき、ピークは１０５６ｃｍ−１以上であった。さらにＳｉＨ４／Ｎ２Ｏが０．０１３以上のとき、ピークは１０５２ｃｍ−１以下であった。なお、ＳｉＨ４／Ｎ２Ｏが０．００３の場合のピークは１０５６ｃｍ−１、ＳｉＨ４／Ｎ２Ｏが０．００７の場合のピークは１０６３ｃｍ−１、ＳｉＨ４／Ｎ２Ｏが０．０１の場合のピークは１０６６ｃｍ−１、ＳｉＨ４／Ｎ２Ｏが０．０１３の場合のピークは１０５２ｃｍ−１、ＳｉＨ４／Ｎ２Ｏが０．０１７の場合のピークは１０４６ｃｍ−１、ＳｉＨ４／Ｎ２Ｏが０．０２の場合、ピークは１０４２ｃｍ−１であった。
ストレッチングモードのＳｉ−Ｏ−Ｓｉ結合のピーク波数が大きいことは、Ｓｉ−Ｏ−Ｓｉ結合のＳｉ原子とＯ原子の結合距離が短いことを意味する。つまり、ストレッチングモードのＳｉ−Ｏ−Ｓｉ結合のピーク波数が大きい酸化窒化シリコン膜は、密度が高い膜であると言える。
次に、図１２（Ａ）の各サンプルについてＨＡＳＴを行い、膨潤率を測定した結果を図１２（Ｃ）に示す。横軸はＳｉＨ４／Ｎ２Ｏ、縦軸は膨潤率である。
ＳｉＨ４／Ｎ２Ｏが小さいほど、膨潤率は小さくなった。特にＳｉＨ４／Ｎ２Ｏが０．０１以下の場合、膨潤率は３．９体積％以下であった。
次に、図１３（Ａ）に、成膜時の電力を１０００Ｗとした他は、図１２（Ａ）と同様に酸化窒化シリコン膜を形成した各種サンプルの、ＦＴ−ＩＲによる赤外吸収スペクトルを示す。図１３（Ａ）において、曲線５２１はＳｉＨ４／Ｎ２Ｏが０．０２のサンプル、曲線５２２はＳｉＨ４／Ｎ２Ｏが０．０１６のサンプル、曲線５２３はＳｉＨ４／Ｎ２Ｏが０．０１３のサンプル、曲線５２４はＳｉＨ４／Ｎ２Ｏが０．０１のサンプル、曲線５２５はＳｉＨ４／Ｎ２Ｏが０．００６６のサンプル、曲線５２６はＳｉＨ４／Ｎ２Ｏが０．００３３のサンプルの赤外吸収スペクトルを示す。
図１３（Ｂ）に、図１３（Ａ）の各サンプルの、ＳｉＨ４／Ｎ２ＯとストレッチングモードのＳｉ−Ｏ−Ｓｉ結合のピーク波数の関係を示す。
ＳｉＨ４／Ｎ２Ｏが小さいほど、ストレッチングモードのＳｉ−Ｏ−Ｓｉ結合のピークが現れる波数が大きくなった。また、ＳｉＨ４／Ｎ２Ｏが０．０１以下のとき、ピークは１０５７ｃｍ−１以上であった。さらにＳｉＨ４／Ｎ２Ｏが０．０１３以上のとき、ピークは１０５５ｃｍ−１以下であった。なお、ＳｉＨ４／Ｎ２Ｏが０．００３の場合のピークは１０６４ｃｍ−１、ＳｉＨ４／Ｎ２Ｏが０．００７の場合のピークは１０５９ｃｍ−１、ＳｉＨ４／Ｎ２Ｏが０．０１の場合のピークは１０５７ｃｍ−１、ＳｉＨ４／Ｎ２Ｏが０．０１３の場合のピークは１０５５ｃｍ−１、ＳｉＨ４／Ｎ２Ｏが０．０１７の場合のピークは１０５１ｃｍ−１、ＳｉＨ４／Ｎ２Ｏが０．０２の場合、ピークは１０５１ｃｍ−１であった。
また電力が１５０Ｗの場合よりも１０００Ｗの場合の方が、ＳｉＨ４／Ｎ２Ｏの変動に伴うピーク波数の変動は少なかった。たとえばＳｉＨ４／Ｎ２Ｏが０．００６６以上０．０２以下のサンプルのピークは全て、１０５１ｃｍ−１以上１０５９ｃｍ−１以下に現れた。
次に、図１３（Ａ）の各サンプルについてＨＡＳＴを行い、膨潤率を測定した結果を図１３（Ｃ）に示す。
ＳｉＨ４／Ｎ２Ｏが小さいほど、膨潤率は小さくなった。またＳｉＨ４／Ｎ２Ｏが同じ場合、電力が１５０Ｗの場合よりも１０００Ｗの場合の方が膨潤率は小さかった。たとえばＳｉＨ４／Ｎ２Ｏが０．０１３以下の場合、膨潤率は１体積％以下であった。
本実施例から、ＳｉＨ４／Ｎ２Ｏが小さいほど、膨潤率が小さくなることが明らかとなった。また、成膜時の電力を１０００Ｗとした場合、ＳｉＨ４／Ｎ２Ｏが小さいほど、ストレッチングモードのＳｉ−Ｏ−Ｓｉ結合のピーク波数は大きくなることが明らかとなった。
本実施例では、各種の酸化窒化シリコン膜を保護膜として用いたトランジスタの特性の変動について測定した結果を、図１４乃至図１８を用いて説明する。
まず図１４に、本実施例で作製したトランジスタ２００を有する半導体装置の模式図を示す。基板１００としてはガラス基板を用い、ゲート電極１０２としてはタングステン膜（厚さ１００ｎｍ）を用いた。ゲート絶縁膜１０４としては高密度プラズマＣＶＤで形成した酸化シリコン膜を用いた。また酸化物半導体膜１０６としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の酸化物半導体を用いた。ソース電極またはドレイン電極１０８ａとしては、導電膜１０８ａ３としてチタン膜（厚さ１００ｎｍ）、導電膜１０８ａ２としてアルミニウム膜（厚さ４００ｎｍ）、導電膜１０８ａ１としてチタン膜（厚さ１００ｎｍ）を積膜したものを用いた。ドレイン電極またはソース電極１０８ｂについても同様に、チタン膜、アルミニウム膜、チタン膜を積膜したものを用いた。チャネル長Ｌを６μｍ、チャネル幅Ｗを３μｍとした。第１の保護膜１１０としては、スパッタリング法により形成した酸化シリコン膜（厚さ４００ｎｍ）を用いた。
第２の保護膜１１２として、シラン／亜酸化窒素の流量比と電力の条件を変更した、各種の酸化窒化シリコン膜（厚さ６００ｎｍ）を用いた。
上記のように作製したトランジスタ２００を有する半導体装置について、ＰＣＴを行い特性の変動を測定した。ＰＣＴの条件は実施例１と同様とした。
ここで特性の変動の測定方法について説明する。ＰＣＴ前後におけるトランジスタのしきい値電圧及びシフト値の変化量は、トランジスタの特性の変動を調べるための重要な指標となる。ＰＣＴ前後において、しきい値電圧（Ｖｔｈ［Ｖ］）及びシフト値（Ｓｈｉｆｔ［Ｖ］）の変化量が少ないほどトランジスタの特性の変動が少なく、信頼性が高い。
本明細書中において、しきい値電圧Ｖｔｈは、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流の平方根（√Ｉｄ［Ａ］）を縦軸としてプロットした曲線２５０において、最大傾きである√Ｉｄの接線２５１を外挿したときの、接線２５１とＶｇ軸（即ち、√Ｉｄが０Ａ）との交点のゲート電圧で定義する（図１５（Ａ）参照）。なお、本明細書中においては、ドレイン電圧Ｖｄを１０Ｖとして、しきい値電圧を算出した。
また、本明細書中において、シフト値は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流（Ｉｄ［Ａ］）の対数を縦軸にプロットした曲線２６０において、最大傾きであるＩｄの接線２６１を外挿したときの直線Ｉｄ＝１．０×１０−１２［Ａ］との交点のゲート電圧で定義する（図１５（Ｂ）参照）。なお、本明細書中においては、ドレイン電圧Ｖｄを１０Ｖとして、シフト値を算出した。
図１６乃至図１８に測定結果を示す。
図１６に、電力を変更し、シラン／亜酸化窒素流量比をＳｉＨ４／Ｎ２Ｏ＝９０ｓｃｃｍ／９０００ｓｃｃｍとして各種の酸化窒化シリコン膜を形成し、第２の保護膜１１２に用いたトランジスタの測定結果を示す。横軸に電力、縦軸にしきい値電圧の変化量ΔＶｔｈおよびシフト値の変化量ΔＳｈｉｆｔを示す。４サンプルについてそれぞれΔＶｔｈとΔＳｈｉｆｔを示す。
電力が１０００Ｗ以上の場合、３００Ｗ以下よりもΔＶｔｈとΔＳｈｉｆｔが小さいことが明らかとなった。電力が１０００Ｗ以上のサンプルは、ΔＶｔｈおよびΔＳｈｉｆｔが小さく、一部は棒グラフとして表せないほどである。なお、電力１０００ＷのときのΔＶｔｈおよびΔＳｈｉｆｔは、サンプル１のΔＶｔｈが−０．１２、サンプル１のΔＳｈｉｆｔが０．０１、サンプル２のΔＶｔｈが−０．５７、サンプル２のΔＳｈｉｆｔが−０．０９、サンプル３のΔＶｔｈが−０．１２、サンプル３のΔＳｈｉｆｔが−０．０２、サンプル４のΔＶｔｈが−０．０４、サンプル４のΔＳｈｉｆｔが０．２２であった。また電力１５００ＷのときのΔＶｔｈおよびΔＳｈｉｆｔは、サンプル１のΔＶｔｈが−０．０８、サンプル１のΔＳｈｉｆｔが−０．１９、サンプル２のΔＶｔｈが−０．０９、サンプル２のΔＳｈｉｆｔが−０．２２、サンプル３のΔＶｔｈが−０．０５、サンプル３のΔＳｈｉｆｔが−０．１９、サンプル４のΔＶｔｈが−０．０４、サンプル４のΔＳｈｉｆｔが−０．１４であった。
次に図１７に、ＳｉＨ４／Ｎ２Ｏを変更し、電力を１５０Ｗとして各種の酸化窒化シリコン膜を形成し、第２の保護膜１１２としたトランジスタの測定結果を示す。横軸にＳｉＨ４／Ｎ２Ｏ、縦軸にΔＶｔｈおよびΔＳｈｉｆｔを示す。サンプル数ｎ＝４とした。なお、ＳｉＨ４／Ｎ２Ｏの変更は、Ｎ２Ｏ流量を９０００ｓｃｃｍとし、ＳｉＨ４流量を変更することにより行った。
また図１８に、電力を１０００Ｗとした他は図１７と同様に行った測定結果を示す。
図１７の結果から、ＳｉＨ４／Ｎ２Ｏが小さいほど、ΔＶｔｈとΔＳｈｉｆｔが少ないことが明らかとなった。電力を１５０Ｗ、ＳｉＨ４／Ｎ２Ｏが０．００３であるサンプルは、ΔＶｔｈおよびΔＳｈｉｆｔが非常に小さく、一部は棒グラフとして表せないほどである。なお、ＳｉＨ４／Ｎ２Ｏが０．００３のときのΔＶｔｈおよびΔＳｈｉｆｔは、サンプル１のΔＶｔｈが−０．０７、サンプル１のΔＳｈｉｆｔが０．０１、サンプル２のΔＶｔｈが−０．１、サンプル２のΔＳｈｉｆｔが−０．１、サンプル３のΔＶｔｈが−０．０５、サンプル３のΔＳｈｉｆｔが−０．０２、サンプル４のΔＶｔｈが−０．０１、サンプル４のΔＳｈｉｆｔが−０．０１であった。また図１７および図１８の結果から、１５０Ｗよりも１０００Ｗの方がΔＶｔｈとΔＳｈｉｆｔが少ないことが明らかとなった。電力を１０００Ｗとしたサンプルは、ΔＶｔｈおよびΔＳｈｉｆｔが非常に小さく、一部は棒グラフとして表せないほどである。なお、ＳｉＨ４／Ｎ２Ｏが０．００７のときのΔＶｔｈおよびΔＳｈｉｆｔは、サンプル１のΔＶｔｈが−０．０８、サンプル１のΔＳｈｉｆｔが−０．１６、サンプル２のΔＶｔｈが−３．１８、サンプル２のΔＳｈｉｆｔが−３．３２、サンプル３のΔＶｔｈが−０．０４、サンプル３のΔＳｈｉｆｔが−０．１２、サンプル４のΔＶｔｈが−０．０５、サンプル４のΔＳｈｉｆｔが−０．１であった。また、ＳｉＨ４／Ｎ２Ｏが０．０１０のときのΔＶｔｈおよびΔＳｈｉｆｔは、サンプル１のΔＶｔｈが−０．１２、サンプル１のΔＳｈｉｆｔが０．０１、サンプル２のΔＶｔｈが−０．５７、サンプル２のΔＳｈｉｆｔが−０．０９、サンプル３のΔＶｔｈが−０．１２、サンプル３のΔＳｈｉｆｔが０．０２、サンプル４のΔＶｔｈが−０．０４、サンプル４のΔＳｈｉｆｔが０．２２であった。ＳｉＨ４／Ｎ２Ｏが０．０１３のときのΔＶｔｈおよびΔＳｈｉｆｔは、サンプル１のΔＶｔｈが−０．０８、サンプル１のΔＳｈｉｆｔが−０．１８、サンプル２のΔＶｔｈが−０．１、サンプル２のΔＳｈｉｆｔが０．０７、サンプル３のΔＶｔｈが−０．１、サンプル３のΔＳｈｉｆｔが−０．２６、サンプル４のΔＶｔｈが−０．０５、サンプル４のΔＳｈｉｆｔが０．２４であった。
以上の実施例１乃至実施例３より、酸化窒化シリコン膜が高密度であるほど、トランジスタの特性の変動が少ないことが明らかとなった。また、ＳｉＨ４／Ｎ２Ｏが小さいほど、酸化窒化シリコン膜が高密度となることが明らかとなった。また電力を高くすると、酸化窒化シリコン膜が高密度となることが明らかとなった。
より具体的には、図１７に示すように酸化窒化シリコンの成膜時の電力が１５０Ｗの場合、ΔＶｔｈとΔＳｈｉｆｔの絶対値が３以下と特性の変動の少ないトランジスタとなったのは、ＳｉＨ４／Ｎ２Ｏが０．０１以下のときであった。ＳｉＨ４／Ｎ２Ｏが０．０１以下のときの膨潤率は、図１２（Ｃ）に示すように４体積％以下であった。より詳しくは、図１２（Ｃ）において、ＳｉＨ４／Ｎ２Ｏが０．００３３のとき、膨潤率が１．１体積％、ＳｉＨ４／Ｎ２Ｏが０．００６７のとき、膨潤率が３．９体積％、ＳｉＨ４／Ｎ２Ｏが０．０１のとき、膨潤率が３．６体積％であった。また膨潤率が４体積％以下のときの酸化窒化シリコン膜の密度は、図１１に示すように２．３２ｇ／ｃｍ３以上であった。
また酸化窒化シリコンの成膜時の電力を１０００Ｗとすると、図１８に示すようにいずれの条件でも特性の変動の少ないトランジスタとなった。このときの膨潤率は図１１に示すように１．１体積％以下であった。また膨潤率が１．１体積％以下のときの酸化窒化シリコン膜の密度は、図１１に示すように２．３５ｇ／ｃｍ３以上であった。
１００ 基板
１０１ 絶縁膜
１０２ ゲート電極
１０４ ゲート絶縁膜
１０４ａ 絶縁膜
１０４ｂ 絶縁膜
１０６ 酸化物半導体膜
１０８ａ ソース電極またはドレイン電極
１０８ａ１ 導電膜
１０８ａ２ 導電膜
１０８ａ３ 導電膜
１０８ｂ ドレイン電極またはソース電極
１０８ｂ１ 導電膜
１０８ｂ２ 導電膜
１０８ｂ３ 導電膜
１１０ 保護膜
１１２ 保護膜
１１６ 絶縁膜
２００ トランジスタ
２５０ 曲線
２５１ 接線
２６０ 曲線
２６１ 接線
３０１ 基板
３０２ 画素部
３０３ 信号線駆動回路
３０４ 走査線駆動回路
３０５ シール材
３０６ 基板
３０８ 液晶層
３１０ トランジスタ
３１１ トランジスタ
３１３ 液晶素子
３１５ 接続端子電極膜
３１６ 端子電極膜
３１９ 異方性導電膜
３２０ 保護膜
３２１ 絶縁膜
３２３ 絶縁膜
３２４ 保護膜
３３０ 電極膜
３３１ 電極膜
３３２ 絶縁膜
３３３ 絶縁膜
３３５ スペーサ
３５１ 隔壁
３５２ 電界発光層
３５３ 発光素子
３５４ 充填材
４０１ 筐体
４０２ 筐体
４０３ 表示部
４０４ キーボード
４１０ タブレット型端末
４１１ 筐体
４１２ 表示部
４１３ 筐体
４１４ 表示部
４１５ 操作ボタン
４１６ 外部インターフェイス
４１７ スタイラス
４２０ 電子書籍
４２１ 筐体
４２３ 筐体
４２５ 表示部
４２７ 表示部
４３１ 電源
４３３ 操作キー
４３５ スピーカー
４３７ 軸部
４４０ 筐体
４４１ 筐体
４４２ 表示パネル
４４３ スピーカー
４４４ マイクロフォン
４４５ 操作キー
４４６ ポインティングデバイス
４４７ カメラ用レンズ
４４８ 外部接続端子
４４９ 太陽電池セル
４５０ 外部メモリスロット
４６１ 本体
４６３ 接眼部
４６４ 操作スイッチ
４６５ 表示部
４６６ バッテリー
４６７ 表示部
４７０ テレビジョン装置
４７１ 筐体
４７３ 表示部
４７５ スタンド
４８０ リモコン操作機
５０１ 点
５１１ 曲線
５１２ 曲線
５１３ 曲線
５１４ 曲線
５１５ 曲線
５１６ 曲線
５２１ 曲線
５２２ 曲線
５２３ 曲線
５２４ 曲線
５２５ 曲線
５２６ 曲線

Claims (2)

  1. ゲート電極と、
    前記ゲート電極と、ゲート絶縁膜を介して重なる領域を有する酸化物半導体膜と、
    前記酸化物半導体膜上の、第１の絶縁膜と、
    前記酸化物半導体膜と電気的に接続する、ソース電極と、
    前記酸化物半導体膜と電気的に接続する、ドレイン電極と、
    前記第１の絶縁膜及び前記酸化物半導体膜上の、第２の絶縁膜と、
    前記第２の絶縁膜上の、第３の絶縁膜と、を有し、
    前記第１の絶縁膜は、前記酸化物半導体膜のチャネル形成領域と接する第１の領域を有し、
    前記第１の絶縁膜は、前記酸化物半導体膜の端部と接する第２の領域を有し、
    前記第１の絶縁膜は、前記ゲート絶縁膜と同じ材料を有し、
    前記第１の絶縁膜は、前記第２の領域の外側で、前記ゲート絶縁膜と接する第３の領域を有し、
    前記第２の絶縁膜は、酸素と、シリコンとを有し、
    前記第２の絶縁膜は、加熱により、酸素を放出する機能を有し、
    前記第３の絶縁膜は、酸素と、窒素と、シリコンとを有し、
    前記第３の絶縁膜は、前記酸素の含有量が前記窒素の含有量よりも多く、
    前記第３の絶縁膜の密度は、２．３２ｇ／ｃｍ３以上（ただし、２．５０ｇ／ｃｍ３以上を除く）を有し、
    前記第３の絶縁膜の膜厚は、６００ｎｍ以上７００ｎｍ以下を有することを特徴とする半導体装置。
  2. ゲート電極と、
    前記ゲート電極と、ゲート絶縁膜を介して重なる領域を有する酸化物半導体膜と、
    前記酸化物半導体膜上の、第１の絶縁膜と、
    前記酸化物半導体膜と電気的に接続する、ソース電極と、
    前記酸化物半導体膜と電気的に接続する、ドレイン電極と、
    前記第１の絶縁膜及び前記酸化物半導体膜上の、第２の絶縁膜と、
    前記第２の絶縁膜上の、第３の絶縁膜と、を有し、
    前記第１の絶縁膜は、前記酸化物半導体膜のチャネル形成領域と接する第１の領域を有し、
    前記第１の絶縁膜は、前記酸化物半導体膜の端部と接する第２の領域を有し、
    前記第１の絶縁膜は、前記ゲート絶縁膜と同じ材料を有し、
    前記第１の絶縁膜は、前記第２の領域の外側で、前記ゲート絶縁膜と接する第３の領域を有し、
    前記第２の絶縁膜は、酸素と、シリコンとを有し、
    前記第２の絶縁膜は、加熱により、酸素を放出する機能を有し、
    前記第３の絶縁膜は、酸素と、窒素と、シリコンとを有し、
    前記第３の絶縁膜は、前記酸素の含有量が前記窒素の含有量よりも多く、
    前記第３の絶縁膜は、温度１３０℃、相対湿度１００％、１２時間の試験後の膨潤率が４体積％以下を有し、
    前記第３の絶縁膜の膜厚は、６００ｎｍ以上７００ｎｍ以下を有することを特徴とする半導体装置。
JP2012224978A 2011-10-14 2012-10-10 半導体装置 Active JP6096461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012224978A JP6096461B2 (ja) 2011-10-14 2012-10-10 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011227163 2011-10-14
JP2011227163 2011-10-14
JP2012224978A JP6096461B2 (ja) 2011-10-14 2012-10-10 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016079403A Division JP6284973B2 (ja) 2011-10-14 2016-04-12 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2013102145A JP2013102145A (ja) 2013-05-23
JP2013102145A5 JP2013102145A5 (ja) 2014-03-20
JP6096461B2 true JP6096461B2 (ja) 2017-03-15

Family

ID=48081877

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012224978A Active JP6096461B2 (ja) 2011-10-14 2012-10-10 半導体装置
JP2016079403A Expired - Fee Related JP6284973B2 (ja) 2011-10-14 2016-04-12 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016079403A Expired - Fee Related JP6284973B2 (ja) 2011-10-14 2016-04-12 半導体装置の作製方法

Country Status (4)

Country Link
US (1) US20130092929A1 (ja)
JP (2) JP6096461B2 (ja)
TW (1) TWI570938B (ja)
WO (1) WO2013054823A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9349593B2 (en) 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) * 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102227637B1 (ko) * 2013-11-07 2021-03-16 삼성디스플레이 주식회사 적외선 감지 소자, 적외선 감지 소자를 포함하는 적외선 센서 및 이의 제조 방법
JP2015103598A (ja) * 2013-11-22 2015-06-04 富士フイルム株式会社 有機機能層付き基板およびその製造方法
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
TWI666776B (zh) * 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US9379194B2 (en) * 2014-11-09 2016-06-28 Tower Semiconductor Ltd. Floating gate NVM with low-moisture-content oxide cap layer
US9431455B2 (en) * 2014-11-09 2016-08-30 Tower Semiconductor, Ltd. Back-end processing using low-moisture content oxide cap layer

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56157037A (en) * 1980-05-08 1981-12-04 Toshiba Corp Semiconductor device
JP2814009B2 (ja) * 1990-06-05 1998-10-22 三菱電機株式会社 半導体装置の製造方法
JPH1032199A (ja) * 1996-07-17 1998-02-03 Toshiba Corp 半導体装置
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
JP3971641B2 (ja) * 2002-04-18 2007-09-05 大日本印刷株式会社 バリアフィルムとこれを用いた積層材、包装用容器、画像表示媒体およびバリアフィルムの製造方法
JP2005025910A (ja) * 2003-06-13 2005-01-27 Nec Corp 光学的情報記録媒体及びその製造方法
JP2005247678A (ja) * 2004-02-03 2005-09-15 Seiko Epson Corp 酸化シリコン膜の形成方法および酸化シリコン膜
EP1768464A1 (en) * 2004-04-05 2007-03-28 Idemitsu Kosan Co., Ltd. Organic electroluminescence display device
JP5110783B2 (ja) * 2004-10-28 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP4583277B2 (ja) * 2005-09-21 2010-11-17 富士フイルム株式会社 ガスバリアフィルムおよびこれを用いた有機デバイス
KR101432766B1 (ko) * 2006-05-26 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US7960262B2 (en) * 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
JP2009016469A (ja) * 2007-07-03 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2009076232A (ja) * 2007-09-19 2009-04-09 Fujifilm Corp 環境感受性デバイス、環境感受性素子の封止方法
JP5069082B2 (ja) * 2007-10-30 2012-11-07 富士フイルム株式会社 シリコン窒化物膜の製造方法、ガスバリア膜、薄膜素子
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
US8749930B2 (en) * 2009-02-09 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Protection circuit, semiconductor device, photoelectric conversion device, and electronic device
TWI488741B (zh) * 2009-03-17 2015-06-21 Lintec Corp A molded body, a manufacturing method thereof, an electronic device member, and an electronic device
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011013522A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101791812B1 (ko) * 2009-09-04 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI718565B (zh) * 2009-09-10 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置和顯示裝置
WO2011040213A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101751712B1 (ko) * 2009-10-30 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
CN102668096B (zh) * 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR101876473B1 (ko) * 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101751560B1 (ko) * 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20120121931A (ko) * 2010-02-19 2012-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102261505B1 (ko) * 2010-02-26 2021-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US9000438B2 (en) * 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011145632A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP5624628B2 (ja) * 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置
US8772849B2 (en) * 2011-03-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device

Also Published As

Publication number Publication date
TWI570938B (zh) 2017-02-11
WO2013054823A1 (en) 2013-04-18
TW201322458A (zh) 2013-06-01
US20130092929A1 (en) 2013-04-18
JP2016184744A (ja) 2016-10-20
JP6284973B2 (ja) 2018-02-28
JP2013102145A (ja) 2013-05-23

Similar Documents

Publication Publication Date Title
JP7135168B2 (ja) 半導体装置
JP6284973B2 (ja) 半導体装置の作製方法
KR102110716B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP6330066B2 (ja) 半導体装置
US9449991B2 (en) Semiconductor device having circular light-blocking layer
JP2021016008A (ja) トランジスタ
JP6046358B2 (ja) 半導体装置の作製方法
JP6042093B2 (ja) 半導体装置の作製方法
JP2018067721A (ja) 半導体装置
US20120043541A1 (en) Semiconductor device
KR101972756B1 (ko) 반도체 장치
US9755082B2 (en) Semiconductor device including oxide semiconductor with an insulating film including galliium and oxygen
JP2013084944A (ja) 半導体装置およびその作製方法
US9275875B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150923

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160412

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160531

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170216

R150 Certificate of patent or registration of utility model

Ref document number: 6096461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250