JP6088391B2 - 信号処理装置、信号分析システム、信号発生システム、信号分析方法、及び信号発生方法 - Google Patents

Description

本発明は、信号処理装置、信号分析システム、信号発生システム、信号分析方法、及び信号発生方法に係り、特にデイジーチェーン接続可能な信号処理装置、信号分析システム、信号発生システム、信号分析方法、及び信号発生方法に関する。

近年、大容量コンテンツサービスなどの普及により、伝送速度（スループット）の大幅な向上が求められている。例えば、３ＧＰＰ（Third Generation Partnership Project）によるＬＴＥ−Ａ（LTE-Advanced）においては、このような要求に応える技術としてキャリアアグリゲーションやＭＩＭＯ（Multi Input Multi Output）方式などが採用されている。

キャリアアグリゲーションとは、複数の異なる周波数帯域（コンポーネントキャリア）を集約して、より大きな周波数帯域を仮想的に作り出す技術である。このキャリアアグリゲーションにより、例えば伝搬環境が異なる２ＧＨｚ帯と８００ＭＨｚ帯の２つのキャリアを集約することができ、これにより、スループットの向上に加えて、通信の安定性の向上が実現される。

また、ＭＩＭＯ方式とは、送信側の複数Ｍのアンテナと受信側の複数Ｎのアンテナ間に形成されるＭ×Ｎの経路を用いて高速なデータ通信を行う方式である。

このように、複数の異なる信号を同時に送受信する通信システムに対して、送信側の信号の品質を評価する際には信号分析装置が用いられる（例えば、特許文献１参照）。

特開２００９−２５０７１９号公報

例えば２ＧＨｚ帯と８００ＭＨｚ帯のように、周波数の離れた複数の被測定信号の測定を信号分析装置にて行う場合、１台の信号分析装置の測定帯域は限られているので、１台の信号分析装置で複数の被測定信号の解析を行うことは困難である。その場合、複数の信号分析装置を用いて同時並列に測定を行う必要がある。

複数の信号分析装置をトリガ信号により同期させて測定を行う際に、複数の信号分析装置をケーブル接続する方式としては、スター接続とデイジーチェーン接続が挙げられる。

スター接続の場合は、分岐回路（ハブ）を中心に、複数の信号分析装置がケーブルで接続される。このとき、各信号分析装置に同時にトリガを掛けるためには、分岐回路以降のケーブルの長さが厳密に一致する必要がある。

しかしながら、信号分析装置の台数が多くなると、分岐点から各装置への距離が長くなるため、ケーブルの長さもそれに合わせて全て長くしなければならない。特に、何段階にもわたって分岐回路を設ける場合には、電圧低下を防ぐためにバッファを挟む必要が生じ、ケーブル配線が煩雑になるという問題がある。

これに対して、デイジーチェーン接続は、複数の信号分析装置を数珠繋ぎする方式であるため、分岐回路が不要であり、信号分析装置の台数が多い場合においても装置間のケーブル配線が容易に行えるという利点がある。一方で、ケーブルの長さを同一にできないため、それぞれの信号分析装置に同時にトリガを掛けることが困難となる。

このため、デイジーチェーン接続の場合には、複数の信号分析装置間を接続するケーブルの長さを精密に測定して、トリガ信号の遅延時間を予め各信号分析装置にトリガディレイとして設定しておく必要がある。

ケーブル長は、例えばネットワークアナライザを用いてケーブルの群遅延特性を測定することにより得られるが、この測定は煩雑である。また、ケーブル長の測定だけでは装置内部の経路での遅延が考慮されないため、この遅延が誤差として残るという問題もある。

本発明は、このような従来の課題を解決するためになされたものであって、デイジーチェーン接続された複数の信号処理装置を用いて同時並列に信号処理を行う場合に、外部測定器を用いることなく、接続ケーブル及び装置内部の経路に起因する伝搬遅延時間を測定することができ、高い精度で複数の信号処理装置間の同期を取ることが可能な信号処理装置、信号分析システム、信号発生システム、信号分析方法、及び信号発生方法を提供することを目的とする。

上記課題を解決するために、本発明の請求項１の信号処理装置は、デイジーチェーン接続可能な信号処理装置であって、内部トリガ信号を発生するトリガ信号発生部と、トリガ信号入力端子を介して入力される外部トリガ信号または前記内部トリガ信号を検出するとともに、当該外部トリガ信号を出力するトリガ信号検出部と、トリガ信号出力端子を前記トリガ信号検出部及び前記トリガ信号発生部のいずれかの出力側に選択的に接続することにより、前記トリガ信号検出部から出力された前記外部トリガ信号、及び、前記トリガ信号発生部から出力された前記内部トリガ信号のいずれかを前記トリガ信号出力端子を介して選択的に外部に出力する切替部と、前記切替部によって前記トリガ信号出力端子が前記トリガ信号発生部の出力側に接続されるとともに、前記トリガ信号出力端子と前記トリガ信号入力端子との間がケーブルによりコネクタ接続された状態で、前記トリガ信号発生部から出力された前記内部トリガ信号が前記切替部、前記トリガ信号出力端子、及び前記ケーブルを経由して前記トリガ信号検出部で検出されるまでの時間としての遅延補正値を算出する遅延補正値算出部とを備える構成を有している。

この構成により、デイジーチェーン接続された複数の信号処理装置を用いて同時並列に信号処理を行う場合に、外部測定器を用いることなく、接続ケーブル及び装置内部の経路に起因する伝搬遅延時間を測定することができ、高い精度で複数の信号処理装置間の同期を取ることが可能な信号処理装置を実現できる。

また、本発明の請求項２の信号処理装置においては、前記遅延補正値算出部は、前記トリガ信号発生部から前記内部トリガ信号が出力された時刻と、当該内部トリガ信号が前記トリガ信号検出部において検出された時刻との差分を取ることにより、前記遅延補正値を算出する構成を有している。

この構成により、外部測定器を用いることなく、接続ケーブル及び装置内部の経路に起因する伝搬遅延時間を簡易に測定することができる。

また、本発明の請求項３の信号分析システムは、複数台（Ｎ台）の上記の信号処理装置と、当該Ｎ台の信号処理装置を制御する制御装置とを備え、前記切替部によって前記トリガ信号出力端子が前記トリガ信号検出部の出力側に接続されるとともに、ｎ番目の前記信号処理装置の前記トリガ信号出力端子とｎ＋１番目の前記信号処理装置の前記トリガ信号入力端子との間がケーブルによってコネクタ接続された状態で、入力ＲＦ信号に対する信号分析を行う信号分析システムであって、ｎ番目の前記信号処理装置の前記遅延補正値算出部は、前記ケーブルがｎ番目の前記信号処理装置の前記トリガ信号入力端子とｎ番目の前記信号処理装置の前記トリガ信号出力端子との間にコネクタ接続されるとともに、前記切替部によって前記トリガ信号出力端子が前記トリガ信号発生部の出力側に接続された状態で前記遅延補正値を算出し、前記制御装置は、前記各信号処理装置の前記遅延補正値算出部で算出された前記遅延補正値に基づいて、前記各信号処理装置に設定すべき遅延時間を算出する遅延時間算出部を有する構成を有している。

この構成により、外部測定器を用いることなく、接続ケーブル及び装置内部の経路に起因する伝搬遅延時間を測定することができ、高い精度で複数の信号処理装置間の同期を取ることが可能な信号分析システムを実現できる。

また、本発明の請求項４の信号分析システムにおいては、前記各信号処理装置は、前記入力ＲＦ信号に対して信号解析処理を行う信号解析部と、当該信号解析部の信号解析結果を表示する表示部とをさらに有し、前記表示部は、前記トリガ信号検出部によって前記外部トリガ信号が検出された時刻から前記遅延時間だけずれた時刻を基準として前記信号解析結果の表示を行う構成を有している。

この構成により、複数の信号処理装置に表示させる被測定信号のデータがほぼ同タイミングと見なせるため、極めて精度の良い測定を実施することが可能となる。

また、本発明の請求項５の信号分析システムにおいては、前記各信号処理装置は、前記入力ＲＦ信号に対して信号解析処理を行う信号解析部をさらに有し、前記信号解析部は、前記トリガ信号検出部によって前記外部トリガ信号が検出された時刻から前記遅延時間だけずれた時刻を基準として前記信号解析処理を行う構成を有している。

この構成により、複数の信号処理装置での被測定信号に対する処理がほぼ同タイミングで行われるため、極めて精度の良い測定を実施することが可能となる。

また、本発明の請求項６の信号分析システムにおいては、前記遅延時間算出部により算出されたｎ＋１番目の前記信号処理装置の前記遅延時間の絶対値は、１番目からｎ番目までの前記信号処理装置の前記遅延補正値算出部で算出された前記遅延補正値の総和の絶対値に等しい構成を有している。

この構成により、高い精度で複数の信号処理装置間の同期を取ることができる。

また、本発明の請求項７の信号発生システムは、複数台（Ｎ台）の請求項１または請求項２に記載の信号処理装置と、当該Ｎ台の信号処理装置を制御する制御装置とを備え、前記切替部によって前記トリガ信号出力端子が前記トリガ信号検出部の出力側に接続されるとともに、ｎ番目の前記信号処理装置の前記トリガ信号出力端子とｎ＋１番目の前記信号処理装置の前記トリガ信号入力端子との間がケーブルによってコネクタ接続された状態で、出力ＲＦ信号を発生する信号発生システムであって、ｎ番目の前記信号処理装置の前記遅延補正値算出部は、前記ケーブルがｎ番目の前記信号処理装置の前記トリガ信号入力端子とｎ番目の前記信号処理装置の前記トリガ信号出力端子との間にコネクタ接続されるとともに、前記切替部によって前記トリガ信号出力端子が前記トリガ信号発生部の出力側に接続された状態で前記遅延補正値を算出し、前記制御装置は、前記各信号処理装置の前記遅延補正値算出部で算出された前記遅延補正値に基づいて、前記各信号処理装置に設定すべき遅延時間を算出する遅延時間算出部を有する構成を有している。

この構成により、外部測定器を用いることなく、接続ケーブル及び装置内部の経路に起因する伝搬遅延時間を測定することができ、高い精度で複数の信号処理装置間の同期を取ることが可能な信号発生システムを実現できる。

また、本発明の請求項８の信号発生システムにおいては、前記各信号処理装置は、ベースバンド信号を出力するベースバンド信号出力手段と、予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段と、前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段と、前記無線周波数信号の信号レベルを所定信号レベルに設定して出力する信号レベル設定手段と、前記所定信号レベルに設定された無線周波数信号を所定の減衰値で減衰して出力するステップアッテネータとを備え、前記ベースバンド信号出力手段は、前記トリガ信号検出部によって前記外部トリガ信号が検出された時刻から前記遅延時間だけずれた時刻を基準として前記ベースバンド信号を出力する構成を有している。

この構成により、複数の信号処理装置からほぼ同タイミングで出力ＲＦ信号を出力することができる。

また、本発明の請求項９の信号発生システムにおいては、前記遅延時間算出部により算出されたｎ＋１番目の前記信号処理装置の前記遅延時間の絶対値は、１番目からＮ−１番目までの前記信号処理装置の前記遅延補正値算出部で算出された前記遅延補正値の総和の絶対値から、１番目からｎ番目までの前記信号処理装置の前記遅延補正値算出部で算出された前記遅延補正値の総和の絶対値を減算したものに等しい構成を有している。

この構成により、高い精度で複数の信号処理装置間の同期を取ることができる。

また、本発明の請求項１０の信号分析方法は、上記の信号分析システムを用いて、入力ＲＦ信号に対する信号分析を行う信号分析方法であって、ケーブルをｎ番目の前記信号処理装置の前記トリガ信号入力端子とｎ番目の前記信号処理装置の前記トリガ信号出力端子との間にコネクタ接続するケーブル接続段階と、前記切替部によって前記トリガ信号出力端子を前記トリガ信号発生部の出力側に接続する切替段階と、前記切替段階によって前記トリガ信号出力端子が前記トリガ信号発生部の出力側に接続された状態で、前記トリガ信号発生部によって前記内部トリガ信号を前記切替部、前記トリガ信号出力端子、及び前記ケーブルを経由して前記トリガ信号検出部に向けて出力する内部トリガ信号出力段階と、前記内部トリガ信号出力段階で出力された前記内部トリガ信号を前記トリガ信号検出部によって検出する内部トリガ信号検出段階と、前記内部トリガ信号検出段階によって前記内部トリガ信号が検出された時刻と、前記内部トリガ信号出力段階によって前記内部トリガ信号が出力された時刻との差分に基づいて遅延補正値を算出する遅延補正値算出段階と、前記遅延補正値算出段階によって算出された前記遅延補正値に基づいて、前記各信号処理装置に設定すべき遅延時間を算出する遅延時間算出段階とを含む。

また、本発明の請求項１１の信号発生方法は、上記の信号発生システムを用いて、出力ＲＦ信号を発生する信号発生方法であって、ケーブルをｎ番目の前記信号処理装置の前記トリガ信号出力端子とｎ番目の前記信号処理装置の前記トリガ信号入力端子との間にコネクタ接続するケーブル接続段階と、前記切替部によって前記トリガ信号出力端子を前記トリガ信号発生部の出力側に接続する切替段階と、前記切替段階によって前記トリガ信号出力端子が前記トリガ信号発生部の出力側に接続された状態で、前記トリガ信号発生部によって前記内部トリガ信号を前記切替部、前記トリガ信号出力端子、及び前記ケーブルを経由して前記トリガ信号検出部に向けて出力する内部トリガ信号出力段階と、前記内部トリガ信号出力段階で出力された前記内部トリガ信号を前記トリガ信号検出部によって検出する内部トリガ信号検出段階と、前記内部トリガ信号検出段階によって前記内部トリガ信号が検出された時刻と、前記内部トリガ信号出力段階によって前記内部トリガ信号が出力された時刻との差分に基づいて遅延補正値を算出する遅延補正値算出段階と、前記遅延補正値算出段階によって算出された前記遅延補正値に基づいて、前記各信号処理装置に設定すべき遅延時間を算出する遅延時間算出段階とを含む。

本発明は、デイジーチェーン接続された複数の信号処理装置を用いて同時並列に信号処理を行う場合に、外部測定器を用いることなく、接続ケーブル及び装置内部の経路に起因する伝搬遅延時間を測定することができ、高い精度で複数の信号処理装置間の同期を取ることが可能な信号処理装置、信号分析システム、信号発生システム、信号分析方法、及び信号発生方法を提供するものである。

本発明の第１の実施形態としての信号分析システムの構成を示すブロック図である。 本発明の第１の実施形態としての信号分析システムが備える信号分析装置の詳細な構成の一例を示すブロック図である。 本発明の第１の実施形態としての信号分析システムの各ポイントにおけるトリガ信号の波形を示すタイミングチャートである。 本発明の第１の実施形態としての信号分析システムを用いた信号分析方法を説明するためのブロック図である。 本発明の第２の実施形態としての信号発生システムの構成を示すブロック図である。 本発明の第２の実施形態としての信号発生システムが備える信号発生装置の詳細な構成を示すブロック図である。

以下、本発明に係る信号処理装置、信号分析システム、信号発生システム、信号分析方法、及び信号発生方法の実施形態について、図面を用いて説明する。

（第１の実施形態）
まず、本発明の第１の実施形態としての信号分析システム１の構成について説明する。

図１に示すように、本実施形態の信号分析システム１は、複数のケーブルｃ０，ｃ１，ｃ２，ｃ３，・・・，ｃ（Ｎ−１）によりデイジーチェーン接続可能な複数台（Ｎ台）の信号処理装置としての信号分析装置ＳＡ１，ＳＡ２，・・・，ＳＡＮと、Ｎ台の信号分析装置ＳＡ１，ＳＡ２，・・・，ＳＡＮを制御する制御装置１００とを備えるものである。

ケーブルｃ０は、外部のトリガ信号発生器から出力される外部トリガ信号をトリガ信号入力端子１０に入力するためのものである。ケーブルｃｎ（ｎは自然数）は、各信号分析装置ＳＡ１，・・・，ＳＡＮにより入力ＲＦ信号に対する信号分析が行われる際（ＲＦ信号測定モード時）に、ｎ番目の信号分析装置ＳＡｎのトリガ信号出力端子１１とｎ＋１番目の信号分析装置ＳＡ（ｎ＋１）のトリガ信号入力端子１０との間をコネクタ接続するためのものである。

また、ケーブルｃｎ（ｎは自然数）は、ｎ番目の信号分析装置ＳＡｎのトリガ信号出力端子１１とｎ番目の信号分析装置ＳＡｎのトリガ信号入力端子１０との間をコネクタ接続するためのものでもある。

さらに、制御装置１００と各信号分析装置ＳＡ１，・・・，ＳＡＮとは、各信号分析装置ＳＡ１，・・・，ＳＡＮが有する制御端子１２を介して接続されるようになっている。

図２に信号分析装置ＳＡ１の詳細な構成の一例を示す。なお、他の信号分析装置ＳＡ２，・・・，ＳＡＮの構成も信号分析装置ＳＡ１の構成と同様である。信号分析装置ＳＡ１は、ＲＦ部１３、Ａ／Ｄ変換部１４、信号解析部１５、表示部１６、操作部１７、制御部１８、及びトリガ制御部１９を筐体２０内に備える。

筐体２０は、トリガ信号入力端子１０、トリガ信号出力端子１１、制御端子１２、基準周波数信号入力端子２１、及びＲＦ信号入力端子２２を有する。

ＲＦ部１３は、掃引部１３ａ、ローカル信号発生部１３ｂ、及びミキサ部１３ｃを有する。

ローカル信号発生部１３ｂは、制御部１８から掃引部１３ａを介して測定周波数の中心周波数ｆｃの指示を受けて、ローカル周波数（ｆｃ＋ｆ_ＩＦ）のローカル信号を発振してミキサ部１３ｃへ送るようになっている。

なお、ローカル信号発生部１３ｂは、他の信号分析装置ＳＡ２，・・・，ＳＡＮのローカル信号発生部１３ｂあるいは外部の信号発生器から出力された発振周波数（ｆｃ＋ｆ_ＩＦ）の基準周波数信号を基準周波数信号入力端子２１を介して受信し、当該受信した基準周波数信号を自身が発振したローカル周波数（ｆｃ＋ｆ_ＩＦ）のローカル信号の代わりにミキサ部１３ｃに送ることもできるように構成されている。このような構成により、信号分析装置ＳＡ１が他の信号分析装置ＳＡ２，・・・，ＳＡＮとの周波数同期を行うことも可能となる。

ミキサ部１３ｃは、ＲＦ信号入力端子２２から入力された入力ＲＦ信号とローカル周波数（ｆｃ＋ｆ_ＩＦ）のローカル信号（あるいは基準周波数信号）とをミキシングして中間周波数（ｆ_ＩＦ±ΔＦ_Ｍａｘ／２）の信号に変換して、当該中間周波数信号をＡ／Ｄ変換部１４へ送るようになっている。

Ａ／Ｄ変換部１４は、ＲＦ部１３から出力される中間周波数信号（周波数：ｆ_ＩＦ±ΔＦ_Ｍａｘ／２）を制御部１８からの所定のクロックでデジタルデータに変換するようになっている。

トリガ制御部１９は、トリガ信号発生部１９ａ、トリガ信号検出部１９ｂ、切替部１９ｃ、及び遅延補正値算出部１９ｄを有する。ここで、トリガ制御部１９は、例えばＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等の論理回路によって構成される。

トリガ信号発生部１９ａは、内部トリガ信号を発生するようになっている。また、トリガ信号発生部１９ａは、内部トリガ信号を発生した時刻Ｔ_０の情報を遅延補正値算出部１９ｄに出力するようになっている。

トリガ信号検出部１９ｂは、トリガ信号入力端子１０を介して入力されるトリガ信号を検出するとともに、当該トリガ信号を出力するようになっている。また、トリガ信号検出部１９ｂは、トリガ信号を検出した時刻Ｔ_１の情報を遅延補正値算出部１９ｄに出力するようになっている。

ここで、トリガ信号とは、他の信号分析装置などの外部装置から出力される外部トリガ信号、及び、トリガ信号発生部１９ａから出力される内部トリガ信号のいずれかを指すものとする。

切替部１９ｃは、「ＲＦ信号測定モード」において、トリガ信号出力端子１１をトリガ信号検出部１９ｂの出力側に選択的に接続し、トリガ信号検出部１９ｂから出力されたトリガ信号をトリガ信号出力端子１１を介して外部に出力するようになっている。

ＲＦ信号測定モードにおいては、ｎ番目の信号分析装置ＳＡｎのトリガ信号出力端子１１とｎ＋１番目の信号分析装置ＳＡ（ｎ＋１）のトリガ信号入力端子１０との間がケーブルｃｎ（図１参照）によりコネクタ接続されるようになっている。

また、切替部１９ｃは、「遅延補正値算出モード」において、トリガ信号出力端子１１をトリガ信号発生部１９ａの出力側に選択的に接続し、トリガ信号発生部１９ａから出力された内部トリガ信号をトリガ信号出力端子１１を介して外部に出力するようになっている。

遅延補正値算出モードにおいては、ｎ番目の信号分析装置ＳＡｎのトリガ信号出力端子１１とｎ番目の信号分析装置ＳＡｎのトリガ信号入力端子１０との間がケーブルｃｎによりコネクタ接続されるようになっている。

遅延補正値算出部１９ｄは、遅延補正値算出モードにおいて、トリガ信号発生部１９ａから内部トリガ信号が出力された時刻Ｔ_０と、トリガ信号検出部１９ｂで内部トリガ信号が検出された時刻Ｔ_１との差分（Ｔ_１−Ｔ_０）としての遅延補正値を算出するようになっている。

つまり、遅延補正値は、トリガ信号発生部１９ａから出力された内部トリガ信号が切替部１９ｃ、トリガ信号出力端子１１、及びケーブルｃｎを経由してトリガ信号検出部１９ｂで検出されるまでの時間である。

制御装置１００は、各信号分析装置ＳＡ１，・・・，ＳＡ（Ｎ−１）の遅延補正値算出部１９ｄで算出された遅延補正値に基づいて、各信号分析装置ＳＡ１，・・・，ＳＡＮに設定すべき遅延時間を算出する遅延時間算出部１１０を有する。

ここで、遅延時間算出部１１０により算出されるｎ＋１番目の信号分析装置ＳＡ（ｎ＋１）の遅延時間の絶対値は、１番目からｎ番目までの信号分析装置ＳＡ１，・・・，ＳＡｎの遅延補正値算出部１９ｄで算出された遅延補正値の総和の絶対値に等しくなっている。

制御装置１００は、例えばパーソナルコンピュータにより構成され、信号分析装置ＳＡ１，・・・，ＳＡＮに対して各種制御を行うようになっている。制御装置１００には、操作者が各種指示を操作入力する操作部（不図示）や、信号解析結果を表示する表示部（不図示）が接続されていても良い。

制御部１８は、例えばマイクロコンピュータによって構成されており、装置全体の制御を行うようになっている。特に、制御部１８は、トリガ制御部１９から出力された外部トリガ信号と、制御装置１００から出力された遅延時間の情報に基づいて、表示部１６における信号解析結果の表示タイミング、あるいは、信号解析部１５における入力ＲＦ信号に対する信号解析処理の開始タイミングを制御するようになっている。

信号解析部１５は、例えば、元データ記憶部１５ａ、ＦＦＴ処理部１５ｂ、検波部１５ｃ、ログ変換部１５ｄ、及び記憶部１５ｅを有し、ＲＦ信号測定モード時に入力ＲＦ信号に対して信号解析処理を行うものである。

図２に示した構成では、信号解析部１５がＦＦＴ処理を行うとしているが、これはあくまで一例であり、信号解析部１５の処理方法がＦＦＴ処理に限定されるものではない。例えば、信号解析部１５は、変調解析を行うものでも良く、Power vs Time、Frequency vs Time、Phase vs Time等の処理を行うものであっても良い。つまり、これらの解析処理方法も本発明に適用可能である。なお、これらの解析処理方法は、信号分析装置の当業者であれば理解できる方法なので、それらの詳細は割愛する。

元データ記憶部１５ａは、Ａ／Ｄ変換部１４から出力されるデジタルデータ（振幅値）を、測定周波数、クロックの経過時間をアドレスとしたメモリ領域に、ほぼクロックと同じタイミングの書き込み信号により記憶するようになっている。記憶されたデジタルデータは、いわば時間領域のデータである。

ＦＦＴ処理部１５ｂは、操作部１７から受けた、観察周波数ｆｖ、観察時間ｔｖを受けて、元データ記憶部１５ａから該当する測定周波数、及びクロックの経過時間の時間領域データ（デジタルデータ）を読み出すようになっている。

そして、ＦＦＴ処理部１５ｂは、受けた時間領域データを所定時間間隔でＦＦＴ処理して周波数領域データに変換して、操作部１７から指定された観察帯域幅ΔＦの範囲で所望の分解能帯域幅（ＲＢＷ）で各周波数成分とその大きさを算出するようになっている。

このとき、ＦＦＴ処理部１５ｂは、ＦＦＴ処理する処理のタイミングの時間間隔をΔｔとすると、観察周波数の時間領域データから各処理タイミングで時間窓ΔＴ（ΔＴ≧Δｔ）だけの時間領域データを元データ記憶部１５ａから読み出してＦＦＴ処理するようになっている。

そして、ＦＦＴ処理部１５ｂは、処理タイミングを１間隔Δｔだけ時間窓Ｔごとずらしながら、観察時間のｔｖになるまで繰り返しＦＦＴ処理を行うようになっている。つまり、ＦＦＴ処理部１５ｂは、ｍ×Δｔ（例えば、ｍは、１〜ｔｖ／Δｔ）のタイミングで時間位置（アドレス）ｍ×Δｔを中心とした±ΔＴ／２間の時間領域データを読み出してＦＦＴ演算し、これをｍ＝ｔｖ／Δｔになるまで繰り返すようになっている。

時間窓ΔＴは、時間領域データを周波数領域データに変換するのに十分な時間である。極端な例では、１周期にも満たない時間領域データを周波数領域データに変換してもその周波数が分解能良く特定できない恐れがある。なお、タイミングの時間間隔Δｔは、Ａ／Ｄ変換部１４のクロックと同じ周期であっても良い。

検波部１５ｃは、各周波数成分の大きさ（パワー）を実効値、平均値、もしくはピーク値に変換して出力（以下、これを「パワー」と言う。）するようになっている。ログ変換部１５ｄは、検波部１５ｃからの出力を対数に圧縮して記憶部１５ｅへ送るようになっている。

記憶部１５ｅは、例えば、一方のアドレスを観察周波数ｆｖ、他方のアドレスを観察時間ｔｖの経過とするメモリ領域に、該当する周波数成分のパワーを記憶するようになっている。

なお、制御部１８は、信号解析部１５における入力ＲＦ信号に対する信号解析処理の開始タイミングを制御することができるようになっている。具体的には、制御部１８の制御により、例えば、ＦＦＴ処理部１５ｂが観察時間ｔｖに該当する時間領域データを元データ記憶部１５ａから読み出す際に、トリガ信号検出部１９ｂにおいて外部トリガ信号が検出された時刻から、遅延時間算出部１１０により算出された遅延時間だけずれた時刻に該当するクロックの経過時間の時間領域データを読み出すようになっていると良い。

表示部１６は、記憶部１５ｅに記憶された観察周波数各成分のパワーを、例えば観察周波数を縦軸、観察時間を横軸とする座標に色パラメータとして表示するようになっている。

なお、制御部１８は、表示部１６における入力ＲＦ信号に対する上記信号解析結果の表示開始タイミングを制御することができるようになっている。制御部１８の制御により、例えば、トリガ信号検出部１９ｂにおいて外部トリガ信号が検出された時刻から、遅延時間算出部１１０により算出された遅延時間だけずれた時刻を基準として、入力ＲＦ信号に関する上記信号解析結果の表示が行われるようになっていると良い。

＜ＲＦ信号測定モード＞
図１及び図３に示すように、信号分析装置ＳＡ１のトリガ信号入力端子１０（ポイントＢ）から信号分析装置ＳＡ２のトリガ信号入力端子１０（ポイントＤ）までをトリガ信号が伝搬するのに要する時間（以下、これを「伝搬時間」と言う。）ｔ_ｄ１２は、数１で与えられる。

同様に、信号分析装置ＳＡ２のトリガ信号入力端子１０（ポイントＤ）から信号分析装置ＳＡ３のトリガ信号入力端子１０（ポイントＦ）までをトリガ信号が伝搬するのに要する伝搬時間ｔ_ｄ２３は、数２で与えられる。

ここで、ｔ_ｃ１，ｔ_ｃ２，・・・，ｔ_{ｃ（Ｎ−１）}は、トリガ信号がケーブルｃ１，ｃ２，・・・，ｃ（Ｎ−１）を伝搬するのに要する時間である。ｔ_１１，ｔ_２１，・・・，ｔ_Ｎ１は、トリガ信号が信号分析装置ＳＡ１，ＳＡ２，・・・，ＳＡＮのトリガ信号入力端子１０に入力されてからトリガ信号検出部１９ｂに入力されるまでに要する時間であり、全ての信号分析装置ＳＡ１，ＳＡ２，・・・，ＳＡＮでほぼ同一の値となるように設計されている。

また、ｔ_１２，ｔ_２２，・・・，ｔ_Ｎ２は、外部トリガ信号が信号分析装置ＳＡ１，ＳＡ２，・・・，ＳＡＮのトリガ信号検出部１９ｂで検出されてから、切替部１９ｃから出力されるまでに要する時間である。ｔ_１３，ｔ_２３，・・・，ｔ_Ｎ３は、トリガ信号が切替部１９ｃから出力されてから、トリガ信号出力端子１１から出力されるまでに要する時間である。

＜遅延補正値算出モード＞
以下、本実施形態の信号分析システム１における信号分析方法について説明する。
まず、図４（ａ）に示すように操作者により、図１の状態（ＲＦ信号測定モード）における信号分析装置ＳＡ１のトリガ信号入力端子１０からケーブルｃ０が外される。

さらに、図４（ｂ）に示すように操作者により、図１の状態（ＲＦ信号測定モード）において信号分析装置ＳＡ１のトリガ信号出力端子１１と信号分析装置ＳＡ２のトリガ信号入力端子１０との間をコネクタ接続しているケーブルｃ１が、信号分析装置ＳＡ２のトリガ信号入力端子１０から取り外され、信号分析装置ＳＡ１のトリガ信号入力端子１０とトリガ信号出力端子１１との間をコネクタ接続するように繋ぎ換えられる（ケーブル接続段階）。

次に、切替部１９ｃは、トリガ信号出力端子１１をトリガ信号発生部１９ａの出力側に選択的に接続する（切替段階）。

次に、トリガ信号出力端子１１がトリガ信号発生部１９ａの出力側に選択的に接続された状態で、トリガ信号発生部１９ａは、切替部１９ｃ、トリガ信号出力端子１１、及びケーブルｃ１を経由してトリガ信号検出部１９ｂに向けて内部トリガ信号を出力する（内部トリガ信号出力段階）。つまり、信号分析装置ＳＡ１のトリガ制御部１９から外部トリガ信号ではなく、内部トリガ信号のパルス信号が出力される。

次に、トリガ信号検出部１９ｂは、トリガ信号発生部１９ａから出力された内部トリガ信号を検出する（内部トリガ信号検出段階）。

次に、遅延補正値算出部１９ｄは、トリガ信号発生部１９ａから内部トリガ信号が出力された時刻Ｔ_０と、当該内部トリガ信号がケーブルｃ１を経由してトリガ信号検出部１９ｂにおいて検出された時刻Ｔ_１との差分（Ｔ_１−Ｔ_０）としての遅延補正値ｔ_ｄ１２'を算出する（遅延補正値算出段階）。

以下に説明するように、遅延補正値算出段階では、図４（ｂ）に示したポイントＣ'からポイントＢ'までの伝搬時間ｔ_ｄ１２'を遅延補正値として算出する。ｔ_ｄ１２'は数３のように与えられる。

ここで、数１のｔ_ｄ１２は数３のｔ_ｄ１２'を用いて、数４のように表すことができる。

ここで、数４中の（ｔ_１２−ｔ_１２ｐ）は、信号分析装置ＳＡ１に関して、トリガ信号検出部１９ｂからの外部トリガ信号がトリガ信号出力端子１１から出力される場合と、トリガ信号発生部１９ａからの内部トリガ信号がトリガ信号出力端子１１から出力される場合の経路差に起因する時間差である。この経路差は内部ロジックの違いによるものであるため、時間差（ｔ_１２−ｔ_１２ｐ）を十分小さくなるように設計することが可能である。

例えば、上記の経路差として１ｍｍの差があり、波長短縮率が５０％であると仮定すると、（ｔ_１２−ｔ_１２ｐ）は６．６７ｐｓと大変小さい値であり、無視することが可能である。

以上より、遅延補正値ｔ_ｄ１２'を求めることにより、信号分析装置ＳＡ１のトリガ信号入力端子１０（ポイントＢ）から信号分析装置ＳＡ２のトリガ信号入力端子１０（ポイントＤ）までをトリガ信号が伝搬するのに要する伝搬時間ｔ_ｄ１２の近似値が求められる。同様にして、遅延補正値ｔ_ｄ２３'，ｔ_ｄ３４'，・・・，ｔ_{ｄ（Ｎ−１）Ｎ}'を求めることにより、信号分析装置ＳＡ２，・・・，ＳＡ（Ｎ−１）に関する伝搬時間ｔ_ｄ２３，ｔ_ｄ３４，・・・，ｔ_{ｄ（Ｎ−１）Ｎ}の近似値が求められる。表１に経路と遅延補正値との対応関係をまとめる。

次に、制御装置１００は、信号分析装置ＳＡ１，ＳＡ２，・・・，ＳＡ（Ｎ−１）の遅延補正値算出部１９ｄで算出された遅延補正値に基づいて、各信号分析装置ＳＡ１，・・・，ＳＡＮに設定すべき遅延時間を算出する（遅延時間算出段階）。

ここでは、例えば、ｎ＋１番目の信号分析装置ＳＡ（ｎ＋１）の遅延時間は、１番目からｎ番目までの信号分析装置ＳＡ１，・・・，ＳＡｎの遅延補正値算出部１９ｄで算出された遅延補正値の総和に（−１）を乗じたものとして算出される。

図１に示すように、遅延補正値算出段階で求めた遅延補正値を信号分析システム１全体に反映させるためには、制御装置１００は、求めた各信号分析装置ＳＡ１，・・・，ＳＡＮに対する遅延時間の情報を、各信号分析装置ＳＡ１，・・・，ＳＡＮの制御部１８に出力する。

遅延補正値が表１のように与えられる場合、各信号分析装置ＳＡ１，・・・，ＳＡＮに設定すべき遅延時間は表２のように与えられる。

なお、上記の遅延補正値算出モードにおける遅延時間の算出及び設定は、信号分析装置または信号分析システムの出荷前に行われても良いし、ＲＦ信号測定モードの処理の前に毎回行われても良く、あるいは、操作者により任意のタイミングで行われても良い。

以上説明したように、本実施形態によれば、デイジーチェーン接続された複数の信号処理装置を用いて同時並列に信号処理を行う場合に、外部測定器を用いることなく、接続ケーブル及び装置内部の経路に起因する伝搬遅延時間を測定することができ、高い精度で複数の信号処理装置間の同期を取ることができる。例えば、周波数の離れた複数の入力ＲＦ信号を、複数の信号処理装置を用いて同時並列に測定する場合に特に効果を奏する。

さらに、本実施形態によれば、外部測定器を用いずに接続ケーブル及び装置内部の経路に起因する遅延時間を補正できるため、別途外部測定器を用意する必要がなくなり、信号分析システムの構成の簡易化が可能となる。

（第２の実施形態）
続いて、本発明の第２の実施形態としての信号発生システム２について図面を参照しながら説明する。なお、第１の実施形態と同様の構成については同一の符号を付して適宜説明を省略する。また、第１の実施形態と同様の動作についても適宜説明を省略する。

図５に示すように、本実施形態の信号発生システム２は、複数のケーブルｃ０，ｃ１，ｃ２，ｃ３，・・・，ｃ（Ｎ−１）によりデイジーチェーン接続可能なＮ台の信号処理装置としての信号発生装置ＳＧ１，ＳＧ２，・・・，ＳＧＮと、Ｎ台の信号発生装置ＳＧ１，ＳＧ２，・・・，ＳＧＮを制御する制御装置２００とを備えるものである。

第１の実施形態と同様に、ケーブルｃ０は、外部のトリガ信号発生器から出力される外部トリガ信号をトリガ信号入力端子１０に入力するためのものである。ケーブルｃｎ（ｎは自然数）は、後述するＲＦ信号出力モードにおいて、ｎ番目の信号発生装置ＳＧｎのトリガ信号出力端子１１とｎ＋１番目の信号発生装置ＳＧ（ｎ＋１）のトリガ信号入力端子１０との間をコネクタ接続するためのものである。

また、ケーブルｃｎ（ｎは自然数）は、遅延補正値算出モードにおいて、ｎ番目の信号発生装置ＳＧｎのトリガ信号出力端子１１とｎ番目の信号発生装置ＳＧｎのトリガ信号入力端子１０との間をコネクタ接続するためのものでもある。

制御装置２００は、各信号発生装置ＳＧ１，・・・，ＳＧ（Ｎ−１）の遅延補正値算出部１９ｄで算出された遅延補正値に基づいて、各信号発生装置ＳＧ１，・・・，ＳＧＮに設定すべき遅延時間を算出する遅延時間算出部２１０を有する。

ここで、遅延時間算出部２１０により算出されたｎ＋１番目の信号発生装置ＳＧ（ｎ＋１）の遅延時間の絶対値は、１番目からＮ−１番目までの信号発生装置ＳＧ１，・・・，ＳＧ（Ｎ−１）の遅延補正値算出部１９ｄで算出された遅延補正値の総和の絶対値から、１番目からｎ番目までの信号発生装置ＳＧ１，・・・，ＳＧｎの遅延補正値算出部１９ｄで算出された遅延補正値の総和の絶対値を減算したものに等しくなっている。

図６に示すように、信号発生装置ＳＧ１は、波形データ記憶部３１、ＤＡＣ３２及び３３、直交変調部３４、ローカル信号発生部３５、自動レベル制御回路（ＡＬＣ）３６、操作部３７、制御部３８、ステップアッテネータ（ステップＡＴＴ）３９を備えている。なお、他の信号発生装置ＳＧ２，・・・，ＳＧＮの構成も信号発生装置ＳＧ１の構成と同様である。

筐体２０は、トリガ信号入力端子１０、トリガ信号出力端子１１、制御端子１２、基準周波数信号入力端子２１、及びＲＦ信号出力端子４０を有する。

波形データ記憶部３１は、被試験装置を試験するための複数の試験信号データとして、デジタル値のベースバンドの波形データを記憶している。操作者は、操作部３７を操作し、制御部３８を介して、波形データ記憶部３１に記憶された試験信号データを選択して出力できるようになっている。

試験信号データは、Ｉ相成分（同相成分）及びＱ相成分（直交成分）のベースバンドの波形データを含む。波形データは、例えば、図示しないＤＳＰ（Digital Signal Processor）によって生成される。なお、波形データ記憶部３１は、ベースバンド信号出力手段を構成する。

ＤＡＣ３２，３３は、それぞれ、波形データ記憶部３１が出力するＩ相成分及びＱ相成分のデジタル値のベースバンド信号波形データをアナログ値に変換して直交変調部３４に出力するようになっている。

ローカル信号発生部３５は、制御部３８からの制御信号に基づいた局部発振周波数の局部発振信号を生成し、直交変調部３４に出力するように構成されている。ローカル信号発生部３５は、局部発振信号生成手段を構成する。

なお、ローカル信号発生部３５は、信号発生装置ＳＧ１が他の信号発生装置ＳＧ２，・・・，ＳＧＮあるいは外部のローカル信号発生器から出力された発振周波数（ｆｃ＋ｆ_ＩＦ）の基準周波数信号を基準周波数信号入力端子２１を介して受信し、当該受信した基準周波数信号を自身が発振したローカル周波数（ｆｃ＋ｆ_ＩＦ）のローカル信号の代わりに直交変調部３４に出力することもできるように構成されている。このような構成により、信号発生装置ＳＧ１が他の信号発生装置ＳＧ２，・・・，ＳＧＮとの周波数同期を行うことが可能となる。

直交変調部３４は、ＤＡＣ３２からのＩ相成分及びＤＡＣ３３からのＱ相成分と、ローカル信号発生部３５から入力した局部発振信号とを乗算することにより直交変調及び周波数変換を行って無線周波数の信号（ＲＦ信号）を生成してＡＬＣ３６に出力するようになっている。この直交変調部３４は、無線周波数信号生成手段を構成する。

ＡＬＣ３６は、直交変調部３４の出力信号の電力レベルを所定の電力レベルに調整してステップＡＴＴ３９に出力するようになっている。ＡＬＣ３６が設定する電力レベルは、制御部３８からの制御信号によって設定されるようになっている。ＡＬＣ３６は、出力信号レベルを例えば０．１ｄＢ単位で調整できるものである。このＡＬＣ３６は、信号レベル設定手段を構成する。

操作部３７は、操作者が試験条件及び試験手順に関する設定等を行うために操作するものであり、例えば、キーボード、ダイヤル又はマウスのような入力デバイス、これらを制御する制御回路等で構成される。操作者が設定する試験条件としては、例えば、波形データ記憶部３１に記憶された波形データ、ＲＦ信号出力端子４０を介してステップＡＴＴ３９が出力する出力ＲＦ信号の出力レベル及び無線周波数等がある。

制御部３８は、例えばマイクロコンピュータによって構成されており、装置全体の制御を行うようになっている。また、制御部３８は、操作者が操作部３７を操作して設定した各試験条件に基づき、各試験条件を設定する制御信号を波形データ記憶部３１、ローカル信号発生部３５、ＡＬＣ３６、ステップＡＴＴ３９にそれぞれ出力し、各試験条件を設定するようになっている。

特に、制御部３８は、トリガ制御部１９から出力された外部トリガ信号と、制御装置２００から出力された遅延時間の情報に基づいて、波形データ記憶部３１からの試験信号データの出力タイミングを制御するようになっている。

制御部３８は、例えば、トリガ信号検出部１９ｂにおいて外部トリガ信号が検出された時刻から、遅延時間算出部２１０により算出された遅延時間だけずれた時刻に、波形データ記憶部３１から試験信号データを出力させるようになっていると良い。

具体的には、最も外部トリガ信号が遅く受信されるＮ番目の信号発生装置ＳＧＮの遅延時間をゼロとして、他の信号発生装置ＳＧ１，・・・，ＳＧ（Ｎ−１）の波形データ記憶部３１からの試験信号データの出力タイミングをそれぞれの遅延時間だけ遅延させると良い。

なお、ＡＬＣ３６に対する設定としては、例えば、操作者が信号発生装置ＳＧ１の出力レベルを−４０．２ｄＢｍに設定した場合、制御部３８は、ステップＡＴＴ３９の減衰量を３０ｄＢに設定し、ＡＬＣ３６に対し、出力信号レベルを−１０．２ｄＢｍに設定するための制御信号を出力する。

ステップＡＴＴ３９は、各々の減衰量が予め定められた複数のアッテネータセクションを備え、各アッテネータセクションの減衰量の組み合わせにより、入力したＲＦ信号のレベルを所定の減衰量のステップで減衰することができるＡＴＴである。このステップＡＴＴ３９は、制御部３８からの制御信号によって設定された減衰量で入力信号を減衰し、操作者が所望する電力レベルの出力ＲＦ信号を出力するようになっている。

以下、本実施形態の信号発生システム２における信号発生方法について説明する。
まず、図４（ａ）に示したように操作者により、図５の状態（ＲＦ信号出力モード）における信号発生装置ＳＧ１のトリガ信号入力端子１０からケーブルｃ０が外される。

さらに、図４（ｂ）に示したように操作者により、図５の状態（ＲＦ信号出力モード）における信号発生装置ＳＧ１のトリガ信号出力端子１１と信号発生装置ＳＧ２のトリガ信号入力端子１０との間をコネクタ接続しているケーブルｃ１が、信号発生装置ＳＧ２のトリガ信号入力端子１０から取り外され、信号発生装置ＳＧ１のトリガ信号入力端子１０とトリガ信号出力端子１１との間をコネクタ接続するように繋ぎ換えられる（ケーブル接続段階）。

次に、切替部１９ｃは、トリガ信号出力端子１１をトリガ信号発生部１９ａの出力側に選択的に接続する（切替段階）。

次に、トリガ信号出力端子１１がトリガ信号発生部１９ａの出力側に選択的に接続された状態で、トリガ信号発生部１９ａは、切替部１９ｃ、トリガ信号出力端子１１、及びケーブルｃ１を経由してトリガ信号検出部１９ｂに向けて内部トリガ信号を出力する（内部トリガ信号出力段階）。

次に、トリガ信号検出部１９ｂは、トリガ信号発生部１９ａから出力された内部トリガ信号を検出する（内部トリガ信号検出段階）。

次に、遅延補正値算出部１９ｄは、トリガ信号発生部１９ａから内部トリガ信号が出力された時刻Ｔ_０と、当該内部トリガ信号がケーブルｃ１を経由してトリガ信号検出部１９ｂにおいて検出された時刻Ｔ_１との差分（Ｔ_１−Ｔ_０）としての遅延補正値ｔ_ｄ１２'を算出する（遅延補正値算出段階）。

次に、制御装置２００は、信号発生装置ＳＧ１，ＳＧ２，・・・，ＳＧ（Ｎ−１）の遅延補正値算出部１９ｄで算出された遅延補正値に基づいて、各信号発生装置ＳＧ１，・・・，ＳＧＮに設定すべき遅延時間を算出する（遅延時間算出段階）。

ここでは、例えば、ｎ＋１番目の信号発生装置ＳＧ（ｎ＋１）の遅延時間は、１番目からＮ−１番目までの信号発生装置ＳＧ１，・・・，ＳＧ（Ｎ−１）の遅延補正値算出部１９ｄで算出された遅延補正値の総和から、１番目からｎ番目までの信号発生装置ＳＧ１，・・・，ＳＧｎの遅延補正値算出部１９ｄで算出された遅延補正値の総和を減算したものとして算出される。

図５に示すように、遅延補正値算出段階で求めた遅延補正値を信号発生システム２に反映させるためには、制御装置２００は、求めた各信号発生装置ＳＧ１，・・・，ＳＧＮに対する遅延時間の情報を、各信号発生装置ＳＧ１，・・・，ＳＧＮの制御部３８に出力する。

各信号発生装置ＳＧ１，・・・，ＳＧＮに設定すべき遅延時間は、例えば下記の表３のように与えられる。

なお、上記の遅延補正値算出モードにおける遅延時間の算出及び設定は、信号発生装置または信号発生システムの出荷前に行われても良いし、ＲＦ信号出力モードの処理の前に毎回行われても良く、あるいは、操作者により任意のタイミングで行われても良い。

以上説明したように、本実施形態によれば、複数の信号処理装置からほぼ同タイミングで出力ＲＦ信号を出力することができる。例えば、ＭＩＭＯ方式を用いて複数の出力ＲＦ信号を同時に送信する場合に特に効果を奏する。

本発明の信号処理装置、信号分析システム、信号発生システム、信号分析方法、及び信号発生方法は、例えばキャリアアグリゲーションやＭＩＭＯやアダプティブアンテナなどの技術を用いた、複数の異なる信号を同時に送受信する通信システムに適用することができる。

１ 信号分析システム
２ 信号発生システム
ＳＡ１，ＳＡ２，・・・，ＳＡＮ 信号分析装置
ＳＧ１，ＳＧ２，・・・，ＳＧＮ 信号発生装置
ｃ１，ｃ２，・・・，ｃＮ ケーブル
１０ トリガ信号入力端子
１１ トリガ信号出力端子
１３ ＲＦ部
１３ａ 掃引部
１３ｂ ローカル信号発生部
１３ｃ ミキサ部
１４ Ａ／Ｄ変換部
１５ 信号解析部
１５ａ 元データ記憶部
１５ｂ ＦＦＴ処理部
１５ｃ 検波部
１５ｄ ログ変換部
１５ｅ 記憶部
１６ 表示部
１８，３８ 制御部
１９ トリガ制御部
１９ａ トリガ信号発生部
１９ｂ トリガ信号検出部
１９ｃ 切替部
１９ｄ 遅延補正値算出部
３１ 波形データ記憶部（ベースバンド信号出力手段）
３４ 直交変調部（無線周波数信号生成手段）
３５ ローカル信号発生部（局部発振信号生成手段）
３６ ＡＬＣ（信号レベル設定手段）
３９ ステップアッテネータ（ステップＡＴＴ）
１００，２００ 制御装置
１１０，２１０ 遅延時間算出部

Claims (11)

1. デイジーチェーン接続可能な信号処理装置（ＳＡ１，・・・，ＳＡＮ，ＳＧ１，・・・，ＳＧＮ）であって、
   内部トリガ信号を発生するトリガ信号発生部（１９ａ）と、
   トリガ信号入力端子（１０）を介して入力される外部トリガ信号または前記内部トリガ信号を検出するとともに、当該外部トリガ信号を出力するトリガ信号検出部（１９ｂ）と、
   トリガ信号出力端子（１１）を前記トリガ信号検出部及び前記トリガ信号発生部のいずれかの出力側に選択的に接続することにより、前記トリガ信号検出部から出力された前記外部トリガ信号、及び、前記トリガ信号発生部から出力された前記内部トリガ信号のいずれかを前記トリガ信号出力端子を介して選択的に外部に出力する切替部（１９ｃ）と、
   前記切替部によって前記トリガ信号出力端子が前記トリガ信号発生部の出力側に接続されるとともに、前記トリガ信号出力端子と前記トリガ信号入力端子との間がケーブル（ｃ１，・・・，ｃ（Ｎ−１））によりコネクタ接続された状態で、前記トリガ信号発生部から出力された前記内部トリガ信号が前記切替部、前記トリガ信号出力端子、及び前記ケーブルを経由して前記トリガ信号検出部で検出されるまでの時間としての遅延補正値を算出する遅延補正値算出部（１９ｄ）とを備えることを特徴とする信号処理装置。
2. 前記遅延補正値算出部は、前記トリガ信号発生部から前記内部トリガ信号が出力された時刻と、当該内部トリガ信号が前記トリガ信号検出部において検出された時刻との差分を取ることにより、前記遅延補正値を算出することを特徴とする請求項１に記載の信号処理装置。
3. 複数台（Ｎ台）の請求項１または請求項２に記載の信号処理装置と、当該Ｎ台の信号処理装置を制御する制御装置（１００）とを備え、前記切替部によって前記トリガ信号出力端子が前記トリガ信号検出部の出力側に接続されるとともに、ｎ番目の前記信号処理装置の前記トリガ信号出力端子とｎ＋１番目の前記信号処理装置の前記トリガ信号入力端子との間がケーブル（ｃ１，・・・，ｃ（Ｎ−１））によってコネクタ接続された状態で、入力ＲＦ信号に対する信号分析を行う信号分析システム（１）であって、
   ｎ番目の前記信号処理装置の前記遅延補正値算出部は、
   前記ケーブルがｎ番目の前記信号処理装置の前記トリガ信号入力端子とｎ番目の前記信号処理装置の前記トリガ信号出力端子との間にコネクタ接続されるとともに、前記切替部によって前記トリガ信号出力端子が前記トリガ信号発生部の出力側に接続された状態で前記遅延補正値を算出し、
   前記制御装置は、前記各信号処理装置の前記遅延補正値算出部で算出された前記遅延補正値に基づいて、前記各信号処理装置に設定すべき遅延時間を算出する遅延時間算出部（１１０）を有することを特徴とする信号分析システム。
4. 前記各信号処理装置は、前記入力ＲＦ信号に対して信号解析処理を行う信号解析部（１５）と、当該信号解析部の信号解析結果を表示する表示部（１６）とをさらに有し、
   前記表示部は、前記トリガ信号検出部によって前記外部トリガ信号が検出された時刻から前記遅延時間だけずれた時刻を基準として前記信号解析結果の表示を行うことを特徴とする請求項３に記載の信号分析システム。
5. 前記各信号処理装置は、前記入力ＲＦ信号に対して信号解析処理を行う信号解析部（１５）をさらに有し、
   前記信号解析部は、前記トリガ信号検出部によって前記外部トリガ信号が検出された時刻から前記遅延時間だけずれた時刻を基準として前記信号解析処理を行うことを特徴とする請求項３に記載の信号分析システム。
6. 前記遅延時間算出部により算出されたｎ＋１番目の前記信号処理装置の前記遅延時間の絶対値は、１番目からｎ番目までの前記信号処理装置の前記遅延補正値算出部で算出された前記遅延補正値の総和の絶対値に等しいことを特徴とする請求項３から請求項５のいずれか一項に記載の信号分析システム。
7. 複数台（Ｎ台）の請求項１または請求項２に記載の信号処理装置と、当該Ｎ台の信号処理装置を制御する制御装置（２００）とを備え、前記切替部によって前記トリガ信号出力端子が前記トリガ信号検出部の出力側に接続されるとともに、ｎ番目の前記信号処理装置の前記トリガ信号出力端子とｎ＋１番目の前記信号処理装置の前記トリガ信号入力端子との間がケーブル（ｃ１，・・・，ｃ（Ｎ−１））によってコネクタ接続された状態で、出力ＲＦ信号を発生する信号発生システム（２）であって、
   ｎ番目の前記信号処理装置の前記遅延補正値算出部は、
   前記ケーブルがｎ番目の前記信号処理装置の前記トリガ信号入力端子とｎ番目の前記信号処理装置の前記トリガ信号出力端子との間にコネクタ接続されるとともに、前記切替部によって前記トリガ信号出力端子が前記トリガ信号発生部の出力側に接続された状態で前記遅延補正値を算出し、
   前記制御装置は、前記各信号処理装置の前記遅延補正値算出部で算出された前記遅延補正値に基づいて、前記各信号処理装置に設定すべき遅延時間を算出する遅延時間算出部（１１０）を有することを特徴とする信号発生システム。
8. 前記各信号処理装置は、
   ベースバンド信号を出力するベースバンド信号出力手段（３１）と、
   予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段（３５）と、
   前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段（３４）と、
   前記無線周波数信号の信号レベルを所定信号レベルに設定して出力する信号レベル設定手段（３６）と、
   前記所定信号レベルに設定された無線周波数信号を所定の減衰値で減衰して出力するステップアッテネータ（３９）とを備え、
   前記ベースバンド信号出力手段は、前記トリガ信号検出部によって前記外部トリガ信号が検出された時刻から前記遅延時間だけずれた時刻を基準として前記ベースバンド信号を出力することを特徴とする請求項７に記載の信号発生システム。
9. 前記遅延時間算出部により算出されたｎ＋１番目の前記信号処理装置の前記遅延時間の絶対値は、１番目からＮ−１番目までの前記信号処理装置の前記遅延補正値算出部で算出された前記遅延補正値の総和の絶対値から、１番目からｎ番目までの前記信号処理装置の前記遅延補正値算出部で算出された前記遅延補正値の総和の絶対値を減算したものに等しいことを特徴とする請求項７または請求項８に記載の信号発生システム。
10. 請求項３に記載の信号分析システムを用いて、入力ＲＦ信号に対する信号分析を行う信号分析方法であって、
    ケーブル（ｃｎ）をｎ番目の前記信号処理装置の前記トリガ信号入力端子とｎ番目の前記信号処理装置の前記トリガ信号出力端子との間にコネクタ接続するケーブル接続段階と、
    前記切替部によって前記トリガ信号出力端子を前記トリガ信号発生部の出力側に接続する切替段階と、
    前記切替段階によって前記トリガ信号出力端子が前記トリガ信号発生部の出力側に接続された状態で、前記トリガ信号発生部によって前記内部トリガ信号を前記切替部、前記トリガ信号出力端子、及び前記ケーブルを経由して前記トリガ信号検出部に向けて出力する内部トリガ信号出力段階と、
    前記内部トリガ信号出力段階で出力された前記内部トリガ信号を前記トリガ信号検出部によって検出する内部トリガ信号検出段階と、
    前記内部トリガ信号検出段階によって前記内部トリガ信号が検出された時刻と、前記内部トリガ信号出力段階によって前記内部トリガ信号が出力された時刻との差分に基づいて遅延補正値を算出する遅延補正値算出段階と、
    前記遅延補正値算出段階によって算出された前記遅延補正値に基づいて、前記各信号処理装置に設定すべき遅延時間を算出する遅延時間算出段階とを含むことを特徴とする信号分析方法。
11. 請求項７に記載の信号発生システムを用いて、出力ＲＦ信号を発生する信号発生方法であって、
    ケーブル（ｃｎ）をｎ番目の前記信号処理装置の前記トリガ信号出力端子とｎ番目の前記信号処理装置の前記トリガ信号入力端子との間にコネクタ接続するケーブル接続段階と、
    前記切替部によって前記トリガ信号出力端子を前記トリガ信号発生部の出力側に接続する切替段階と、
    前記切替段階によって前記トリガ信号出力端子が前記トリガ信号発生部の出力側に接続された状態で、前記トリガ信号発生部によって前記内部トリガ信号を前記切替部、前記トリガ信号出力端子、及び前記ケーブルを経由して前記トリガ信号検出部に向けて出力する内部トリガ信号出力段階と、
    前記内部トリガ信号出力段階で出力された前記内部トリガ信号を前記トリガ信号検出部によって検出する内部トリガ信号検出段階と、
    前記内部トリガ信号検出段階によって前記内部トリガ信号が検出された時刻と、前記内部トリガ信号出力段階によって前記内部トリガ信号が出力された時刻との差分に基づいて遅延補正値を算出する遅延補正値算出段階と、
    前記遅延補正値算出段階によって算出された前記遅延補正値に基づいて、前記各信号処理装置に設定すべき遅延時間を算出する遅延時間算出段階とを含むことを特徴とする信号発生方法。

Images