JP6077280B2 - 表示装置及び電子機器 - Google Patents

表示装置及び電子機器 Download PDF

Info

Publication number
JP6077280B2
JP6077280B2 JP2012254466A JP2012254466A JP6077280B2 JP 6077280 B2 JP6077280 B2 JP 6077280B2 JP 2012254466 A JP2012254466 A JP 2012254466A JP 2012254466 A JP2012254466 A JP 2012254466A JP 6077280 B2 JP6077280 B2 JP 6077280B2
Authority
JP
Japan
Prior art keywords
driving transistor
transistor
drain
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012254466A
Other languages
English (en)
Other versions
JP2013137525A (ja
JP2013137525A5 (ja
Inventor
池田　隆之
隆之 池田
中川　貴史
貴史 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012254466A priority Critical patent/JP6077280B2/ja
Publication of JP2013137525A publication Critical patent/JP2013137525A/ja
Publication of JP2013137525A5 publication Critical patent/JP2013137525A5/ja
Application granted granted Critical
Publication of JP6077280B2 publication Critical patent/JP6077280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/005—Power supply circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Geometry (AREA)

Description

本発明の一態様は、表示装置に関する。また、電子機器に関する。
近年、表示装置の高精細化に関する技術開発が進められている。
上記表示装置としては、例えばエレクトロルミネセンス表示装置（ＥＬ表示装置ともいう）などが挙げられる（例えば特許文献１）。上記ＥＬ表示装置は、エレクトロルミネセンス素子（ＥＬ素子ともいう。）と、ＥＬ素子に供給する電流量を制御する駆動トランジスタと、を備える。
上記ＥＬ表示装置を高精細にするには画素の数を増やして解像度を高くすればよい。このとき、ＥＬ表示装置では、複数の画素の間での輝度特性のばらつきを低減すること、及び駆動回路の動作速度を高めることが求められる。そのため、ＥＬ表示装置を構成する電界効果トランジスタとしては、電界効果移動度が高く、電気特性のばらつきが少ないトランジスタを用いることが好ましく、例えば単結晶シリコン層をチャネル形成領域に用いた電界効果トランジスタを用いることが好ましい。
一方、一定のパネルサイズにおいて、画素の数を増やしていくと画素一つあたりの面積が小さくなっていく。ＥＬ素子は、面積に応じて必要な電流量が決まる。よって、画素面積の縮小に伴いＥＬ素子の面積も小さくなるため、ＥＬ素子に供給する電流量を減らす必要がある。ＥＬ素子に供給する電流量を減らすためには、例えば、駆動トランジスタのソースとドレインの間に流れる電流（ドレイン電流ともいう。）を少なくすればよい。
特開２００６−３０１６２９号公報
従来の表示装置では、高精細化に伴い、ＥＬ素子に供給する電流量を減少させることで、画素面積が拡大してしまうといった問題があった。そのため、表示装置の高精細化が阻害されてしまう。その理由について以下に説明する。
従来の表示装置において、製造工程を増やさず、他の電界効果トランジスタの特性（電界効果移動度、閾値電圧、又は電気特性ばらつきなど）を維持したまま、駆動トランジスタのドレイン電流を少なくするには、駆動トランジスタのチャネル長を長くし、チャネル幅を狭くする必要がある。チャネル幅は、加工精度の限界により一定の値までしか狭くできないため、駆動トランジスタのチャネル長を長くすることで駆動トランジスタのドレイン電流を減らさなくてはならない。駆動トランジスタのチャネル長が長くなると、当然画素面積が拡大するため、高精細化により画素一つあたりの面積が小さくなっていく中で駆動トランジスタのチャネル長を長くすることは困難である。
上記問題に鑑み、本発明の一態様では、ＥＬ素子に供給される電流を少なくしても画素面積の拡大を抑制することを課題の一つとする。
本発明の一態様では、スイッチトランジスタと、第１の駆動トランジスタと、ＥＬ素子と、第１の駆動トランジスタとＥＬ素子との間に設けられた第２の駆動トランジスタにより表示装置の画素回路を構成する。
第１の駆動トランジスタは、ゲートにスイッチトランジスタを介してデータ信号の電位が与えられ、データ信号の電位に応じてドレイン電流の値を制御する。
第２の駆動トランジスタは、第１の駆動トランジスタと同一工程で形成され、同じ導電型である。また、第２の駆動トランジスタが有するゲートには、電源電位が与えられる。上記電源電位は、定電位であることが好ましい。
第１の駆動トランジスタ及び第２の駆動トランジスタは、ＥＬ素子に供給する電流値を制御する機能を有する。
さらに、本発明の一態様では、第１の駆動トランジスタ及び第２の駆動トランジスタにより、第１の駆動トランジスタが線形領域の場合、飽和領域における第２の駆動トランジスタのドレイン電流の最大値をＩｄｍａｘとしたとき、Ｉｄｍａｘが下記数式（１）を満たすように第２の駆動トランジスタのドレイン電流を制御する。
ただし、数式（１）中、Ｌ１は第１の駆動トランジスタのチャネル長、Ｌ２は第２の駆動トランジスタのチャネル長、Ｗは第１の駆動トランジスタのチャネル幅、μは第１の駆動トランジスタの電界効果移動度、Ｖｇは第１の駆動トランジスタが有するゲートとソースの間の電圧、Ｖｔｈは第１の駆動トランジスタの閾値電圧、Ｃｏｘは第１の駆動トランジスタのゲート容量と第２の駆動トランジスタのゲート容量の和をそれぞれ表す。
以上のように、本発明の一態様では、第１の駆動トランジスタ及び第２の駆動トランジスタにより、上記数式（１）を満たすように、飽和領域における第２の駆動トランジスタのドレイン電流の値を制御してＥＬ素子に供給する電流値を小さくする。
また、本発明の一態様では、上記画素回路を備える表示装置を用いて電子機器の筐体に設けられるパネルを構成する。
本発明の一態様では、第１の駆動トランジスタ及び第２の駆動トランジスタにより、第２の駆動トランジスタのドレイン電流を少なくし、ＥＬ素子に供給される電流を少なくしても、第１の駆動トランジスタのチャネル長と第２の駆動トランジスタのチャネル長の和を従来の駆動トランジスタのチャネル長以下にすることができる。よって、画素面積の増大を抑制できる。
表示装置の回路構成を説明するための回路図。 比較例の表示装置の回路構成を説明するための回路図。 トランジスタのソースとドレインの電圧を変化させた場合のドレイン電流の変化を計算した結果を示す図。 トランジスタのソースとドレインの電圧を変化させた場合のドレイン電流の変化を計算した結果を示す図。 アクティブマトリクス基板の構造例を示す平面模式図と断面模式図。 表示装置の構造例を示す断面模式図。 表示装置の構成例を示すブロック図。 電子機器を説明するための図。
本発明の実施形態の例について説明する。なお、本発明の趣旨及び範囲から逸脱することなく実施形態の内容を変更することは、当業者であれば容易である。よって、例えば本発明は、下記実施形態の記載内容に限定されない。
なお、各実施形態の内容を互いに適宜組み合わせることができる。また、各実施形態の内容を互いに適宜置き換えることができる。
また、第１、第２などの序数は、構成要素の混同を避けるために付しており、各構成要素の数は、序数の数に限定されない。
（実施形態１）
本実施形態では、本発明の一態様である表示装置の例について図１乃至７を用いて説明する。
まず、本実施形態の表示装置が備える画素回路の回路構成について図１を用いて説明する。図１は、画素回路の回路構成を示す回路図である。
図１に示すように、本実施形態の表示装置は、電界効果トランジスタであるスイッチトランジスタ１１０と、電界効果トランジスタである第１の駆動トランジスタ１１１と、容量素子１３０と、ＥＬ素子（エレクトロルミネセンス素子）１２０と、電界効果トランジスタである第２の駆動トランジスタ１１２と、を備える。
スイッチトランジスタ１１０が有するソース及びドレインの一方には、データ信号線ＤＬによりデータ信号の電位が与えられる。また、スイッチトランジスタ１１０が有するゲートには、ゲート信号線ＧＬによりゲート信号の電位が与えられる。なお、スイッチトランジスタ１１０をダブルゲート構造のトランジスタとすることによりトランジスタのオフ電流を低減できるが、これに限定されない。また、図１では、スイッチトランジスタ１１０がＮチャネル型トランジスタであるが、これに限定されず、Ｐチャネル型トランジスタであってもよい。スイッチトランジスタ１１０は、画素回路に保持されるデータ信号のデータを書き換えるか否かを制御する機能を有する。
第１の駆動トランジスタ１１１が有するソース及びドレインの一方には、第１の電源線ＰＳＬ１を介して第１の電源電位ＶＰ１が与えられる。また、第１の駆動トランジスタ１１１が有するゲートは、スイッチトランジスタ１１０が有するソース及びドレインの他方に接続される。なお、第１の駆動トランジスタ１１１が有するゲートとスイッチトランジスタ１１０が有するソース及びドレインの他方は必ずしも直接接続していなくてもよく、第１の駆動トランジスタ１１１が有するゲートの電位がデータ信号によって制御される構成であればよい。また、第１の駆動トランジスタ１１１は、Ｐチャネル型トランジスタに限定されず、Ｎチャネル型トランジスタであってもよい。第１の駆動トランジスタ１１１は、ＥＬ素子１２０に供給する電流量を制御する機能を有する。
容量素子１３０が有する一対の電極の一方には、容量線ＣｓＬを介して容量電位が与えられる。また、容量素子１３０が有する一対の電極の他方は、第１の駆動トランジスタ１１１のゲートに接続される。なお、容量素子１３０がＭＯＳ容量であり、容量線ＣｓＬと第１の電源線ＰＳＬ１が接続され、容量電位として第１の電源電位ＶＰ１を供給する構成に限定されない。例えば、容量線ＣｓＬと第１の電源線ＰＳＬ１を接続せずに容量電位として第１の電源電位ＶＰ１と異なる電位を与えてもよい。また、必ずしも容量素子１３０を設けなくてもよい。容量素子１３０は、画素回路にデータ信号のデータが書き込まれたときに、第１の駆動トランジスタ１１１が有するゲートに蓄積される電荷を保持する保持容量としての機能を有する。
ＥＬ素子１２０が有するアノード及びカソードの一方には、第２の電源線ＰＳＬ２を介して第２の電源電位ＶＰ２が与えられる。なお、ＥＬ素子１２０は、順積みのＥＬ素子に限定されず、逆積みのＥＬ素子であってもよい。ＥＬ素子１２０は、第２の駆動トランジスタ１１２のドレイン電流に応じた輝度で発光する機能を有する。
第２の駆動トランジスタ１１２は、第１の駆動トランジスタ１１１と同一工程により形成され、且つ同じ導電型のトランジスタである。第２の駆動トランジスタ１１２が有するソース及びドレインの一方は、第１の駆動トランジスタ１１１が有するソース及びドレインの他方に接続される。また、第２の駆動トランジスタ１１２が有するソース及びドレインの他方は、ＥＬ素子１２０が有するアノード及びカソードの他方に接続される。また、第２の駆動トランジスタ１１２が有するゲートには、第３の電源線ＰＳＬ３を介して第３の電源電位ＶＰ３が与えられる。第３の電源電位ＶＰ３は、定電位であることが好ましく、また、一定の範囲内の振幅であれば定電位とみなすことができる。なお、第２の駆動トランジスタ１１２は、Ｐチャネル型トランジスタに限定されず、Ｎチャネル型トランジスタであってもよい。また、第１の駆動トランジスタ１１１のチャネル長が第２の駆動トランジスタ１１２のチャネル長よりも長い構成に限定されず、第２の駆動トランジスタ１１２のチャネル長が第１の駆動トランジスタ１１１のチャネル長よりも長い構成であってもよい。第２の駆動トランジスタ１１２は、ＥＬ素子１２０に供給する電流量を制御する機能を有する。
次に、図１に示す表示装置の駆動方法例について説明する。このとき、第１の電源電位を高電源電位とし、第２の電源電位を低電源電位とする。
まず、ゲート信号の電位によりゲート信号線ＧＬの電位を設定し、スイッチトランジスタ１１０をオン状態にする。また、データ信号の電位によりデータ信号線ＤＬの電位を設定する。
このとき、第１の駆動トランジスタ１１１のゲートの電位がデータ信号の電位と同等の値になる。このとき、第１の駆動トランジスタ１１１のドレイン電流をＩｄ１１１とする。
また、第１の駆動トランジスタ１１１のドレイン電流に応じて、第２の駆動トランジスタ１１２が飽和領域で動作する。このとき、第２の駆動トランジスタ１１２のドレイン電流をＩｄ１１２とする。
飽和領域における第２の駆動トランジスタ１１２のドレイン電流（Ｉｄ１１２）は、下記数式（２）により求められる。
数式（２）中、Ｌ１１２は第２の駆動トランジスタ１１２のチャネル長、Ｗ１１２は第２の駆動トランジスタ１１２のチャネル幅、μ１１２は第２の駆動トランジスタ１１２の電界効果移動度、Ｖｇ１１２は第２の駆動トランジスタ１１２のゲートとソースの間の電圧、Ｖｔｈ１１２は第２の駆動トランジスタ１１２の閾値電圧、Ｃｏｘ１１２は第２の駆動トランジスタ１１２のゲート容量をそれぞれ表す。
飽和領域における第２の駆動トランジスタ１１２のドレイン電流は、第１の駆動トランジスタ１１１のドレイン電流と等しいとみなすことができる。つまり、ＥＬ素子１２０の輝度は、データ信号の電位に応じた値となる。
なお、ＥＬ素子１２０が劣化した場合であっても、第２の駆動トランジスタ１１２が飽和領域で動作することにより、ＥＬ素子１２０に供給される電流値の変動を抑制できる。
さらに、本実施形態の表示装置では、第１の駆動トランジスタ１１１が線形領域の場合、飽和領域における第２の駆動トランジスタ１１２のドレイン電流の最大値をＩｄ１１２ｍａｘとしたとき、Ｉｄ１１２ｍａｘが下記数式（３）を満たすように、第２の駆動トランジスタ１１２のドレイン電流を第１の駆動トランジスタ１１１及び第２の駆動トランジスタ１１２により、制御する。
数式（３）中、Ｌ１１１は第１の駆動トランジスタ１１１のチャネル長、Ｌ１１２は第２の駆動トランジスタ１１２のチャネル長、Ｗ１１１は第１の駆動トランジスタ１１１のチャネル幅、μ１１１は第１の駆動トランジスタ１１１の電界効果移動度、Ｖｇ１１１は第１の駆動トランジスタ１１１のゲートとソースの間の電圧、Ｖｔｈ１１１は第１の駆動トランジスタ１１１の閾値電圧、ＣｏｘＺは第１の駆動トランジスタ１１１と第２の駆動トランジスタ１１２のゲート容量の和をそれぞれ表す。
上記数式（３）の右辺の式は、図１に示す第１の駆動トランジスタ１１１及び第２の駆動トランジスタ１１２を合わせて第３の駆動トランジスタとみなし、第３の駆動トランジスタが有するソース及びドレインの一方が第１の電源線ＰＳＬ１に接続され、他方がＥＬ素子１２０が有するアノード及びカソードの他方に接続され、第３の駆動トランジスタのチャネル長が、図１に示す第１の駆動トランジスタ１１１のチャネル長と第２の駆動トランジスタ１１２のチャネル長の和である場合の、飽和領域における第３の駆動トランジスタのドレイン電流を求める式に等しい。
本実施形態の表示装置において、第１の駆動トランジスタ１１１及び第２の駆動トランジスタ１１２は、同一工程により形成され、且つ同じ導電型である。よって、第１の駆動トランジスタ１１１及び第２の駆動トランジスタ１１２の電界効果移動度及び閾値電圧が同じであるとすると、第１の駆動トランジスタ１１１のチャネル長、第２の駆動トランジスタ１１２のチャネル長、データ信号の振幅、第１の電源電位ＶＰ１乃至第３の電源電位ＶＰ３の値などを適宜設定することにより、数式（３）を満たすように第２の駆動トランジスタ１１２のドレイン電流を制御できる。例えば、第１の駆動トランジスタ１１１のチャネル長、第２の駆動トランジスタ１１２のチャネル長、データ信号の振幅、第１の電源電位ＶＰ１及び第２の電源電位ＶＰ２の値に応じて第３の電源電位ＶＰ３の値を設定することにより、数式（３）を満たすように第２の駆動トランジスタ１１２のドレイン電流を制御することが好ましい。なお、数式（３）を満たすのであれば、第１の駆動トランジスタ１１１を飽和領域で動作させてもよい。
また、ＥＬ素子１２０は、第２の駆動トランジスタ１１２のドレイン電流に応じた輝度で発光する。これにより、画素回路は、発光状態（表示状態）となる。その後、スイッチトランジスタ１１０をオフ状態にすることにより、第１の駆動トランジスタ１１１のゲートの電位を保持できるため、発光状態を維持できる。
ここで、数式（３）を満たす場合の第１の駆動トランジスタ１１１及び第２の駆動トランジスタ１１２のチャネル長について、比較例の表示装置と比較しながら説明する。
まず、比較例の表示装置が備える画素回路の回路構成について図２を用いて説明する。図２は、画素回路の回路構成を示す回路図である。
図２に示すように、比較例の表示装置は、図１に示す第１の駆動トランジスタ１１１及び第２の駆動トランジスタ１１２の代わりに駆動トランジスタ２１１を備える構成である。このとき、駆動トランジスタ２１１が有するソース及びドレインの一方には第１の電源電位ＶＰ１が与えられ、駆動トランジスタ２１１が有するソース及びドレインの他方は、ＥＬ素子１２０のアノード及びカソードの他方に接続される。また、駆動トランジスタ２１１が有するゲートは、スイッチトランジスタ１１０が有するソース及びドレインの他方に接続される。
次に、図１に示す第２の駆動トランジスタ１１２において、ソースとドレインの電圧（ドレイン電圧ともいう。）を変化させた場合のドレイン電流の変化と、図２に示す駆動トランジスタ２１１において、ドレイン電圧を変化させた場合のドレイン電流の変化を図３及び図４を用いて説明する。図３及び図４は、図１に示す第２の駆動トランジスタ１１２において、ドレイン電圧を変化させた場合のドレイン電流の変化と、図２に示す駆動トランジスタ２１１において、ドレイン電圧を変化させた場合のドレイン電流の変化を計算した結果を示す図である。図３及び４において、横軸がドレイン電圧であり、縦軸がドレイン電流である。なお、上記計算は、シルバコ製ＳＭＡＲＴＳＰＩＣＥのＶｅｒ３．１６．１２．Ｒを用いた場合の計算であり、計算モデルは、ＬＥＶＥＬ＝３６のＲＰＩモデルとする。また、駆動トランジスタ２１１、第１の駆動トランジスタ１１１、及び第２の駆動トランジスタ１１２のそれぞれにおいて、飽和領域における電流を算出する数式におけるμ、Ｖｔｈ、及びＣｏｘは、計算ソフトのパラメータ条件に基づき、それぞれ設定された同じ値とする。また、駆動トランジスタ２１１、第１の駆動トランジスタ１１１、及び第２の駆動トランジスタ１１２のそれぞれのチャネル幅は１μｍとする。また、図３及び図４では、ドレイン電圧が−１０Ｖ乃至２Ｖの範囲であり、データ信号の電位が−０．６Ｖ乃至２Ｖの範囲で０．２Ｖ毎に異なる駆動トランジスタ２１１及び第２の駆動トランジスタ１１２のドレイン電流の値を示す。
図３（Ａ）は、駆動トランジスタ２１１のチャネル長が４６．９μｍのときの駆動トランジスタ２１１のドレイン電流を示す図であり、図３（Ｂ）は、第１の駆動トランジスタ１１１のチャネル長が３０．９μｍであり、第２の駆動トランジスタ１１２のチャネル長が１６μｍのときの第２の駆動トランジスタ１１２のドレイン電流、駆動トランジスタ２１１のチャネル長と、第１の駆動トランジスタ１１１のチャネル長（Ｌ１）と第２の駆動トランジスタ１１２のチャネル長（Ｌ２）の和が等しいときの第２の駆動トランジスタ１１２のドレイン電流を示す図である。また、それ以外の部分では、駆動トランジスタ２１１の構成は、第１の駆動トランジスタ１１１の構成と同じであるとする。また、図３（Ａ）及び（Ｂ）を用いて説明する計算では、第１の電源電位ＶＰ１の値を２．１Ｖとし、第３の電源電位ＶＰ３の値を０．６Ｖとする。また、各計算における第２の電源電位ＶＰ２の値は同じである。このとき、例えば、図３（Ｂ）の一番上の曲線において、ドレイン電圧が０．１Ｖ以下のときが飽和領域である。
図３（Ａ）及び（Ｂ）に示すように、駆動トランジスタ２１１のチャネル長と、第１の駆動トランジスタ１１１のチャネル長と第２の駆動トランジスタ１１２のチャネル長の和が等しいときに、飽和領域において、駆動トランジスタ２１１のドレイン電流の最大値Ｉｄ２１１ｍａｘよりも第２の駆動トランジスタ１１２のドレイン電流の最大値Ｉｄ１１２ｍａｘの方が低い。これは、第１の駆動トランジスタ１１１が線形領域で動作し、第２の駆動トランジスタ１１２により、第１の駆動トランジスタ１１１のドレイン電流の値が低くなるためである。よって、第２の駆動トランジスタ１１２のドレイン電流を少なくした場合であってもチャネル長の拡大が抑制されている。
また、図４（Ａ）は、図３（Ｂ）を用いて説明した計算と比較して、第３の電源電位ＶＰ３の値のみを変化させた場合の第２の駆動トランジスタ１１２のドレイン電流を示す図である。このとき、第３の電源電位ＶＰ３の値を０．４Ｖとする。
図４（Ａ）に示すように、第３の電源電位を変化させた場合であっても、駆動トランジスタ２１１のドレイン電流の最大値Ｉｄ２１１ｍａｘよりも第２の駆動トランジスタ１１２のドレイン電流の最大値Ｉｄ１１２ｍａｘの方が低い。
また、図４（Ｂ）は、図３（Ｂ）を用いて説明した計算と比較して、第１の駆動トランジスタ１１１のチャネル長よりも第２の駆動トランジスタ１１２のチャネル長を長くした部分のみが異なる場合の第２の駆動トランジスタ１１２のドレイン電流を示す図である。このとき、第１の駆動トランジスタ１１１のチャネル長を１６μｍとし、第２の駆動トランジスタ１１２のチャネル長を３０．９μｍとする。よって、駆動トランジスタ２１１のチャネル長と、第１の駆動トランジスタ１１１のチャネル長と第２の駆動トランジスタ１１２のチャネル長の和が等しい。
図４（Ｂ）に示すように、第１の駆動トランジスタ１１１のチャネル長よりも第２の駆動トランジスタ１１２のチャネル長を長くし、駆動トランジスタ２１１のチャネル長と、第１の駆動トランジスタ１１１のチャネル長と第２の駆動トランジスタ１１２のチャネル長の和が等しい場合であっても、図２に示す駆動トランジスタ２１１のドレイン電流の最大値Ｉｄ２１１ｍａｘよりも図１に示す第２の駆動トランジスタ１１２のドレイン電流の最大値Ｉｄ１１２ｍａｘの方が低い。よって、第２の駆動トランジスタ１１２のドレイン電流を少なくした場合であってもチャネル長の拡大が抑制されている。
図３及び図４から、飽和領域における第２の駆動トランジスタ１１２のドレイン電流の最大値が数式（３）を満たす場合にチャネル長の拡大が抑制できることがわかる。
図３及び図４を用いて説明したように、第１の駆動トランジスタ１１１及び第２の駆動トランジスタ１１２により、飽和領域における第２の駆動トランジスタ１１２のドレイン電流の最大値が数式（３）を満たすように、第２の駆動トランジスタ１１２のドレイン電流を制御することにより、第２の駆動トランジスタ１１２のドレイン電流を少なくしても、第１の駆動トランジスタ１１１及び第２の駆動トランジスタ１１２のチャネル長の拡大を抑制できる。
次に、本実施形態の表示装置の構造例について説明する。
本実施形態における表示装置は、スイッチトランジスタ１１０、第１の駆動トランジスタ１１１、容量素子１３０、及び第２の駆動トランジスタ１１２などの半導体素子が設けられた第１の基板（アクティブマトリクス基板ともいう。）と、第２の基板と、第１の基板と第２の基板の間に設けられたエレクトロルミネセンス素子と、を含む。
まず、本実施形態の表示装置におけるアクティブマトリクス基板の構造例について、図５を用いて説明する。図５（Ａ）、図５（Ｂ）は、それぞれアクティブマトリクス基板の構造例を示す平面模式図および断面模式図である。また、図５（Ｂ）は、図５（Ａ）における線分Ａ−Ｂの断面模式図である。なお、図５では、実際の寸法と異なる構成要素を含む。また、便宜のため、図５（Ｂ）では、図５（Ａ）に示すアクティブマトリクス基板の一部を省略している。また、二重波線は、省略記号である。
図５（Ａ）に示すアクティブマトリクス基板は、基板５１０と、絶縁層５１１と、半導体層５１３ａ及び５１３ｂと、絶縁層５１７と、導電層５１８ａ乃至５１８ｄと、絶縁層５１９と、導電層５２０ａ乃至５２０ｄと、を含む。
絶縁層５１１は、基板５１０の一平面に設けられる。
絶縁層５１１は、例えば下地層としての機能を有する。
半導体層５１３ａ及び５１３ｂのそれぞれは、絶縁層５１１の一部の上に設けられる。
半導体層５１３ａは、不純物領域５１４ａ乃至５１４ｄ、不純物領域５１５を有する。また、不純物領域５１４ａと不純物領域５１４ｂの間にスイッチトランジスタ１１０のチャネル形成領域５１６ａが設けられ、不純物領域５１４ｂと不純物領域５１４ｃの間にスイッチトランジスタ１１０のチャネル形成領域５１６ｂが設けられる。また、不純物領域５１５は、不純物領域５１４ｃと不純物領域５１４ｄの間に設けられる。
また、半導体層５１３ｂは、不純物領域５１４ｅ乃至５１４ｇを有する。また、不純物領域５１４ｅと不純物領域５１４ｆの間に第１の駆動トランジスタ１１１のチャネル形成領域５１６ｃが設けられ、不純物領域５１４ｆと不純物領域５１４ｇの間に第２の駆動トランジスタ１１２のチャネル形成領域５１６ｄが設けられる。なお、チャネル形成領域５１６ｃのチャネル長は、チャネル形成領域５１６ｄのチャネル長よりも長い。
不純物領域５１４ａ乃至５１４ｇ、及び不純物領域５１５は、Ｐ型の導電型を付与する不純物元素が添加された領域であり、不純物領域５１５の不純物濃度は、不純物領域５１４ａ乃至５１４ｇの不純物濃度よりも高い。なお、容量線ＣｓＬと第１の電源線ＰＳＬ１を接続せずに容量電位として第１の電源電位ＶＰ１と異なる電位を与える場合には、半導体層５１３ａへの不純物元素のドーピングを省略して不純物領域５１５を設けずに容量素子１３０を形成できる。半導体層５１３ａは、スイッチトランジスタ１１０のチャネル形成層、及び容量素子１３０が有する一対の電極の一方としての機能を有する。また、半導体層５１３ｂは、第１の駆動トランジスタ１１１のチャネル形成層、及び第２の駆動トランジスタ１１２のチャネル形成層としての機能を有する。
絶縁層５１７は、半導体層５１３ａ及び５１３ｂの上に設けられる。絶縁層５１７は、スイッチトランジスタ１１０のゲート絶縁層、第１の駆動トランジスタ１１１のゲート絶縁層、第２の駆動トランジスタ１１２のゲート絶縁層、及び容量素子１３０の誘電体層としての機能を有する。
導電層５１８ａ乃至５１８ｄのそれぞれは、絶縁層５１７の一部の上に設けられる。
導電層５１８ａは、絶縁層５１７を介してチャネル形成領域５１６ａ及び５１６ｂに重畳する。導電層５１８ａは、スイッチトランジスタ１１０が有するゲートとしての機能を有する。
導電層５１８ｂは、絶縁層５１７を介して不純物領域５１５に重畳する。導電層５１８ｂは、容量素子１３０が有する一対の電極の他方としての機能を有する。
導電層５１８ｃは、絶縁層５１７を介してチャネル形成領域５１６ｃに重畳する。導電層５１８ｃは、第１の駆動トランジスタ１１１が有するゲートとしての機能を有する。
導電層５１８ｄは、絶縁層５１７を介してチャネル形成領域５１６ｄに重畳する。導電層５１８ｄは、第２の駆動トランジスタ１１２が有するゲートとしての機能を有する。
絶縁層５１９は、導電層５１８ａ乃至５１８ｄを介して絶縁層５１７の上に設けられる。絶縁層５１９は、平坦化層としての機能を有する。
導電層５２０ａ乃至５２０ｄのそれぞれは、絶縁層５１９の一部の上に設けられる。
導電層５２０ａは、絶縁層５１７及び５１９を貫通する第１の開口部において不純物領域５１４ａに接する。
導電層５２０ｂは、絶縁層５１９を貫通する第２の開口部において導電層５１８ｂに接する。また、導電層５２０ｂは、絶縁層５１７及び５１９を貫通する第３の開口部において不純物領域５１４ｅに接する。
導電層５２０ｃは、絶縁層５１７及び５１９を貫通する第４の開口部において不純物領域５１４ｄに接する。また、導電層５２０ｃは、絶縁層５１９を貫通する第５の開口部において導電層５１８ｃに接する。
導電層５２０ｄは、絶縁層５１７及び５１９を貫通する第６の開口部において不純物領域５１４ｇに接する。
さらに、本実施形態の表示装置の構造例について、図６を用いて説明する。図６は、本実施形態における表示装置の構造例を示す断面模式図である。なお、ＥＬ素子１２０は、上面方向に光を射出する構造に限定されず、下面方向に光を射出する構造でもよい。
図６に示す表示装置は、図５に示すアクティブマトリクス基板に加え、絶縁層５２１と、導電層５２２と、絶縁層５２３と、発光層５２４と、導電層５２５と、基板５３０と、着色層５３１と、絶縁層５３２と、絶縁層５４０と、を含む。
絶縁層５２１は、絶縁層５１９、導電層５２０ａ乃至５２０ｄの上に設けられる。
導電層５２２は、絶縁層５２１の上に設けられる。また、導電層５２２は、絶縁層５２１を貫通する第７の開口部において導電層５２０ｄに接する。導電層５２２は、ＥＬ素子１２０が有するアノードとしての機能を有する。また、図６に示す表示装置では、導電層５２２、絶縁層５２１、及び導電層５２０ａ乃至５２０ｄのそれぞれにより容量を形成してもよい。これにより、例えば第１の電源電位ＶＰ１の変動を抑制できる。
絶縁層５２３は、導電層５２２の上に設けられる。
発光層５２４は、絶縁層５２３に設けられた第８の開口部において導電層５２２に接する。発光層５２４は、ＥＬ素子１２０の発光層としての機能を有する。
導電層５２５は、発光層５２４の上に接して設けられる。導電層５２５は、ＥＬ素子１２０が有するカソードとしての機能を有する。
着色層５３１は、基板５３０の一平面に設けられる。着色層５３１は、発光層５２４からの光のうち、特定の波長の光を透過するカラーフィルタとしての機能を有する。
絶縁層５３２は、着色層５３１を介して基板５３０の一平面に設けられる。
絶縁層５４０は、絶縁層５３２と、導電層５２５の間に設けられる。
さらに、各構成要素について以下に説明する。
基板５１０及び基板５３０としては、例えばガラス基板、シリコン基板、又はプラスチック基板を用いることができる。
絶縁層５１１としては、例えば酸化絶縁材料を含む層を用いることができ、例えば酸化シリコン、酸化窒化シリコン、又は窒化酸化シリコンなどの材料を含む層を用いることができる。また、絶縁層５１１に適用可能な材料の層の積層により絶縁層５１１を構成することもできる。
半導体層５１３ａ及び５１３ｂとしては、例えば単結晶半導体層を用いることができ、例えば単結晶シリコン層を用いることができる。
ここで、半導体層５１３ａ及び５１３ｂの形成例について以下に説明する。
例えば、第１の半導体基板と、上面に絶縁層を形成した第２の半導体基板を準備する。なお、第１の半導体基板に予めＮ型又はＰ型の導電型を付与する不純物元素を添加しておいてもよい。また、予め第１の半導体基板の上に酸化絶縁層又は窒化絶縁層を形成してもよい。
例えば、熱酸化法、ＣＶＤ法、又はスパッタリング法などにより、酸化物絶縁膜を形成することにより、第２の半導体基板の上に絶縁層を形成することができる。
さらに、第２の半導体基板に電界で加速されたイオンでなるイオンビームを注入し、第２の半導体基板の表面から一定の深さの領域に、脆化領域を形成する。なお、イオンの運動エネルギー、イオンの質量と電荷、イオンの入射角などを調節することにより上記脆化領域の深さを調節する。
例えば、イオンドーピング装置又はイオン注入装置を用いて上記半導体基板にイオンを注入することができる。
また、照射するイオンとしては、例えば水素又はヘリウムの一つ又は複数を用いることができる。例えば、イオンドーピング装置を用いて水素イオンを照射する場合、照射するイオンにおいて、Ｈ３ ＋の比率を高くすることにより、イオン照射の効率を高めることができる。具体的には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋の割合が５０％以上（より好ましくは８０％以上）となるようにすることが好ましい。
さらに、第２の半導体基板に設けられた絶縁層を介して第１の半導体基板と第２の半導体基板を貼り合わせる。なお、第１の半導体基板にも絶縁層を設けた場合には、第２の半導体基板に設けられた絶縁層及び第１の半導体基板に設けられた絶縁層を介して第１の半導体基板及び第２の半導体基板を貼り合わせる。このとき、第１の半導体基板及び第２の半導体基板の間に設けられた絶縁層が絶縁層５１１となる。
さらに、加熱処理を行い、脆化領域を劈開面として第２の半導体基板を分離する。これにより、絶縁層５１１の上に半導体層を形成することができる。なお、上記半導体層の表面にレーザ光を照射することにより、該半導体層の表面の平坦性を向上させることができる。さらに、半導体層の一部をエッチングすることにより、半導体層５１３ａ及び５１３ｂを形成できる。
なお、これに限定されず、例えばスマートカット法又はＳＩＭＯＸ法などを用いて半導体層５１３ａ及び５１３ｂを形成することもできる。また、単結晶半導体基板に絶縁分離領域を設けることで形成される半導体領域を半導体層５１３ａ及び５１３ｂとして用いてもよい。
不純物領域５１４ａ乃至５１４ｇ、及び不純物領域５１５は、例えば半導体層５１３ａ及び５１３ｂに導電型を付与する不純物元素を添加して形成される。例えば、Ｎチャネル型トランジスタの場合、Ｎ型の導電型を付与する不純物元素（例えばリンなど）を添加し、Ｐチャネル型トランジスタの場合、Ｐ型の導電型を付与する不純物元素（例えばボロンなど）を添加する。
絶縁層５１７としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、又は酸化ハフニウムなどの材料を含む層を用いることができる。また、絶縁層５１７に適用可能な層の積層により、絶縁層５１７を構成することもできる。
導電層５１８ａ乃至５１８ｄとしては、例えばモリブデン、チタン、クロム、タンタル、マグネシウム、銀、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料を含む材料の層を用いることができる。また、導電層５１８ａ乃至５１８ｄとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウム−スズ酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、インジウム−亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）などの金属酸化物、又はシリコン、酸化シリコン、窒素を含む該金属酸化物を用いることができる。また、導電層５１８ａ乃至５１８ｄに適用可能な材料の層の積層により、導電層５１８ａ乃至５１８ｄを構成することもできる。
絶縁層５１９としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、又は酸化ハフニウムなどの材料を含む層を用いることができる。また、絶縁層５１９に適用可能な層の積層により、絶縁層５１９を構成することもできる。
導電層５２０ａ乃至５２０ｄとしては、例えばモリブデン、チタン、クロム、タンタル、マグネシウム、銀、タングステン、アルミニウム、銅、ネオジム、ルテニウム、又はスカンジウムなどの金属材料を含む材料の層を用いることができる。また、導電層５２０ａ乃至５２０ｄとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウム−スズ酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、インジウム−亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）などの金属酸化物、又はシリコン、酸化シリコン、窒素を含む該金属酸化物を用いることができる。また、導電層５２０ａ乃至５２０ｄに適用可能な材料の層の積層により、導電層５２０ａ乃至５２０ｄを構成することもできる。
絶縁層５２１としては、例えば有機絶縁層又は無機絶縁層を用いることができる。
導電層５２２としては、例えばモリブデン、チタン、クロム、タンタル、マグネシウム、銀、タングステン、アルミニウム、銅、ネオジム、ルテニウム、又はスカンジウムなどの金属材料を含む材料の層を用いることができる。また、導電層５２２に適用可能な材料の層の積層により、導電層５２２を構成することもできる。
絶縁層５２３としては、例えば有機絶縁層又は無機絶縁層を用いることができる。
発光層５２４としては、例えば、特定の色を呈する光を射出する発光材料を用いた発光層を用いることができる。なお、互いに異なる特性の色を呈する光を射出する発光層の積層を用いて発光層５２４を構成してもよい。発光材料としては、蛍光材料又は燐光材料などのエレクトロルミネセンス材料を用いることができる。また、複数のエレクトロルミネセンス材料を含む材料を用いて発光材料を構成してもよい。例えば青色を呈する光を射出する蛍光材料の層、橙色を呈する光を射出する第１の燐光材料の層、及び橙色を呈する光を射出する第２の燐光材料の層の積層により、白色を呈する光を射出する発光層を構成してもよい。また、エレクトロルミネセンス材料としては、有機エレクトロルミネセンス材料又は無機エレクトロルミネセンス材料を用いることができる。また、上記発光層に加え、例えばホール注入層、ホール輸送層、電子注入層、及び電子輸送層の一つ又は複数を設けて電界発光層を構成してもよい。
導電層５２５としては、例えば光を透過する金属酸化物の層を用いることができる。上記金属酸化物としては、例えば酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウム−スズ酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、インジウム−亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）などの金属酸化物、又はシリコン、酸化シリコン、窒素を含む該金属酸化物を用いることができる。また、導電層５２５に適用可能な材料の層の積層により、導電層５２５を構成することもできる。
着色層５３１としては、例えば赤色を呈する波長の光、緑色を呈する波長の光、又は青色を呈する波長の光を透過し、染料又は顔料を含む層を用いることができる。また、着色層５３１として、シアン、マゼンタ、又はイエローの色を呈する光を透過し、染料又は顔料を含む層を用いてもよい。例えば、染料を含む場合、着色層５３１は、例えばフォトリソグラフィ法、印刷法、又はインクジェット法を用いて形成され、顔料を含む場合、着色層５３１は、フォトリソグラフィ法、印刷法、電着法、又は電子写真法などを用いて形成される。例えばインクジェット法を用いることにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。また、レジストマスクを用いなくても製造することができるため、製造コスト及び製造工程数を低減することができる。
絶縁層５３２としては、例えば絶縁層５１７に適用可能な材料の層を用いることができる。また、絶縁層５３２に適用可能な材料の層の積層により絶縁層５３２を構成してもよい。なお、絶縁層５３２を必ずしも設けなくてもよいが、絶縁層５３２を設けることにより、着色層５３１からのＥＬ素子１２０への不純物の侵入を抑制することができる。
絶縁層５４０としては、例えば樹脂材料の層を用いることができる。また、絶縁層５４０に適用可能な材料の層の積層により絶縁層５４０を構成してもよい。
図５及び図６に示すように、本実施形態の表示装置では、ＥＬ素子１２０として特定の色の光を呈する単色光を射出するＥＬ素子１２０と、ＥＬ素子１２０が射出する光のうち、特定の波長を有する光を透過する着色層を含む構造である。上記構造にすることにより、互いに異なる色を呈する光を射出する複数のＥＬ素子１２０を形成せずにフルカラー画像を表示することができるため、作製工程を容易にし、歩留まりを向上させることができる。例えば、メタルマスクを用いなくてもＥＬ素子１２０を作製することができるため、作製工程が容易になる。また、画像のコントラストを向上させることができる。また、ＥＬ素子１２０の品質を向上させ、ＥＬ素子１２０の信頼性を向上させることができる。
また、本実施形態における表示装置では、ＥＬ素子１２０の構造を、トランジスタなどの素子が設けられていない基板を介して光が取り出される構造にすることにより、該素子が設けられた領域の上も発光領域として用いることができ、開口率を向上させることができる。
さらに、本実施形態の表示装置の構成例について、図７を用いて説明する。図７は、本実施形態の表示装置の構成例を示すブロック図である。
図７に示す表示装置は、Ｘ行Ｙ列（Ｘ及びＹは２以上の自然数）に配列する複数の画素回路９１０と、第１のデータ信号線ＤＬ＿１乃至第Ｙのデータ信号線ＤＬ＿Ｙと、第１のゲート信号線ＧＬ＿１乃至第Ｘのゲート信号線ＧＬ＿Ｘと、第１の電源線ＰＳＬ１と、第２の電源線ＰＳＬ２と、第３の電源線ＰＳＬ３と、を備える。
複数の画素回路９１０のそれぞれとしては、例えば図１に示す回路構成を適用することができる。例えば、赤（Ｒ）表示用、緑（Ｇ）表示用、及び青（Ｂ）表示用の３種の画素回路９１０により１つの画素を構成できる。なお、本実施形態の表示装置の水平解像度は８００ｐｐｉ以上であることが好ましく、例えば８００ｐｐｉ以上１０００ｐｐｉ以下であることが好ましい。
このとき、複数の画素回路９１０のそれぞれにおいて、スイッチトランジスタ１１０が有するソース及びドレインの一方は、第１のデータ信号線ＤＬ＿１乃至第Ｙのデータ信号線ＤＬ＿Ｙの一つに接続される。また、スイッチトランジスタ１１０が有するゲートは、第１のゲート信号線ＧＬ＿１乃至第Ｘのゲート信号線ＧＬ＿Ｘのいずれかに接続される。
また、第１の駆動トランジスタ１１１が有するソース及びドレインの一方は、第１の電源線ＰＳＬ１に接続される。
また、容量素子１３０が有する一対の電極の他方は、容量線ＣｓＬを介して第１の電源線ＰＳＬ１に接続される。
また、ＥＬ素子１２０が有するアノード及びカソードの一方は、第２の電源線ＰＳＬ２に接続される。
また、第２の駆動トランジスタ１１２が有するゲートは、第３の電源線ＰＳＬ３に接続される。
第１のデータ信号線ＤＬ＿１乃至第Ｙのデータ信号線ＤＬ＿Ｙの電位は、駆動回路９０１により制御される。駆動回路９０１は、例えばアナログスイッチ、ラッチ回路、及びオペアンプを用いて構成できる。
第１のゲート信号線ＧＬ＿１乃至第Ｘのゲート信号線ＧＬ＿Ｘの電位は、駆動回路９０２により制御される。なお、駆動回路９０２は、画素回路９１０と同一工程により、画素回路９１０と同一基板上に形成してもよい。駆動回路９０２は、例えばシフトレジスタを用いて構成できる。
また、第１の電源線ＰＳＬ１に与えられる第１の電源電位ＶＰ１、第２の電源線ＰＳＬ２に与えられる第２の電源電位ＶＰ２、及び第３の電源線ＰＳＬ３に与えられる第３の電源電位ＶＰ３は、電源回路９０３で生成できる。また、電源回路９０３により駆動回路９０１及び駆動回路９０２に電源電圧を供給する。なお、電源回路９０３は、画素回路９１０と別の基板に形成し、配線などにより接続してもよい。
複数の画素回路９１０のそれぞれを共通の第３の電源線ＰＳＬ３に電気的に接続することにより、別途駆動回路などを設ける必要がないため、回路構成を単純にできる。
図７を用いて説明したように、本実施形態の表示装置では、複数の画素回路９１０を共通の第３の電源線に電気的に接続することにより、共通の第３の電源電位を供給する。これにより別途駆動回路などを用いずに各画素回路９１０において、第２の駆動トランジスタ１１２によりＥＬ素子１２０に供給する電流値を制御できる。
（実施形態２）
本実施形態では、上記実施形態１の表示装置を用いて構成されるパネルを筐体に備える電子機器の例について、図８を用いて説明する。
図８（Ａ）に示す電子機器は、携帯型情報端末の例である。
図８（Ａ）に示す電子機器は、筐体１０１１と、筐体１０１１に設けられたパネル１０１２と、ボタン１０１３と、スピーカー１０１４を具備する。
なお、筐体１０１１に外部機器に図８（Ａ）に示す電子機器を接続するための接続端子、図８（Ａ）に示す電子機器を操作するためのボタンのうち一つ又は複数を設けてもよい。
パネル１０１２は、表示パネル及びタッチパネルとしての機能を有する。パネル１０１２としては、実施形態１に示す表示装置にタッチパネルを重ねて構成されるパネルを用いることができる。
ボタン１０１３は、筐体１０１１に設けられる。例えば、電源ボタンであるボタン１０１３を設けることにより、ボタン１０１３を押すことで電子機器をオン状態にするか否かを制御できる。
スピーカー１０１４は、筐体１０１１に設けられる。スピーカー１０１４は、音声を出力する機能を有する。
なお、筐体１０１１にマイクを設けてもよい。マイクを設けることにより、例えば図８（Ａ）に示す電子機器を電話機として機能させることができる。
図８（Ａ）に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。
図８（Ｂ）に示す電子機器は、折り畳み式の情報端末の例である。
図８（Ｂ）に示す電子機器は、筐体１０２１ａと、筐体１０２１ｂと、筐体１０２１ａに設けられたパネル１０２２ａと、筐体１０２１ｂに設けられたパネル１０２２ｂと、軸部１０２３と、ボタン１０２４と、接続端子１０２５と、記録媒体挿入部１０２６と、スピーカー１０２７と、を備える。
筐体１０２１ａと筐体１０２１ｂは、軸部１０２３により接続される。
パネル１０２２ａ及びパネル１０２２ｂは、表示パネル及びタッチパネルとしての機能を有する。パネル１０２２ａ及びパネル１０２２ｂとしては、実施形態１の表示装置にタッチパネルを重ねて構成されるパネルを適用できる。
図８（Ｂ）に示す電子機器では、軸部１０２３があるため、例えば筐体１０２１ａ又は筐体１０２１ｂを動かして筐体１０２１ａを筐体１０２１ｂに重畳させ、電子機器を折り畳むことができる。
ボタン１０２４は、筐体１０２１ｂに設けられる。なお、筐体１０２１ａにボタン１０２４を設けてもよい。例えば、電源ボタンとしての機能を有するボタン１０２４を設けることにより、ボタン１０２４を押すことで電子機器内の回路に電力を供給するか否かを制御できる。
接続端子１０２５は、筐体１０２１ａに設けられる。なお、筐体１０２１ｂに接続端子１０２５を設けてもよい。また、複数の接続端子１０２５を筐体１０２１ａ及び筐体１０２１ｂの一方又は両方に設けてもよい。接続端子１０２５は、図８（Ｂ）に示す電子機器と他の機器を接続するための端子である。
記録媒体挿入部１０２６は、筐体１０２１ａに設けられる。なお、筐体１０２１ｂに記録媒体挿入部１０２６を設けてもよい。また、複数の記録媒体挿入部１０２６を筐体１０２１ａ及び筐体１０２１ｂの一方又は両方に設けてもよい。例えば記録媒体挿入部にカード型記録媒体を挿入することにより、カード型記録媒体から電子機器へのデータの読み出し、又は電子機器内データのカード型記録媒体への書き込みを行うことができる。
スピーカー１０２７は、筐体１０２１ｂに設けられる。スピーカー１０２７は、音声を出力する機能を有する。なお、スピーカー１０２７を筐体１０２１ｂの代わりに筐体１０２１ａに設けてもよい。
なお、筐体１０２１ａ又は筐体１０２１ｂにマイクを設けてもよい。マイクを設けることにより、例えば図８（Ｂ）に示す電子機器を電話機として機能させることができる。
図８（Ｂ）に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。
図８（Ｃ）に示す電子機器は、設置型情報端末の例である。図８（Ｃ）に示す設置型情報端末は、筐体１０３１と、筐体１０３１に設けられたパネル１０３２と、ボタン１０３３と、スピーカー１０３４と、を具備する。
パネル１０３２は、表示パネル及びタッチパネルとしての機能を有する。パネル１０３２としては、実施形態１の表示装置とタッチパネルを重ねて構成されるパネルを適用できる。
なお、パネル１０３２を、筐体１０３１における甲板部１０３５に設けることもできる。
さらに、筐体１０３１に券などを出力する券出力部、硬貨投入部、及び紙幣挿入部の一つ又は複数を設けてもよい。
ボタン１０３３は、筐体１０３１に設けられる。例えば、電源ボタンとしての機能を有するボタン１０３３を設けることにより、ボタン１０３３を押すことで電子機器内の回路に電力を供給するか否かを制御できる。
スピーカー１０３４は、筐体１０３１に設けられる。スピーカー１０３４は、音声を出力する機能を有する。
図８（Ｃ）に示す電子機器は、例えば現金自動預け払い機、チケットなどの注文をするための情報通信端末（マルチメディアステーションともいう）、又は遊技機としての機能を有する。
図８（Ｄ）は、設置型情報端末の例である。図８（Ｄ）に示す電子機器は、筐体１０４１と、筐体１０４１に設けられたパネル１０４２と、筐体１０４１を支持する支持台１０４３と、ボタン１０４４と、接続端子１０４５と、スピーカー１０４６と、を備える。
なお、筐体１０４１に外部機器に接続させるための接続端子、図８（Ｄ）に示す電子機器を操作するためのボタンのうち一つ又は複数を設けてもよい。
パネル１０４２は、表示パネルとしての機能を有する。パネル１０４２としては、実施形態１の表示装置を適用できる。また、実施形態１の表示装置にタッチパネルを重ね、パネル１０４２にタッチパネルとしての機能を加えてもよい。
ボタン１０４４は、筐体１０４１に設けられる。例えば、電源ボタンとしての機能を有するボタン１０４４を設けることにより、ボタン１０４４を押すことで電子機器内の回路に電力を供給するか否かを制御できる。
接続端子１０４５は、筐体１０４１に設けられる。接続端子１０４５は、図８（Ｄ）に示す電子機器と他の機器を接続するための端子である。例えば、接続端子１０４５により図８（Ｄ）に示す電子機器とパーソナルコンピュータを接続することにより、パーソナルコンピュータから入力されるデータ信号に応じた画像をパネル１０４２に表示させることができる。例えば、図８（Ｄ）に示す電子機器のパネル１０４２が接続する電子機器のパネルより大きければ、他の電子機器の表示画像を拡大でき、複数の人が同時に視認しやすくなる。
スピーカー１０４６は、筐体１０４１に設けられる。スピーカー１０４６は、音声を出力する機能を有する。
図８（Ｄ）に示す電子機器は、例えば出力モニタ、パーソナルコンピュータ、又はテレビジョン装置としての機能を有する。
図８を用いて説明したように実施形態１の表示装置をパネルに用いることにより、電子機器のパネルを高精細にできる。
１１０ スイッチトランジスタ
１１１ 第１の駆動トランジスタ
１１２ 第２の駆動トランジスタ
１２０ ＥＬ素子
１３０ 容量素子
２１１ 駆動トランジスタ
５１０ 基板
５１１ 絶縁層
５１３ａ 半導体層
５１３ｂ 半導体層
５１４ａ 不純物領域
５１４ｂ 不純物領域
５１４ｃ 不純物領域
５１４ｄ 不純物領域
５１４ｅ 不純物領域
５１４ｆ 不純物領域
５１４ｇ 不純物領域
５１５ 不純物領域
５１６ａ チャネル形成領域
５１６ｂ チャネル形成領域
５１６ｃ チャネル形成領域
５１６ｄ チャネル形成領域
５１７ 絶縁層
５１８ａ 導電層
５１８ｂ 導電層
５１８ｃ 導電層
５１８ｄ 導電層
５１９ 絶縁層
５２０ａ 導電層
５２０ｂ 導電層
５２０ｃ 導電層
５２０ｄ 導電層
５２１ 絶縁層
５２２ 導電層
５２３ 絶縁層
５２４ 発光層
５２５ 導電層
５３０ 基板
５３１ 着色層
５３２ 絶縁層
５４０ 絶縁層
９０１ 駆動回路
９０２ 駆動回路
９０３ 電源回路
９１０ 画素回路
１０１１ 筐体
１０１２ パネル
１０１３ ボタン
１０１４ スピーカー
１０２１ａ 筐体
１０２１ｂ 筐体
１０２２ａ パネル
１０２２ｂ パネル
１０２３ 軸部
１０２４ ボタン
１０２５ 接続端子
１０２６ 記録媒体挿入部
１０２７ スピーカー
１０３１ 筐体
１０３２ パネル
１０３３ ボタン
１０３４ スピーカー
１０３５ 甲板部
１０４１ 筐体
１０４２ パネル
１０４３ 支持台
１０４４ ボタン
１０４５ 接続端子
１０４６ スピーカー

Claims (5)

  1. ソース又はドレインの一方にデータ信号の電位が与えられ、ゲートにゲート信号の電位が与えられるスイッチトランジスタと、
    ソース又はドレインの一方に第１の電源電位が与えられ、ゲートが前記スイッチトランジスタのソース又はドレインの他方に電気的に接続される第１の駆動トランジスタと、
    アノード又はカソードの一方に第２の電源電位が与えられるエレクトロルミネセンス素子と、
    ソース又はドレインの一方が前記第１の駆動トランジスタのソース又はドレインの他方に電気的に接続され、前記ソース又はドレインの他方が前記エレクトロルミネセンス素子のアノード又はカソードの他方に電気的に接続され、ゲートに第３の電源電位が与えられる第２の駆動トランジスタと、
    容量素子と、を有し、
    前記容量素子の一対の電極の一方は、前記スイッチトランジスタのソース又はドレインの他方と電気的に接続され、
    前記容量素子の一対の電極の一方は、前記第１の駆動トランジスタのゲートと電気的に接続され、
    前記容量素子の一対の電極の他方は、前記第１の駆動トランジスタのソース又はドレインの一方と電気的に接続され、
    前記スイッチトランジスタのチャネル形成領域は、半導体層を有し、
    前記容量素子の一対の電極の一方は、前記半導体層を有し、
    前記第２の駆動トランジスタは、前記第１の駆動トランジスタと同じ導電型であり、
    前記第２の駆動トランジスタは、前記第１の駆動トランジスタのドレイン電流に応じて飽和領域で動作し、
    前記第１の駆動トランジスタが線形領域で動作する場合、飽和領域における前記第２の駆動トランジスタのドレイン電流の最大値をＩｄｍａｘとしたとき、前記Ｉｄｍａｘが下記数式（１）を満たす表示装置。

    （ただし、数式（１）中、Ｌ１は前記第１の駆動トランジスタのチャネル長、Ｌ２は前記第２の駆動トランジスタのチャネル長、Ｗは前記第１の駆動トランジスタのチャネル幅、μは前記第１の駆動トランジスタの電界効果移動度、Ｖｇは前記第１の駆動トランジスタのゲートとソースの間の電圧、Ｖｔｈは前記第１の駆動トランジスタの閾値電圧、Ｃｏｘは前記第１の駆動トランジスタと前記第２の駆動トランジスタのゲート容量の和をそれぞれ表す。）
  2. Ｘ行Ｙ列（Ｘ及びＹは２以上の自然数）に配列された複数の画素回路と、
    第１乃至第Ｙのデータ信号線と、
    第１乃至第Ｘのゲート信号線と、
    第１の電源線と、
    第２の電源線と、
    第３の電源線と、を有し、
    前記複数の画素回路のそれぞれは、
    ソース又はドレインの一方が前記第１乃至第Ｙのデータ信号線の一つに電気的に接続され、ゲートが第１乃至第Ｘのゲート信号線の一つに電気的に接続されるスイッチトランジスタと、
    ソース又はドレインの一方が前記第１の電源線に電気的に接続され、ゲートが前記スイッチトランジスタのソース又はドレインの他方に電気的に接続される第１の駆動トランジスタと、
    一対の電極の一方が前記第１の駆動トランジスタのゲートに電気的に接続される容量素子と、
    アノード又はカソードの一方が前記第２の電源線に電気的に接続されるエレクトロルミネセンス素子と、
    ソース又はドレインの一方が前記第１の駆動トランジスタのソース又はドレインの他方に電気的に接続され、前記ソース又はドレインの他方が前記エレクトロルミネセンス素子のアノード又はカソードの他方に電気的に接続され、ゲートが前記第３の電源線に電気的に接続される第２の駆動トランジスタと、を有し、
    前記容量素子の一対の電極の一方は、前記スイッチトランジスタのソース又はドレインの他方と電気的に接続され、
    前記容量素子の一対の電極の他方は、前記第１の駆動トランジスタのソース又はドレインの一方と電気的に接続され、
    前記スイッチトランジスタのチャネル形成領域は、半導体層を有し、
    前記容量素子の一対の電極の一方は、前記半導体層を有し、
    を有し、
    前記第２の駆動トランジスタは、前記第１の駆動トランジスタと同じ導電型であり、
    前記第２の駆動トランジスタは、前記第１の駆動トランジスタのドレイン電流に応じて飽和領域で動作し、
    前記複数の画素回路のそれぞれにおいて、前記第１の駆動トランジスタが線形領域で動作する場合、飽和領域における前記第２の駆動トランジスタのドレイン電流の最大値をＩｄｍａｘとしたとき、前記Ｉｄｍａｘが下記数式（１）を満たす表示装置。

    （ただし、数式（１）中、Ｌ１は前記第１の駆動トランジスタのチャネル長、Ｌ２は前記第２の駆動トランジスタのチャネル長、Ｗは前記第１の駆動トランジスタのチャネル幅、μは前記第１の駆動トランジスタの電界効果移動度、Ｖｇは前記第１の駆動トランジスタのゲートとソースの間の電圧、Ｖｔｈは前記第１の駆動トランジスタの閾値電圧、Ｃｏｘは前記第１の駆動トランジスタのゲート容量と前記第２の駆動トランジスタのゲート容量の和をそれぞれ表す。）
  3. 水平解像度が８００ｐｐｉ以上である請求項２に記載の表示装置。
  4. 前記第１の駆動トランジスタ及び前記第２の駆動トランジスタのそれぞれがチャネル形成領域を有する半導体層を含み、
    前記半導体層が単結晶シリコン層である請求項１乃至３のいずれか一項に記載の表示装置。
  5. 請求項１乃至４のいずれか一項に記載の表示装置を用いて構成されるパネルを筐体に備える電子機器。
JP2012254466A 2011-11-29 2012-11-20 表示装置及び電子機器 Active JP6077280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012254466A JP6077280B2 (ja) 2011-11-29 2012-11-20 表示装置及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011260573 2011-11-29
JP2011260573 2011-11-29
JP2012254466A JP6077280B2 (ja) 2011-11-29 2012-11-20 表示装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017003398A Division JP6368804B2 (ja) 2011-11-29 2017-01-12 表示装置

Publications (3)

Publication Number Publication Date
JP2013137525A JP2013137525A (ja) 2013-07-11
JP2013137525A5 JP2013137525A5 (ja) 2016-01-07
JP6077280B2 true JP6077280B2 (ja) 2017-02-08

Family

ID=48466410

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2012254466A Active JP6077280B2 (ja) 2011-11-29 2012-11-20 表示装置及び電子機器
JP2017003398A Active JP6368804B2 (ja) 2011-11-29 2017-01-12 表示装置
JP2018129949A Active JP6510124B2 (ja) 2011-11-29 2018-07-09 表示装置
JP2019071048A Withdrawn JP2019124957A (ja) 2011-11-29 2019-04-03 表示装置
JP2021177036A Active JP7031055B2 (ja) 2011-11-29 2021-10-29 表示装置、電子機器
JP2022025484A Active JP7080418B1 (ja) 2011-11-29 2022-02-22 表示装置、電子機器
JP2022084529A Active JP7250981B2 (ja) 2011-11-29 2022-05-24 表示装置、電子機器
JP2023044936A Active JP7446502B2 (ja) 2011-11-29 2023-03-22 表示装置、電子機器
JP2024027322A Active JP7612078B2 (ja) 2011-11-29 2024-02-27 表示装置、電子機器
JP2024227020A Pending JP2025039586A (ja) 2011-11-29 2024-12-24 表示装置、電子機器

Family Applications After (9)

Application Number Title Priority Date Filing Date
JP2017003398A Active JP6368804B2 (ja) 2011-11-29 2017-01-12 表示装置
JP2018129949A Active JP6510124B2 (ja) 2011-11-29 2018-07-09 表示装置
JP2019071048A Withdrawn JP2019124957A (ja) 2011-11-29 2019-04-03 表示装置
JP2021177036A Active JP7031055B2 (ja) 2011-11-29 2021-10-29 表示装置、電子機器
JP2022025484A Active JP7080418B1 (ja) 2011-11-29 2022-02-22 表示装置、電子機器
JP2022084529A Active JP7250981B2 (ja) 2011-11-29 2022-05-24 表示装置、電子機器
JP2023044936A Active JP7446502B2 (ja) 2011-11-29 2023-03-22 表示装置、電子機器
JP2024027322A Active JP7612078B2 (ja) 2011-11-29 2024-02-27 表示装置、電子機器
JP2024227020A Pending JP2025039586A (ja) 2011-11-29 2024-12-24 表示装置、電子機器

Country Status (3)

Country Link
US (1) US9390641B2 (ja)
JP (10) JP6077280B2 (ja)
KR (5) KR102005803B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618865B1 (en) 2012-11-02 2013-12-31 Palo Alto Research Center Incorporated Capacitive imaging device with active pixels
JP6562608B2 (ja) * 2013-09-19 2019-08-21 株式会社半導体エネルギー研究所 電子機器、及び電子機器の駆動方法
US10101373B2 (en) * 2014-04-21 2018-10-16 Palo Alto Research Center Incorporated Capacitive imaging device with active pixels and method
JP7117974B2 (ja) * 2018-10-30 2022-08-15 キヤノン株式会社 表示装置および電子機器
KR102888938B1 (ko) 2021-08-26 2025-11-20 삼성디스플레이 주식회사 표시 장치
CN118609506B (zh) * 2024-06-26 2025-11-28 天马新型显示技术研究院(厦门)有限公司 显示面板及显示装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69829084T2 (de) * 1997-02-17 2005-12-29 Seiko Epson Corp. Elektrolumineszenzanzeige mit aktiver Matrix mit zwei TFTs und Speicherkondensator pro Bildelement
JP4117985B2 (ja) * 1999-09-29 2008-07-16 三洋電機株式会社 Ｅｌ表示装置
JP4588833B2 (ja) * 1999-04-07 2010-12-01 株式会社半導体エネルギー研究所 電気光学装置および電子機器
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
EP2256808A2 (en) * 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TW512543B (en) * 1999-06-28 2002-12-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
JP2002006808A (ja) * 2000-04-19 2002-01-11 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
SG114502A1 (en) * 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
JP2003005710A (ja) * 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
JP2007122072A (ja) * 2001-10-24 2007-05-17 Semiconductor Energy Lab Co Ltd 表示装置
JP4149443B2 (ja) * 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
KR100940342B1 (ko) * 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP2004264652A (ja) * 2003-03-03 2004-09-24 Seiko Epson Corp アクティブマトリクス基板、液晶装置、液晶装置の駆動方法、投射型表示装置
EP1607931B1 (en) 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
JP4174737B2 (ja) * 2003-03-26 2008-11-05 株式会社半導体エネルギー研究所 発光装置及び素子基板
JP4842381B2 (ja) 2003-03-26 2011-12-21 株式会社半導体エネルギー研究所 半導体装置
JP4755293B2 (ja) * 2003-05-16 2011-08-24 株式会社半導体エネルギー研究所 発光装置及び電子機器
KR100965161B1 (ko) 2003-06-12 2010-06-24 삼성전자주식회사 유기전계발광 구동회로와, 이를 갖는 표시패널 및 표시장치
JP4841831B2 (ja) * 2003-12-02 2011-12-21 株式会社半導体エネルギー研究所 表示装置及びその駆動方法
US7683860B2 (en) 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
EP1544842B1 (en) * 2003-12-18 2018-08-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100570758B1 (ko) * 2004-04-29 2006-04-12 삼성에스디아이 주식회사 발광 표시 패널 및 발광 표시 장치
JP4939770B2 (ja) * 2004-05-21 2012-05-30 株式会社半導体エネルギー研究所 表示装置
JP4558391B2 (ja) * 2004-06-30 2010-10-06 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
KR100634543B1 (ko) 2005-04-16 2006-10-13 삼성전자주식회사 단결정 실리콘 ｔｆｔ 유기발광 디스플레이 및 그 제조방법
US7402465B2 (en) 2004-11-11 2008-07-22 Samsung Electronics Co., Ltd. Method of fabricating single-crystal silicon film and method of fabricating TFT adopting the same
US7416924B2 (en) 2004-11-11 2008-08-26 Samsung Electronics Co., Ltd. Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
KR100853346B1 (ko) * 2005-02-28 2008-08-21 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치 및 그 제조 방법
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
JP4926426B2 (ja) * 2005-08-12 2012-05-09 株式会社半導体エネルギー研究所 電子機器
JP4513777B2 (ja) 2005-11-14 2010-07-28 セイコーエプソン株式会社 発光装置および電子機器
JP5114841B2 (ja) 2005-11-30 2013-01-09 セイコーエプソン株式会社 発光装置および電子機器
JP2007265780A (ja) * 2006-03-28 2007-10-11 Seiko Epson Corp 有機エレクトロルミネッセンス装置
JP4207988B2 (ja) 2006-07-03 2009-01-14 セイコーエプソン株式会社 発光装置、画素回路の駆動方法および駆動回路
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
KR100876250B1 (ko) 2007-01-15 2008-12-26 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치
KR20080101679A (ko) * 2007-05-18 2008-11-21 소니 가부시끼 가이샤 표시 장치, 영상 신호 처리 방법, 및 프로그램
JP5151585B2 (ja) * 2008-03-18 2013-02-27 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
JP4909323B2 (ja) 2008-07-25 2012-04-04 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
WO2010089820A1 (ja) 2009-02-03 2010-08-12 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機

Also Published As

Publication number Publication date
JP2017072860A (ja) 2017-04-13
JP7031055B2 (ja) 2022-03-07
KR102628341B1 (ko) 2024-01-24
US9390641B2 (en) 2016-07-12
JP2019124957A (ja) 2019-07-25
KR20200056971A (ko) 2020-05-25
KR102271186B1 (ko) 2021-07-01
KR20210080337A (ko) 2021-06-30
KR20240012599A (ko) 2024-01-29
JP2022081513A (ja) 2022-05-31
JP2025039586A (ja) 2025-03-21
JP7080418B1 (ja) 2022-06-03
JP2013137525A (ja) 2013-07-11
JP2024069256A (ja) 2024-05-21
JP2022126652A (ja) 2022-08-30
JP7446502B2 (ja) 2024-03-08
KR102005803B1 (ko) 2019-07-31
JP2018197866A (ja) 2018-12-13
JP7250981B2 (ja) 2023-04-03
JP2023093446A (ja) 2023-07-04
JP6510124B2 (ja) 2019-05-08
KR20190090752A (ko) 2019-08-02
KR20130060140A (ko) 2013-06-07
JP7612078B2 (ja) 2025-01-10
KR102114376B1 (ko) 2020-05-25
US20130135277A1 (en) 2013-05-30
JP2022020716A (ja) 2022-02-01
JP6368804B2 (ja) 2018-08-01

Similar Documents

Publication Publication Date Title
JP7612078B2 (ja) 表示装置、電子機器
TWI552333B (zh) 具有矽及半導電性氧化物薄膜電晶體之顯示器
CN111328414B (zh) 显示装置及电子设备
CN111247580B (zh) 显示装置以及电子设备
CN111316347B (zh) 显示装置及其工作方法以及电子设备
JP2019215534A (ja) 表示装置および電子機器
WO2019092549A1 (ja) 表示装置、表示装置の駆動方法、および電子機器
JP2023169257A (ja) 表示装置
WO2019123163A1 (ja) 表示装置および電子機器
WO2019171204A1 (ja) 表示装置および電子機器
CN111448608A (zh) 显示装置及电子设备
CN114582291B (zh) 显示基板、制作方法和显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170112

R150 Certificate of patent or registration of utility model

Ref document number: 6077280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250