JP6032229B2 - 積層型セラミック電子部品 - Google Patents
積層型セラミック電子部品 Download PDFInfo
- Publication number
- JP6032229B2 JP6032229B2 JP2014041794A JP2014041794A JP6032229B2 JP 6032229 B2 JP6032229 B2 JP 6032229B2 JP 2014041794 A JP2014041794 A JP 2014041794A JP 2014041794 A JP2014041794 A JP 2014041794A JP 6032229 B2 JP6032229 B2 JP 6032229B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- electronic component
- ceramic substrate
- electrode
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
それぞれの誘電体層を形成した後、積層され、圧着されて所定の温度プロファイルで焼成されて多層セラミック基板1が形成される。
[第1の実施形態]
本願発明にかかる積層型セラミック電子部品を図1〜図3を用いて示す。
多層セラミック基板5の一方の主面に実装電極1が形成され、他方の主面には外部電極8が形成され、実装電極1には電子部品2が実装されている。
[第2の実施形態]
図4に、第2の実施形態にかかる積層型セラミック電子部品の第1の誘電体層a´の主面上の構成を示す。
第2の実施形態にかかる積層型セラミック電子部品の他の誘電体層b〜mは、第1の実施形態にかかる積層型セラミック電子部品と同様であるので、省略する。
平坦部4は、スクリーン印刷で形成するのが一般的であり、大きな面積を印刷するとかすれる場合があり、この場合には塗布厚を均一にするのが難しい為、本実施形態のように額縁状にすることによりIC実装部の平坦度を安定化することができる。
また、額縁状にすることにより平坦部4の材料の使用量が削減できる。
図5(A)に、第3の実施形態にかかる積層型セラミック電子部品の第1の誘電体層a0、および第2の誘電体層a1の積み図を示す。
2 電子部品
3 誘電体層
4 平坦部
5 多層セラミック基板
6 導体パターン
7 導体ビア
8 外部電極
10 積層型セラミック電子部品
11 スイッチングIC
12 アンテナ整合回路
13A、B 送信側フィルタ
E0〜E8 積層型セラミック電子部品の個別外部電極
P0〜P8 スイッチングICの個別電極
EGND 積層型セラミック電子部品のグランド電極
PGND スイッチングICのグランド電極
Claims (4)
- 低温同時焼成セラミック材料からなる複数の誘電体層が積層されて形成された多層セラミック基板と、
電子部品と、
前記多層セラミック基板の一方主面に形成された、前記電子部品を実装するための実装電極と、
前記多層セラミック基板の他方主面に形成された、外部と接続するための外部電極と、を備え、
前記電子部品が前記実装電極に実装された積層型セラミック電子部品であって、
前記複数の誘電体層は、それぞれ、主面に形成された導体パターンおよび両主面を貫通して形成された導体ビアの少なくとも一方を備え、
前記多層セラミック基板は、当該多層セラミック基板の前記実装電極が形成された側の主面、または、当該多層セラミック基板の内部層間であって、当該多層セラミック基板を積層方向に見た場合に、前記実装電極を含む領域に、低温同時焼成セラミック材料からなる平坦部が形成され、
前記平坦部は、前記実装電極を全て含んだ額縁状の形状であり、
前記平坦部の外周側は、前記電子部品と平面的に同サイズの矩形であり、
前記誘電体層を構成する低温同時焼成セラミック材料と前記平坦部を構成する低温同時焼成セラミック材料は焼成時の収縮率が異なり、
前記平坦部を構成する低温同時焼成セラミック材料の収縮率が、前記誘電体層を構成する低温同時焼成セラミック材料の収縮率よりも小さい、積層型セラミック電子部品。 - 前記平坦部が前記多層セラミック基板の内部層間に形成される場合、当該平坦部は前記複数の誘電体層の真ん中よりも前記実装電極に近い側の誘電体層のいずれかの層間に形成されている、請求項1に記載の積層型セラミック電子部品。
- 複数の電子部品を実装する場合、各々の電子部品の端子全てを含んだ複数の平坦部を備える、請求項1または請求項2に記載の積層型セラミック電子部品。
- 前記実装電極が、前記多層セラミック基板の一方主面に露出した前記導体ビアである、請求項1から3のいずれか1項に記載の積層型セラミック電子部品。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014041794A JP6032229B2 (ja) | 2014-03-04 | 2014-03-04 | 積層型セラミック電子部品 |
CN201520125697.5U CN205005347U (zh) | 2014-03-04 | 2015-03-04 | 层叠型陶瓷电子元器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014041794A JP6032229B2 (ja) | 2014-03-04 | 2014-03-04 | 積層型セラミック電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015167210A JP2015167210A (ja) | 2015-09-24 |
JP6032229B2 true JP6032229B2 (ja) | 2016-11-24 |
Family
ID=54257952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014041794A Expired - Fee Related JP6032229B2 (ja) | 2014-03-04 | 2014-03-04 | 積層型セラミック電子部品 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6032229B2 (ja) |
CN (1) | CN205005347U (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106257746A (zh) * | 2016-07-14 | 2016-12-28 | 南京航空航天大学 | 一种可编程重构的全固态等离子体倒装s‑pin天线 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261443A (ja) * | 2001-02-27 | 2002-09-13 | Kyocera Corp | 回路基板の製造方法 |
JP2005116938A (ja) * | 2003-10-10 | 2005-04-28 | Ngk Spark Plug Co Ltd | キャビティ付き多層セラミック基板およびその製造方法 |
CN101371352B (zh) * | 2006-02-14 | 2010-11-10 | 株式会社村田制作所 | 多层陶瓷电子部件和多层陶瓷基片以及多层陶瓷电子部件的制造方法 |
JP2008159725A (ja) * | 2006-12-22 | 2008-07-10 | Kyocera Corp | セラミック多層基板およびその製造方法 |
JP2009252783A (ja) * | 2008-04-01 | 2009-10-29 | Murata Mfg Co Ltd | セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 |
JP5527048B2 (ja) * | 2010-06-29 | 2014-06-18 | 株式会社村田製作所 | セラミック多層基板 |
-
2014
- 2014-03-04 JP JP2014041794A patent/JP6032229B2/ja not_active Expired - Fee Related
-
2015
- 2015-03-04 CN CN201520125697.5U patent/CN205005347U/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN205005347U (zh) | 2016-01-27 |
JP2015167210A (ja) | 2015-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10390424B2 (en) | High-frequency module | |
KR101740816B1 (ko) | 칩 인덕터 | |
US9444424B2 (en) | Polar-type low pass filter and demultiplexer equipped therewith | |
JP6269661B2 (ja) | 多層配線基板 | |
JP5799973B2 (ja) | セラミック多層配線基板およびこれを備えるモジュール | |
US9538644B2 (en) | Multilayer wiring substrate and module including same | |
KR101580395B1 (ko) | 적층 칩 전자부품 및 그 실장 기판 | |
JP5704177B2 (ja) | 電子部品 | |
US20090008134A1 (en) | Module | |
WO2014013831A1 (ja) | モジュールおよびこのモジュールの製造方法 | |
JP6032229B2 (ja) | 積層型セラミック電子部品 | |
US10827613B2 (en) | Multilayer circuit board, multilayer electronic component, and module | |
JP4565381B2 (ja) | 積層基板 | |
JP6560096B2 (ja) | 実装構造体およびカメラモジュール | |
US9236845B2 (en) | Ceramic multilayer component | |
JP2010147701A (ja) | 電子部品 | |
JP2013110299A (ja) | 複合モジュール | |
JP2013197565A (ja) | 複合モジュールおよびその製造方法 | |
WO2022230286A1 (ja) | フィルタ装置およびそれを搭載した高周波フロントエンド回路 | |
KR100660971B1 (ko) | 저온 동시 소성 세라믹 다층 기판을 이용한 초광대역통신용대역통과필터 | |
JP2017038085A (ja) | 回路モジュール | |
JP6664257B2 (ja) | ローパスフィルター | |
JP2005197389A (ja) | 半導体モジュール | |
WO2014027486A1 (ja) | 電子部品およびその製造方法 | |
KR102048102B1 (ko) | 적층 세라믹 전자부품 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6032229 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |