JP6030248B2 - 同調広帯域ドライバ増幅器 - Google Patents

同調広帯域ドライバ増幅器 Download PDF

Info

Publication number
JP6030248B2
JP6030248B2 JP2015548059A JP2015548059A JP6030248B2 JP 6030248 B2 JP6030248 B2 JP 6030248B2 JP 2015548059 A JP2015548059 A JP 2015548059A JP 2015548059 A JP2015548059 A JP 2015548059A JP 6030248 B2 JP6030248 B2 JP 6030248B2
Authority
JP
Japan
Prior art keywords
band
frequency
frequency band
amplification
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015548059A
Other languages
English (en)
Other versions
JP2016500499A (ja
JP2016500499A5 (ja
Inventor
フェン、ハイガン
パニッカス、ビノド・ブイ．
サンカラナラヤナン、ジャナキラム・ジー．
アスリ、ブーシャン・シャンティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2016500499A publication Critical patent/JP2016500499A/ja
Publication of JP2016500499A5 publication Critical patent/JP2016500499A5/ja
Application granted granted Critical
Publication of JP6030248B2 publication Critical patent/JP6030248B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
    • H03G9/20—Combinations of two or more types of control, e.g. gain control and tone control in frequency-selective amplifiers
    • H03G9/24—Combinations of two or more types of control, e.g. gain control and tone control in frequency-selective amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/378—A variable capacitor being added in the output circuit, e.g. collector, drain, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/39—Different band amplifiers are coupled in parallel to broadband the whole amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

米国特許法第１１９条に基づく優先権の主張
[0001] 本願は、本譲受人に譲渡され、参照により本明細書に明確に組み込まれる、２０１２年１２月１７日に出願された、「TUNABLE WIDEBAND DRIVER AMPLIFIER」と題する米国仮特許出願第６１／７３８２５１号からの優先権の利益を主張する。
[0002] 本願は一般にアナログフロントエンドの動作及び設計に関し、より詳細には、アナログフロントエンドで使用するためのドライバ増幅器の動作及び設計に関する。
[0003] ワイヤレスデバイスは、益々複雑になってきており、それは、より小さいチップ及び回路基板上により多くの回路が組み込まれることに帰着する。例えば、ワイヤレスデバイスにおいて使用される従来の送信機は、それぞれ低周波数帯域と高周波数帯域の両方で信号を増幅させるために多数のドライバ増幅器（ＤＡ）を含みうる。特定の周波数帯域に対して専用のＤＡを有することで、所望の増幅目標が達成されうるが、そのような実現はいくつかの不利益も有しうる。例えば、多数のＤＡを利用することは、ダイエリア要件の観点からコストの増加に帰着しうる。更に、アップコンバータのような、送信機内の他の回路は、多数のＤＡ構成をサポートするように変形される必要があり、その結果、この送信機の複雑性を増加させうる。
[0004] したがって、必要なものは、ワイヤレスデバイスにおけるダイエリア及び送信機設計複雑性を減らすように構成された高効率の広帯域ドライバ増幅器である。
[0005] 本明細書で説明される先の態様は、添付の図面と併せて考慮されるとき、以下の説明を参照することによって、より容易に明らかになるであろう。
図１は、同調広帯域ドライバ増幅器の例示的な実施形態を含むデバイスで使用するための送信機を示す。 図２は、図１に例示された同調広帯域ドライバ増幅器の詳細な例示的な実施形態を示す。 図３は、図２に示されるドライバ増幅器の出力の広帯域周波数範囲を例示する周波数プロットを示す。 図４は、ワイヤレスデバイスにおける広帯域増幅のための方法の例示的な実施形態を示す。 図５は、同調広帯域ドライバ増幅器装置の例示的な実施形態を示す。
[0011] 添付の図面に関連して以下に記載される詳細な説明は、本発明の例示的な実施形態の説明として意図されており、本発明が実施されることのできる唯一の実施形態を表すことは意図されない。この説明全体にわたって使用される「例示的な」という用語は、「例、実例、又は例示としての役割を果たす」を意味し、必ずしも、他の例示的な実施形態よりも好ましい又は有利であると解釈されるべきではない。詳細な説明は、本発明の例示的な実施形態の完全な理解を与えることを目的とした特定の詳細を含む。本発明の例示的な実施形態がこれらの特定の詳細なしに実施されうることは当業者に明らかになるであろう。いくつかの事例では、周知の構造及びデバイスが、本明細書に提示される例示的な実施形態の新規性を曖昧にしないために、ブロック図の形式で示される。
[0012] 図１は、新しい同調広帯域ＤＡの例示的な実施形態を含むデバイスで使用するための送信機１００を示す。送信機１００は、アップコンバータ１０４に送るべきベースバンドデータを出力するベースバンドプロセッサ１０２を備える。アップコンバータ１０４は、ベースバンドデータを無線周波数（ＲＦ）信号へとアップコンバートし、このＲＦ信号を同調広帯域ＤＡ １０６に入力する。同調ＤＡ １０６は、２つの選択可能な周波数帯域へと分割される広い周波数範囲（即ち、８００ＭＨｚから２４ＧＨｚ）にわたり増幅を提供するように構成される。同調ＤＡ １０６は、ベースバンドプロセッサ１０２から帯域選択信号１１０を受け取る。帯域選択信号１１０は、増幅が提供されるであろう２つの選択可能な帯域のうちの１つを選択する。同調ＤＡ １０６は、また、ベースバンドプロセッサ１０２からトラップイネーブル信号１１２を受け取る。トラップイネーブル信号１１２は、第二高調波（2nd harmonic）及びより高い周波数の減衰を、増幅出力に提供するトラップ回路をイネーブル又はディセーブルにする。次に、同調ＤＡ １０６の増幅出力は、送信のためにＲＡ信号が更に増幅される電力増幅器（ＰＡ）１０８に入力される。様々な例示的な実施形態では、同調ＤＡ １０６は、広い周波数範囲にわたり増幅を提供し、多数の増幅器を利用する従来の複数のＤＡ構成と比べてダイエリアを半分に減らすように構成される。
[0013] 図２は、図１に例示される同調広帯域ドライバ増幅器１０６の詳細な例示的な実施形態を示す。アップコンバータ１０４は、差動信号をシングルエンド信号に変換する平衡不平衡変成器（パラン（balun））２０２に差動信号を出力する。シングルエンド信号は、ＤＡ １０６のトランジスタ２０４に入力される。トランジスタ２０４は、トランジスタ２０６とともに動作して、シングルエンド信号を増幅させ、トランジスタ２０６のドレイン端子２０８において増幅出力信号（ＤＡ出力）を発生させる。トランジスタ２０４、２０６はカスコードペアとして構成されているが、増幅器１０６が任意の適切なトランジスタ構成を利用しうることに留意されたい。
[0014] 例示的な実施形態では、第１の帯域選択回路２３８は、増幅器の増幅帯域を第１の周波数帯域に設定するように動作する。第１の周波数帯域（本明細書では、低周波数帯域とも呼ばれる）は、（ｆＬＢ）と指定された中央周波数を有する。第１の帯域選択回路２３８は、インダクタＬＬＯＷ ２１０及び可変キャパシタ２１２を備える。インダクタＬＬＯＷ ２１０は、ドレイン端子２０８と電源電圧（ＶＤＤ）との間に接続される。可変キャパシタ２１２は、ドレイン端子２０８と回路接地との間に接続される。例示的な実施形態では、インダクタＬＬＯＷ ２１０は、大きなインダクタンス値（即ち、４ｎＨ）を有し、可変キャパシタ２１２は、同調キャパシタンス範囲（即ち、１−１０ｐｆ）を有する。インダクタＬＬＯＷ ２１０及び可変キャパシタ２１２は組み合わさって、ＤＡ １０６について動作の第１の周波数帯域を設定する。例示的な実施形態では、インダクタＬＬＯＷ ２１０及び可変キャパシタ２１２は、第１の周波数帯域の中央周波数（ｆＬＢ）を８００ＭＨｚから１．４ＧＨｚへと同調するように構成される。
[0015] 低帯域トラップ回路２３０は、動作の第１の周波数帯域で動作するときに、増幅ＤＡ出力信号に第二高調波周波数低減を提供するように動作する。低帯域トラップ回路２３０は、インダクタＬＨＩＧＨ ２２２とトランジスタ２３４のドレイン端子との間に接続された可変キャパシタ２３２を備える。インダクタＬＨＩＧＨ ２２２は、ドレイン端子２０８にも接続される。例示的な実施形態では、キャパシタ２３２は、１〜６ｐｆの範囲の同調キャパシタンス値を有し、インダクタＬＨＩＧＨ ２２２は、２ｎＨのインダクタンス値を有する。トランジスタ２３４は、回路接地に接続されたソース端子と、低帯域（ＬＢ）トラップイネーブル信号２３６によって制御されるゲート端子とを有する。例えば、ＬＢトラップイネーブル信号２３６が「高電圧」又は「イネーブル」状態であるとき、キャパシタ２３２が回路接地に結合されるように、トランジスタ２３４がオンにされる。ＬＢトラップイネーブル信号２３６が「低電圧」又は「ディセーブル」状態であるとき、キャパシタ２３２が回路接地から結合解除されるようにトランジスタ２３４がオフにされる。例示的な実施形態では、図１に例示されたトラップイネーブル信号１１２は、ＬＢトラップイネーブル信号２３６を備え、ベースバンドプロセッサ１０２又はデバイスの何等かの他のエンティティによって発生させられる。
[0016] キャパシタ２３２が回路接地に結合されるように、ＬＢトラップイネーブル信号２３６がトランジスタ２３４をイネーブルにする（又は、オンにする）とき、インダクタＬＨＩＧＨ ２２２及びキャパシタ２３２の組み合わせは、動作の低周波数帯域にあるとき、増幅ＤＡ出力信号に対する第二高調波周波数低減を提供するために低帯域トラップ回路を形成するように動作する。例えば、低帯域トラップ回路２３０がイネーブルにされるとき、低帯域中央周波数（ｆＬＢ）の第二高調波周波数（２ｆＬＢ）以上のＤＡ出力周波数が低減又は減衰される。
[0017] 例示的な実施形態では、第２の帯域選択回路２２０は、ＤＡ １０６の増幅帯域を第２の周波数帯域に設定するように動作する。第２の周波数帯域（本明細書では、高周波数帯域とも呼ばれる）は、（ｆＨＢ）と指定された中央周波数を有する。第２の帯域選択回路２２０は、低帯域トラップ回路２３０を含む。例示的な実施形態では、第２の帯域選択回路２２０はまた、キャパシタ２２４と直列に接続されたインダクタＬＨＩＧＨ ２２２を備える。例えば、例示的な実施形態では、キャパシタ２２４は、１０ｐｆという固定キャパシタンス値を有する。キャパシタ２２４は、同様に回路接地に接続されたソース端子を有するトランジスタ２２６のドレイン端子に更に接続される。トランジスタ２２６は、高帯域（ＨＢ）のイネーブル信号２２８に接続され、それによって制御されるゲート端子を有する。例えば、ＨＢイネーブル信号２２８が「高電圧」又は「イネーブル」状態であるとき、キャパシタ２２４が回路接地に結合されるようにトランジスタ２２６がオンにされる。ＨＢイネーブル信号２２８が「低電圧」又は「ディセーブル」状態であるとき、キャパシタ２２４が回路接地から結合解除されるように、トランジスタ２２６がオフにされる。例示的な実施形態では、図１に例示された帯域選択信号１１０は、ＨＢイネーブル信号２２８を備え、ベースバンドプロセッサ１０２又はデバイスの何等かの他のエンティティによって発生させられる。
[0018] 例示的な実施形態では、ＨＢイネーブル信号２２８及びＬＢトラップイネーブル信号２３６の両方がイネーブル状態に設定されるとき、キャパシタ２２４及び２３２が回路接地に結合されるように、トランジスタ２２６及び２３４がイネーブルにされる（即ち、オンにされる）。この構成は、キャパシタ２２４及び２３２のキャパシタンス値を組み合せて、キャパシタ２３２の同調に依存して、１０〜１６ｐｆの総合キャパシタンス値を作り出す。この総合キャパシタンスは、インダクタＬＨＩＧＨ ２２２、インダクタＬＬＯＷ ２１０、キャパシタ２１２と組み合わして、ＤＡ １０６の増幅帯域を第２の（又は、高い）周波数帯域に調節するように動作する。例示的な実施形態では、第２の帯域選択回路２２０は、第２の周波数帯域の中央周波数（ｆＨＢ）を１．４ＧＨｚから２．４ＧＨｚに同調するように構成される。
[0019] 同調キャパシタ２１６及びインダクタ２１８を備えるタンク回路２１４は、トランジスタ２０４のソース端子２４０と、回路接地との間に接続される。タンク回路２１４は、ＤＡ １０６の増幅帯域が第２の（又は、高い）周波数帯域に設定されるとき、第二高調波低減を提供するように動作する。例示的な実施形態では、インダクタ２１８は、０．２５ｎＨのインダクタンス値を有し、同調キャパシタ２１６は、０．５〜４ｐｆの範囲のキャパシタンス値を有する。例えば、タンク回路２１４は、高帯域中央周波数（ｆＨＢ）の二次高調波（２ｆＨＢ）以上のＤＡ出力周波数が低減又は減衰されるように動作する。例えば、タンク回路２１４は、高帯域の高次高調波周波数（即ち、第二高調波（２ｆＨＢ）及びより高い周波数）で高インピーダンスを示して、そのような周波数の発生を抑制する。基本周波数（ｆＨＢ）において、タンク２１４は、著しく低いインピーダンスを示し、共通ソース段の利得に対して小さなインパクトしか与えないであろう。更に、低周波数帯域において、インダクタ２１８が及ぼす影響はほぼなくなり、同調キャパシタ２１６は、ディセーブルにされるか又はオフにされることができる。
[0020] 様々な例示的な実施形態では、インダクタＬＬＯＷ ２１０、ＬＨＩＧＨ ２２２、及び可変キャパシタ２１２、２１６、２３２の値は、製造中に、インストール中に、又は動作中に設定されうる。例示的な実施形態では、インダクタＬＬＯＷ ２１０及びＬＨＩＧＨ ２２２の値は、製造時に決定され、可変キャパシタ２１２、２１６、及び２３２の値は、ベースバンドプロセッサ１０２によって動作中に決定される。例えば、例示的な実施形態では、ベースバンドプロセッサ１０２から出力される帯域選択信号１１０は、可変キャパシタ２１２、２１６、及び２３２をイネーブルにする、ディセーブルにする、及び、その容量値を選択する制御信号（図２には示されない）を備える。
[0021] 広帯域ＤＡ １０６の動作中、ＤＡ １０６の増幅帯域を、第１の（低い）周波数帯域又は第２の（高い）周波数帯域のいずれかに設定するために、イネーブル信号２２８及び２３６が使用される。各周波数帯域について、選択された帯域の中央周波数の第二高調波周波数以上の出力周波数を低減又は減衰させるために、第二高調波低減は、自動的にイネーブルにされるか又は選択的にイネーブルにされることができる。広帯域ドライバ増幅器１０６の動作についてのより詳細な説明が以下に提供される。
[0022] 図３は、ドライバ増幅器１０６のＤＡ出力の広い周波数範囲（即ち、８００ＭＨｚ〜２．４ＧＨｚ）にわたって増幅を例示する周波数プロット３００を示す。プロット３００は、同調基本周波数（ｆＬＢ）を有する低周波数帯域にわたった増幅を示す。低周波数帯域における動作は、第１の（又は、より低い）帯域選択回路２３８の動作から決定される。プロット３００はまた、ＬＢトラップ回路２３０によって提供される低帯域周波数の第二高調波（２ｆＬＢ）における第二高調波減衰（ＬＢノッチ）を示す。
[0023] プロット３００はまた、同調基本周波数（ｆＨＢ）を有する高周波数帯域にわたった増幅を示す。高周波数帯域における動作は、第２の（又は、より高い）帯域選択回路２２０の動作から決定される。プロット３３０はまた、高帯域第二高調波トラップ回路２１４によって提供される高帯域周波数の第二高調波（２ｆＨＢ）における第二高調波減衰（ＨＢノッチ）を示す。
[0024] 図４は、ワイヤレスデバイスにおける広帯域増幅のための方法４００の例示的な実施形態を示す。例えば、方法４００は、図２に示されたドライバ増幅器１０６との使用に適している。
[0025] ブロック４０２において、低周波数帯域での増幅が選択されるかどうかを決定するために決定が行われる。例えば、ベースバンドプロセッサ１０２は、増幅帯域を設定するために、ＨＢイネーブル信号２２８を出力する。ＨＢイネーブル信号２２８がディセーブルされる場合、低周波数帯域での増幅が選択される。ＨＢイネーブル信号２２８がイネーブルされる場合、高周波数帯域での増幅が選択される。低周波数帯域での増幅が選択された場合、方法はブロック４０４に進む。高周波数帯域での増幅が選択された場合、方法はブロック４１０に進む。
[0026] ブロック４０４において、低帯域での増幅がイネーブルにされる。例示的な実施形態では、トランジスタ２２６がディセーブルにされ、それによって、キャパシタ２２４を回路接地から結合解除するように、ＨＢイネーブル信号２２８がディセーブル状態に設定される。結果として、インダクタＬＬＯＷ ２１０及びキャパシタ２１２を備える低帯域選択回路２３８は、低帯域での増幅ために同調中央周波数（ｆＬＢ）を設定する。例示的な実施形態では、インダクタＬＬＯＷ ２１０及び可変キャパシタ２１２は、第１の（低い）周波数帯域の中央周波数（ｆＬＢ）を８００ＭＨｚから１．４ＧＨｚへとチューニングするように構成される。
[0027] ブロック４０６において、低帯域ノッチフィルタがイネーブルにされるべきかどうかについての決定が行われる。例えば、ベースバンドプロセッサ１０２は、低帯域ノッチフィルタがイネーブルにされるべきかを決定するために使用されるＬＢトラップイネーブル信号２３６を出力する。ＬＢトラップイネーブル信号２３６がディセーブルにされた場合、低帯域ノッチフィルタはディセーブルにされ、方法は終了する。ＬＢトラップイネーブル信号２３６がイネーブルにされた場合、低帯域ノッチフィルタはイネーブルにされることとなり、方法はブロック４０８に進む。
[0028] ブロック４０８において、低帯域ノッチがイネーブルにされる。例示的な実施形態では、ＬＢトラップイネーブル信号２３６は、トランジスタ２３４がキャパシタ２３２を回路接地に結合させるように、低帯域トラップ回路２３０をイネーブルにするように動作する。インダクタＬＨＩＧＨ ２２２及びキャパシタ２３２の組み合わせは、低帯域第二高調波周波数（２ｆＬＢ）以上の周波数を低減又は減衰させるために、低帯域トラップを提供するように動作する。
[0029] ブロック４１０において、高帯域増幅がイネーブルにされる。例示的な実施形態では、トランジスタ２２６がイネーブルにされ、それによって、キャパシタ２２４を回路接地に結合するように、ＨＢイネーブル信号２２８がイネーブル状態に設定される。結果として、第２の帯域選択回路２２０がイネーブルにされる。追加的に、ＬＢトラップ回路２３０は、ＬＢトラップイネーブル信号２３６によってイネーブルにされる。インダクタＬＨＩＧＨ ２２２、キャパシタ２２４、及びキャパシタ２３２の組み合わせは、増幅器１０６の増幅帯域を高帯域に押し上げる又は調節するように動作する。例えば、高帯域での増幅を提供するために、中央周波数は（ｆＨＢ）に同調される。
[0030] ブロック４１２において、高帯域ノッチフィルタがイネーブルにされる。例示的な実施形態では、インダクタ２１８及びキャパシタ２１６の組み合わせを備えるタンク回路２１４は、高帯域第二高調波周波数（２ｆＨＢ）以上の周波数を低減又は減衰させるために、高帯域トラップを提供するように動作する。
[0031] したがって、方法４００は、従来の増幅器よりも、必要とされるダイエリアを減らす、ワイヤレスデバイスにおける広帯域増幅を提供する。方法４００の動作が、他の等価的な方法が可能となるように当業者によって再配列されうること、修正されうること、又は変えられうることに留意されたい。
[0032] 図５は、広帯域ドライバ増幅器装置５００の例示的な実施形態を示す。例えば、方法５００は、図２に示されたドライバ増幅器１０６との使用に適している。一態様では、装置５００は、本明細書で説明されるような機能を提供するように構成された１つ又は複数のモジュールによって実現される。例えば、ある態様では、各モジュールは、ハードウェア及び／又はハードウェア実行ソフトウェアを備える。
[0033] 装置５００は、増幅器の増幅帯域を第１の周波数帯域から第２の周波数帯域に調節するための手段（５０２）を備える第１のモジュールを備える。この調節するための手段は、増幅器の出力端子と回路接地との間で選択的に接続される。これは、ある態様では、第２の帯域選択回路２２０を備える。
[0034] 装置５００は、増幅帯域が第１の周波数帯域に設定されるとき、第１の周波数帯域において第二高調波周波数を低減させるための手段（５０４）を備える第２のモジュールを備え、この低減させるための手段は、調節するための手段と回路接地との間に接続される。これは、ある態様では、第１の高調波低減回路２３０を備える。
[0035] 当業者であれば、情報及び信号が、多種多様な技術及び技法のうちの任意のものを使用して処理又は表されうることを理解するであろう。例えば、上記説明の全体にわたって参照されうるデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場又は磁性粒子、光場又は光粒子、或いはこれらの任意の組み合わせによって表されうる。トランジスタのタイプ及び技術が、同じ結果を達成するために、代用、再配列、又は他の方法で修正されうることに更に留意されたい。例えば、ＰＭＯＳトランジスタを利用して示される回路は、ＮＭＯＳトランジスタを使用するように修正されることができ、逆もまた同様である。このように、本明細書で開示された増幅器は、様々なトランジスタタイプ及び技術を使用して実現されることができ、図面に例示されているこれらトランジスタタイプ及び技術に限定されない。例えば、ＢＪＴ、ＧａＡｓ、ＭＯＳＦＥＴのようなトランジスタタイプ又はその他のトランジスタ技術が使用されうる。
[0036] 当業者であれば、本明細書で開示された実施形態に関連して説明された実例となる様々な論理ブロック、モジュール、回路、及びアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、又は両方の組み合わせとして実現されうることを更に認識するであろう。このハードウェアとソフトウェアとの互換性を明確に例示するために、実例となる様々な構成要素、ブロック、モジュール、回路、及びステップが、概してそれらの機能の観点から上に説明されている。このような機能がハードウェアとして実現されるかソフトウェアとして実現されるかは、特定の用途及びシステム全体に課せられている設計制約に依存する。当業者は、特定の用途ごとに、説明された機能を様々な方法で実現することができるが、このような実現の判定（decision）は本発明の例示的な実施形態の適用範囲（scope）からの逸脱の原因になるとして解釈されるべきではない。
[0037] 本明細書で開示された実施形態に関連して説明された実例となる様々な論理ブロック、モジュール、及び回路は、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は他のプログラマブル論理デバイス、ディスクリートゲート又はトランジスタ論理回路、ディスクリートハードウェア構成要素、或いは本明細書で説明された機能を行うように設計されたこれらの任意の組み合わせで実現されるか又は行われうる。汎用プロセッサはマイクロプロセッサでありうるが、代替として、このプロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンでありうる。プロセッサはまた、コンピュータデバイスの組み合わせとして、例えば、ＤＳＰと、１つのマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１つ又は複数のマイクロプロセッサ、又はその他のこのような構成との組み合わせとして実現されうる。
[0038] 本明細書で開示された実施形態に関連して説明された方法又はアルゴリズムのステップは、直接ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、又は両者の組み合わせで具現化されうる。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバルディスク、ＣＤ−ＲＯＭ、又は当技術分野において知られているその他の形状の記憶媒体に存在しうる。例示的な記憶媒体は、プロセッサがこの記憶媒体から情報を読み取り、この記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体化されうる。プロセッサ及び記憶媒体はＡＳＩＣに存在しうる。ＡＳＩＣはユーザ端末内に存在しうる。代替として、プロセッサ及び記憶媒体は、ディスクリート構成要素として、ユーザ端末に存在しうる。
[0039] １つ又は複数の例示的な実施形態では、説明された機能は、ハードウェアで、ソフトウェアで、ファームウェアで、又はこれらの任意の組み合わせで実現されうる。ソフトウェアで実現される場合、これら機能は、コンピュータ可読媒体上で、１つ又は複数の命令又はコードとして送信又は記憶されうる。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体及び非一時的なコンピュータ記憶媒体の両方を含む。非一時的な記憶媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体でありうる。限定ではなく例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ又は他の光ディスク記憶装置、磁気ディスク記憶装置又は他の磁気記憶デバイス、或いは、データ構造又は命令の形式で所望のプログラムコードを記憶又は伝送するために使用可能であり、且つコンピュータによってアクセスされうるその他の媒体を備えうる。更に、任意の接続は、厳密にはコンピュータ読取可能な媒体と呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、又は赤外線、電波、及びマイクロ波のような無線技術を使用して、ウェブサイト、サーバ、又は他の遠隔ソースから送信される場合には、この同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、又は赤外線、電波、及びマイクロ波のような無線技術は、媒体の定義に含まれる。本明細書で使用される場合、ディスク（ｄｉｓｋ）及びディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及びブルーレイ（登録商標）ディスクを含み、ここで、ディスク（ｄｉｓｋ）は、通常磁気的にデータを再生し、ディスク（ｄｉｓｃ）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせもまた、コンピュータ可読媒体の適用範囲内に含まれるべきである。
[0040] 開示された例示的な実施形態の説明は、当業者であれば本発明の製造又は使用を可能にするために提供される。これら例示的な実施形態への様々な修正は、当業者には容易に明らかであり、本明細書で定義された包括的な原理は、本発明の精神又は適用範囲から逸脱することなく他の実施形態にも適用されうる。このように、本発明は、本明細書に示された例示的な実施形態に限定されるものであることを意図せず、本明細書で開示された原理及び新規な特徴と一致する最も広い範囲を与えられるべきである。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
増幅器の出力端子と回路接地との間に選択的に接続され、且つ、増幅帯域を第１の周波数帯域から第２の周波数帯域に調節するように構成された第１の帯域選択回路と、
前記第１の帯域選択回路と前記回路接地との間に選択的に接続され、且つ、前記増幅帯域が前記第１の周波数帯域に設定されたときに、前記第１の周波数帯域に関連付けられた第二高調波周波数を低減させるように構成された第１の高調波低減回路と
を備える装置。
［Ｃ２］
前記増幅帯域を前記第１の周波数帯域に設定するように構成された第２の帯域選択回路を更に備え、前記第２の帯域選択回路は、
前記出力端子と電源電圧との間に接続された第１のインダクタと、
前記出力端子と前記回路接地との間に接続された第１のキャパシタと
を備える、Ｃ１に記載の装置。
［Ｃ３］
前記第１の帯域選択回路は、
前記出力端子に接続された第１のインダクタと、
前記第１のインダクタに接続された第１のキャパシタと、
前記増幅帯域を前記第２の周波数帯域に設定するために前記第１のキャパシタを前記回路接地に選択的に接続するように構成されたスイッチと
を備える、Ｃ１に記載の装置。
［Ｃ４］
前記第１の高調波低減回路は、
前記第１のインダクタに接続された第２のキャパシタと、
前記増幅帯域が前記第１の周波数帯域に設定されたときには、前記第１の周波数帯域における前記第二高調波周波数の低減をイネーブルにし、前記増幅帯域が前記第２の周波数帯域に設定されたときには、前記第２の周波数帯域の前記中央周波数を同調するために、前記第２のキャパシタを前記回路接地に選択的に接続するように構成されたスイッチと
を備える、Ｃ３に記載の装置。
［Ｃ５］
前記増幅器は、第１のトランジスタ及び第２のトランジスタを備え、前記出力端子は、前記第１のトランジスタのドレイン端子に接続される、Ｃ１に記載の装置。
［Ｃ６］
前記第２のトランジスタのソース端子に結合され、前記増幅帯域が前記第２の周波数帯域に設定されたときに第二高調波周波数を低減させるように構成された第２の高調波低減回路を更に備える、Ｃ５に記載の装置。
［Ｃ７］
前記第２の高調波低減回路は、
前記第２のトランジスタの前記ソース端子と、前記回路接地との間に接続されたインダクタと、
前記第２のトランジスタの前記ソース端子と前記回路接地との間に接続されたキャパシタと
を備える、Ｃ６に記載の装置。
［Ｃ８］
前記第１の周波数帯域は、前記第２の周波数帯域の第２の中央周波数よりも周波数が低い第１の中央周波数を有する、Ｃ１に記載の装置。
［Ｃ９］
増幅器の増幅帯域を第１の周波数帯域から第２の周波数帯域に調節するための手段と、調節するための前記手段は、前記増幅器の出力端子と回路接地との間に選択的に接続される、
前記増幅帯域が前記第１の周波数帯域に設定されたときに、前記第１の周波数帯域における第二高調波周波数を低減させるための手段と、低減させるための前記手段は、調節するための前記手段と前記回路接地との間に接続される、
を備える装置。
［Ｃ１０］
前記増幅器の前記増幅帯域を前記第１の周波数帯域に設定するための手段を更に備え、設定するための前記手段は、
前記出力端子と電源電圧との間に接続された第１のインダクタと、
前記出力端子と前記回路接地との間に接続された第１のキャパシタと
を備える、Ｃ９に記載の装置。
［Ｃ１１］
調節するための前記手段は、
前記出力端子に接続された第１のインダクタと、
前記第１のインダクタに接続された第１のキャパシタと、
前記増幅帯域を前記第２の周波数帯域に設定するために、前記第１のキャパシタを前記回路接地に選択的に接続するように構成されたスイッチと
を備える、Ｃ９に記載の装置。
［Ｃ１２］
低減させるための前記手段は、
前記第１のインダクタに接続された第２のキャパシタと、
前記増幅帯域が前記第１の周波数帯域に設定されたときには、前記第１の周波数帯域における前記第二高調波周波数の低減をイネーブルにし、前記増幅帯域が前記第２の周波数帯域に設定されたときには、前記第２の周波数帯域の前記中央周波数を同調するために、前記第２のキャパシタを前記回路接地に選択的に接続するように構成されたスイッチと
を備える、Ｃ１１に記載の装置。
［Ｃ１３］
前記増幅器は、第１のトランジスタ及び第２のトランジスタを備え、前記出力端子は、前記第１のトランジスタのドレイン端子に接続される、Ｃ９に記載の装置。
［Ｃ１４］
前記第２のトランジスタのソース端子に接続され、且つ、前記増幅帯域が前記第２の周波数帯域に設定されたときに第二高調波周波数を低減させるように構成されたトラップするための手段を更に備える、Ｃ１３に記載の装置。
［Ｃ１５］
トラップするための前記手段は、
前記第２のトランジスタの前記ソース端子と、前記回路接地との間に接続されたインダクタと、
前記第２のトランジスタの前記ソース端子と前記回路接地との間に接続されたキャパシタと
を備える、Ｃ１４に記載の装置。
［Ｃ１６］
前記第１の周波数帯域は、前記第２の周波数帯域の第２の中央周波数よりも周波数が低い第１の中央周波数を有する、Ｃ９に記載の装置。
［Ｃ１７］
方法であって、
増幅器の増幅帯域が低周波数帯域に設定されることとなるか高周波数帯域に設定されこととなるかを決定することと、
前記増幅帯域が前記低周波数帯域に設定されることとなる場合には、第１の帯域選択回路をイネーブルにし、第２の帯域選択回路をディセーブルにすることと、
前記増幅帯域が前記高周波数帯域に設定されることとなる場合には、前記第１の帯域選択回路をイネーブルにし、前記第２の帯域選択回路をイネーブルにすることと、
を備える方法。
［Ｃ１８］
前記増幅帯域が前記低周波数帯域に設定されることとなる場合に、低帯域トラップ回路がイネーブルにされることとなるかどうかを決定することと、
前記低帯域トラップ回路がイネーブルにされることとなる場合に、前記低周波数帯域に関連付けられた第二高調波周波数を低減させるために前記低帯域トラップ回路をイネーブルにすることと
を更に備える、Ｃ１７に記載の方法。
［Ｃ１９］
前記増幅帯域が前記高周波数帯域に設定されることとなる場合に、前記高周波数帯域に関連付けられた第二高調波周波数を低減させるために高帯域トラップ回路をイネーブルにすることを更に備える、Ｃ１７に記載の方法。
［Ｃ２０］
前記低周波数帯域は、前記高周波数帯域の第２の中央周波数よりも周波数が低い第１の中央周波数を有する、Ｃ１７に記載の方法。

Claims (20)

  1. 増幅器の出力端子と回路接地との間に選択的に接続され、且つ、第１の帯域選択回路に供給される２つのイネーブル信号に基づいて、増幅帯域を第１の周波数帯域から第２の周波数帯域に調節するように構成された第１の帯域選択回路と、
    前記増幅帯域を前記第１の周波数帯域に設定するように構成された第２の帯域選択回路と、前記第２の帯域選択回路は、前記出力端子と前記回路接地との間に接続された選択されたキャパシタを備え、
    前記第１の帯域選択回路と前記回路接地との間に選択的に接続され、且つ、前記増幅帯域が前記第１の周波数帯域に設定されたときに、前記第１の周波数帯域に関連付けられた第二高調波周波数を低減させるように構成された第１の高調波低減回路と
    を備える装置。
  2. 前記第２の帯域選択回路は、
    前記出力端子と電源電圧との間に接続された第１のインダクタ
    を備える、請求項１に記載の装置。
  3. 前記第１の帯域選択回路は、
    前記出力端子に接続された第１のインダクタと、
    前記第１のインダクタに接続された第１のキャパシタと、
    前記増幅帯域を前記第２の周波数帯域に設定するために前記第１のキャパシタを前記回路接地に選択的に接続するように構成されたスイッチと
    を備える、請求項１に記載の装置。
  4. 前記第１の高調波低減回路は、
    前記第１のインダクタに接続された第２のキャパシタと、
    前記増幅帯域が前記第１の周波数帯域に設定されたときには、前記第１の周波数帯域における前記第二高調波周波数の低減をイネーブルにし、前記増幅帯域が前記第２の周波数帯域に設定されたときには、前記第２の周波数帯域の中央周波数を同調するために、前記第２のキャパシタを前記回路接地に選択的に接続するように構成されたスイッチと
    を備える、請求項３に記載の装置。
  5. 前記増幅器は、第１のトランジスタ及び第２のトランジスタを備え、前記出力端子は、前記第１のトランジスタのドレイン端子に接続される、請求項１に記載の装置。
  6. 前記第２のトランジスタのソース端子に結合され、前記増幅帯域が前記第２の周波数帯域に設定されたときに第二高調波周波数を低減させるように構成された第２の高調波低減回路を更に備える、請求項５に記載の装置。
  7. 前記第２の高調波低減回路は、
    前記第２のトランジスタの前記ソース端子と、前記回路接地との間に接続されたインダクタと、
    前記第２のトランジスタの前記ソース端子と前記回路接地との間に接続されたキャパシタと
    を備える、請求項６に記載の装置。
  8. 前記第１の周波数帯域は、前記第２の周波数帯域の第２の中央周波数よりも周波数が低い第１の中央周波数を有する、請求項１に記載の装置。
  9. 増幅器の出力端子と回路接地との間に選択的に接続され、第１の帯域選択回路に供給される２つのイネーブル信号に基づいて、前記増幅器の増幅帯域を第１の周波数帯域から第２の周波数帯域に調節するための手段と、
    前記出力端子と前記回路接地との間に選択されたキャパシタを提供するための手段を含み、前記増幅器の前記増幅帯域を前記第１の周波数帯域に設定するための手段と、
    調節するための前記手段と前記回路接地との間に接続され、前記増幅帯域が前記第１の周波数帯域に設定されたときに、前記第１の周波数帯域における第二高調波周波数を低減させるための手段と、
    を備える装置。
  10. 前記増幅器の前記増幅帯域を前記第１の周波数帯域に設定するための前記手段は、
    前記出力端子と電源電圧との間に接続された第１のインダクタ
    を備える、請求項９に記載の装置。
  11. 調節するための前記手段は、
    前記出力端子に接続された第１のインダクタと、
    前記第１のインダクタに接続された第１のキャパシタと、
    前記増幅帯域を前記第２の周波数帯域に設定するために、前記第１のキャパシタを前記回路接地に選択的に接続するように構成されたスイッチと
    を備える、請求項９に記載の装置。
  12. 低減させるための前記手段は、
    前記第１のインダクタに接続された第２のキャパシタと、
    前記増幅帯域が前記第１の周波数帯域に設定されたときには、前記第１の周波数帯域における前記第二高調波周波数の低減をイネーブルにし、前記増幅帯域が前記第２の周波数帯域に設定されたときには、前記第２の周波数帯域の中央周波数を同調するために、前記第２のキャパシタを前記回路接地に選択的に接続するように構成されたスイッチと
    を備える、請求項１１に記載の装置。
  13. 前記増幅器は、第１のトランジスタ及び第２のトランジスタを備え、前記出力端子は、前記第１のトランジスタのドレイン端子に接続される、請求項９に記載の装置。
  14. 前記第２のトランジスタのソース端子に接続され、且つ、前記増幅帯域が前記第２の周波数帯域に設定されたときに第二高調波周波数を低減させるように構成されたトラップするための手段を更に備える、請求項１３に記載の装置。
  15. トラップするための前記手段は、
    前記第２のトランジスタの前記ソース端子と、前記回路接地との間に接続されたインダクタと、
    前記第２のトランジスタの前記ソース端子と前記回路接地との間に接続されたキャパシタと
    を備える、請求項１４に記載の装置。
  16. 前記第１の周波数帯域は、前記第２の周波数帯域の第２の中央周波数よりも周波数が低い第１の中央周波数を有する、請求項９に記載の装置。
  17. 増幅器の増幅帯域が低周波数帯域に設定されることとなるか高周波数帯域に設定されこととなるかを決定することと、
    前記増幅帯域が前記低周波数帯域に設定されることとなる場合には、前記増幅器の出力端子と回路接地との間に接続された選択されたキャパシタを有する第１の帯域選択回路をイネーブルにし、増幅器の前記出力端子と前記回路接地との間に接続された第２の帯域選択回路をディセーブルにすることと、
    前記増幅帯域が前記高周波数帯域に設定されることとなる場合には、前記第１の帯域選択回路をディセーブルにし、前記第２の帯域選択回路をイネーブルにすることと、
    を備える方法。
  18. 前記増幅帯域が前記低周波数帯域に設定されることとなる場合に、低帯域トラップ回路がイネーブルにされることとなるかどうかを決定することと、
    前記低帯域トラップ回路がイネーブルにされることとなる場合に、前記低周波数帯域に関連付けられた第二高調波周波数を低減させるために前記低帯域トラップ回路をイネーブルにすることと
    を更に備える、請求項１７に記載の方法。
  19. 前記増幅帯域が前記高周波数帯域に設定されることとなる場合に、前記高周波数帯域に関連付けられた第二高調波周波数を低減させるために高帯域トラップ回路をイネーブルにすることを更に備える、請求項１７に記載の方法。
  20. 前記低周波数帯域は、前記高周波数帯域の第２の中央周波数よりも周波数が低い第１の中央周波数を有する、請求項１７に記載の方法。
JP2015548059A 2012-12-17 2013-12-17 同調広帯域ドライバ増幅器 Active JP6030248B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261738251P 2012-12-17 2012-12-17
US61/738,251 2012-12-17
US13/775,026 US9035703B2 (en) 2012-12-17 2013-02-22 Tunable wide band driver amplifier
US13/775,026 2013-02-22
PCT/US2013/075880 WO2014100046A1 (en) 2012-12-17 2013-12-17 Tunable wide band driver amplifier

Publications (3)

Publication Number Publication Date
JP2016500499A JP2016500499A (ja) 2016-01-12
JP2016500499A5 JP2016500499A5 (ja) 2016-03-03
JP6030248B2 true JP6030248B2 (ja) 2016-11-24

Family

ID=50930200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015548059A Active JP6030248B2 (ja) 2012-12-17 2013-12-17 同調広帯域ドライバ増幅器

Country Status (5)

Country Link
US (1) US9035703B2 (ja)
EP (1) EP2932594B1 (ja)
JP (1) JP6030248B2 (ja)
CN (1) CN104871429B (ja)
WO (1) WO2014100046A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8949455B2 (en) 2005-11-21 2015-02-03 Oracle International Corporation Path-caching mechanism to improve performance of path-related operations in a repository
US9673853B2 (en) * 2014-08-21 2017-06-06 Skyworks Solutions, Inc. Cascode power amplifier with voltage limiter
US9589916B2 (en) * 2015-02-10 2017-03-07 Infineon Technologies Ag Inductively coupled transformer with tunable impedance match network
US10187023B2 (en) * 2015-02-15 2019-01-22 Skyworks Solutions, Inc. Power amplifier with cascode switching or splitting functionality
US20160301369A1 (en) * 2015-04-10 2016-10-13 Ferfics Limited Band optimised rf switch low noise amplifier
US9941849B1 (en) * 2017-02-10 2018-04-10 Psemi Corporation Programmable optimized band switching LNA for operation in multiple narrow-band frequency ranges
US10038418B1 (en) 2017-04-04 2018-07-31 Psemi Corporation Optimized multi gain LNA enabling low current and high linearity including highly linear active bypass
US11881828B2 (en) 2017-04-04 2024-01-23 Psemi Corporation Tunable effective inductance for multi-gain LNA with inductive source degeneration
US10601376B2 (en) * 2018-03-19 2020-03-24 Psemi Corporation Input third order intercept point in low noise amplifier with degeneration tank circuit
KR20240107462A (ko) * 2022-12-30 2024-07-09 충남대학교산학협력단 증폭기

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039749B2 (ja) * 1994-03-18 2000-05-08 株式会社富士通ゼネラル パラボラアンテナ装置
JPH07263980A (ja) * 1994-03-18 1995-10-13 Matsushita Electric Ind Co Ltd 半導体装置
JP3160525B2 (ja) * 1996-03-26 2001-04-25 株式会社ヨコオ トランジスタ増幅回路
SE508506C2 (sv) * 1997-02-25 1998-10-12 Ericsson Telefon Ab L M Anordning och förfarande vid telekommunikation
JP3811557B2 (ja) 1997-10-21 2006-08-23 松下電器産業株式会社 複数周波数帯域高効率線形電力増幅器
US7202734B1 (en) * 1999-07-06 2007-04-10 Frederick Herbert Raab Electronically tuned power amplifier
US6650185B1 (en) 2002-04-26 2003-11-18 Motorola, Inc Frequency selective distributed amplifier
US6806767B2 (en) * 2002-07-09 2004-10-19 Anadigics, Inc. Power amplifier with load switching circuit
US7173505B2 (en) 2003-10-23 2007-02-06 Broadcom Corporation Tuning RF circuits using switched inductors provided in a monolithic integrated circuit
JP2007110685A (ja) * 2005-09-16 2007-04-26 Oki Electric Ind Co Ltd 受信装置およびその妨害信号減衰方法
WO2007099622A1 (ja) * 2006-03-01 2007-09-07 Fujitsu Limited 増幅回路
JP4485487B2 (ja) 2006-05-11 2010-06-23 シャープ株式会社 電力増幅器
KR20080007861A (ko) * 2006-07-18 2008-01-23 (주)네오팜 유류 분해능을 갖는 신규 미생물 및 유류 오염 토양의생물학적 복원 방법
US7949322B2 (en) 2007-03-09 2011-05-24 Qualcomm, Incorporated Frequency selective amplifier with wide-band impedance and noise matching
WO2008136080A1 (ja) * 2007-04-20 2008-11-13 Fujitsu Limited 増幅装置
WO2008147932A2 (en) 2007-05-24 2008-12-04 Bitwave Semiconductor, Incorporated Reconfigurable tunable rf power amplifier
US8228123B2 (en) 2007-08-29 2012-07-24 Nxp B.V. Integrated Doherty amplifier
US9143172B2 (en) 2009-06-03 2015-09-22 Qualcomm Incorporated Tunable matching circuits for power amplifiers
JP5257719B2 (ja) 2009-07-02 2013-08-07 株式会社村田製作所 無線通信用高周波回路及び無線通信機
US8629725B2 (en) * 2010-12-05 2014-01-14 Rf Micro Devices (Cayman Islands), Ltd. Power amplifier having a nonlinear output capacitance equalization

Also Published As

Publication number Publication date
JP2016500499A (ja) 2016-01-12
WO2014100046A1 (en) 2014-06-26
EP2932594B1 (en) 2019-07-03
CN104871429A (zh) 2015-08-26
CN104871429B (zh) 2018-01-12
US20140167864A1 (en) 2014-06-19
EP2932594A1 (en) 2015-10-21
US9035703B2 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
JP6030248B2 (ja) 同調広帯域ドライバ増幅器
KR101307710B1 (ko) 다중 이득 모드를 지원하는 증폭기
JP5956091B2 (ja) 切替え可能共通ゲートゲインバッファをもつ増幅器
US8779859B2 (en) Multi-cascode amplifier bias techniques
JP5524359B2 (ja) 雑音除去を備える広帯域ｌｎａ
JP2018527843A (ja) ブーストされたピーキングを備えた増幅器
KR101983632B1 (ko) 통신 모듈
TW201014161A (en) Driver amplifier having a programmable output impedance adjustment circuit
JP6227582B2 (ja) Ｒｆ受信機の雑音指数または利得を最適化するための複数の技術
JP2014517597A (ja) 電力増幅器のための切り替え可能なインピーダンス変成器マッチングを提供するシステム
US20120119835A1 (en) Current mode power amplifier providing harmonic distortion suppression
US9041467B2 (en) Power amplifier with feedback impedance for stable output
JP6208367B2 (ja) 調整可能な負荷線
US20150054581A1 (en) Combination nmos/pmos power amplifier

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160114

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160114

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161019

R150 Certificate of patent or registration of utility model

Ref document number: 6030248

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250