JP5524359B2

JP5524359B2 - 雑音除去を備える広帯域ｌｎａ

Info

Publication number: JP5524359B2
Application number: JP2012553028A
Authority: JP
Inventors: ゼン、イ; リ、シャオヨン; アプテ、ラウル・エー．
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2010-02-11
Filing date: 2011-02-11
Publication date: 2014-06-18
Anticipated expiration: 2031-02-11
Also published as: EP2534755B1; EP2600522B1; US20110193635A1; EP2534755A1; KR101361622B1; WO2011100539A1; US8138835B2; KR20120130207A; JP2013520099A; US20120206208A1; EP2600522A1; CN102754333A; US8373509B2; CN102754333B; TW201220678A

Description

（３５Ｕ．Ｓ．Ｃ．第１１９条の下の優先権主張）
本願は、本願の譲受人に譲渡され、参照によって本願に明確に組み込まれた、“Noise Cancelling Wideband LNA”と題された米国特許仮出願第６１／３０３５８９号に対する優先権を主張する。

本開示は、電子工学に関し、さらに詳細には、高周波集積回路のための広帯域低雑音増幅器の分野に関する。

モバイル、無線、及び／又はハンドヘルドのポータブル・デバイスは、ますます多機能通信デバイスとなりつつある。これらのハンドヘルド・ポータブル・デバイスは、複数の無線通信サービスを処理するためにますます広範囲の機能を統合する。例えば、１つのハンドヘルド・ポータブル・デバイスが、ＧＰＳ、ＣＤＭＡ、Ｗｉ−Ｆｉ、ＷｉＭＡＸ、ＣＤＭＡ２０００、及び３Ｇの受信機に加えてＦＭ受信機を含むことができる。

ＦＭ受信機は、７６ＭＨｚから１０８ＭＨｚの間で動作する場合、広帯域低雑音増幅器（ＬＮＡ）を必要とする。ＦＭ受信機の感度に関する仕様書の要件は、十分な利得及び３ｄＢ未満の雑音指数（ＮＦ）を有する広帯域ＬＮＡを含む。このＮＦは、ソース・デジェネレーティング（degenerating）インダクタを用いるＬＮＡの場合容易に達成可能である。

更に、ＬＮＡをプリコーディングする任意のＲＦフィルタの特性の変化を回避するため又はアンテナにおける反射を制限するために、ソース・インピーダンス整合が通常必要とされる。インダクタを用いるＬＮＡは、そのような要件を満たすが、共振周辺の狭い周波数大域内でしか満たさない。

インダクタは、かなりのダイ・エリアを占める傾向がある。新しいＣＭＯＳ技術においてエリア・コストが増加するにつれ、エリア消費の激しいインダクタは全体のデバイス・コストを増加させる。ＦＭ受信機は、多機能通信デバイスにおける補助的な製品としてみなされており、ごくわずかなダイ・エリアしか占めるべきではないので、全体のデバイス・コストに影響を及ぼさない。従って、ＦＭ受信機のためのインダクタの使用は割に合わない。

インピーダンス整合のための代替解決策は、ＬＮＡの入力における電力整合を達成するように考慮されなければならない。１つのそのような解決策は、ＬＮＡの共通ソース利得ステージへ入力抵抗ターミネーションを追加することを含むことができる。代替解決策は、ＬＮＡの入力ステージとして共通ゲートを用いなければならない。また別の解決策は、ＬＮＡの入力ステージとしてシャント・フィードバック共通ソース・ステージを用いなければならない。これらの方法は、良好な電力マッチングを提供するが、ＮＦを大幅に低下させうる。抵抗ターミネーションに基づくほとんどのＬＮＡは、良好な電力整合を提供するが、ＮＦを大幅に低下させる。

雑音指数からインピーダンス整合を切り離すために、雑音除去を含む様々な回路技術が提案されてきた。これらの回路技術のほとんどは、ＲＦ信号が第１のノードに現れる一方、ＲＦ信号に比例するＲＦ信号のレプリカが第２のノードに現れる、という動作の原理に基づいている。しかし、ＬＮＡの入力ステージに起因する熱雑音の寄与は、各ノードにおいて異極性を伴って現れる。従って、雑音除去は、ＲＦ信号とそのレプリカとを加算することによって達成されうる。

本文献には、様々なそのような技術が示された。しかし、特にＦＭ受信機のような補助部品に関しては、更に小さなダイ・サイズと更に少ない電力消費とを達成し、それらを改善するためのニーズが常にある。

図１は、ＦＭ受信機のための雑音除去を備えるＬＮＡの実施形態を示す。

ＬＮＡは、入力ステージ回路１２、第１の増幅器１４、及び第２の増幅器１６を含む。入力ステージ回路１２は、負荷抵抗Ｒ_Ｌに結合された共通ゲート構成内にＭＯＳトランジスタＭ１を含む。第１の増幅器１４は、共通ソース構成内に相補型ＭＯＳトランジスタＭ２ｐ及びＭ２ｎの対を備え、コンデンサＣ_３ａｃ及びＣ_４ａｃを介して第２の増幅器に交流（ac）結合される。これらのコンデンサの各々は、それぞれ抵抗Ｒ_１ＤＧ及びＲ_２ＤＧの各々とともに、第１の増幅器１４の出力において現れる信号のためのハイパス・フィルタを形成する。一般に、Ｒ_１ＤＧはＲ_２ＤＧと等しい。第２の増幅器の入力におけるインピーダンス、具体的にはトランジスタＭ３ｎ及びＭ３ｐのソース・ノードにおけるインピーダンスは、Ｒ_１ＤＧ又はＲ_２ＤＧと並列して１／ｇｍである。トランジスタＭ３ｎ及びＭ３ｐの相互コンダクタンスは、ｇｍとして定められる。妥当なトランジスタ・サイズ及びバイアス電流が与えられた場合、第２のステージの入力を調べるインピーダンスは、１Ｋｏｈｍをはるかに下回りうる。ＦＭ帯域（７６ＭＨｚ〜１０８ＭＨｚ）内で、第１の増幅器の出力における信号は、最小限の損失でハイパス・フィルタを通過しなければならず、これは、ハイパス・フィルタのハイパス・コーナーが、ＦＭ帯域（７６ＭＨｚ）の低動作周波数よりも大幅に低くなければならないことを示す。Ａ従って、この要件を満たすために、交流結合コンデンサＣ_３ａｃ及びＣ_４ａｃは非常に大きくなければならない。

大きなコンデンサの使用は、著しく大きなダイ・エリアを占めるのみならず、ＬＮＡの異なる増幅ステージ間での電流の共有又は再利用を不可能にし、その結果、高い電流消費のＬＮＡを用いた雑音除去解決策となるので、望ましくない。

大きなインダクタも大きなコンデンサも必要とせず、少ない電流消費に適した雑音除去ＬＮＡを設計することが望ましい。

図１は、ＦＭ受信機のための雑音除去を備えるＬＮＡの実施形態を示す。図２は、雑音除去を備えるＬＮＡの典型的な実施形態の概略図である。図３は、図２のＬＮＡの典型的な実施形態のための雑音除去の原理を示す簡略化された概略図である。図４は、雑音除去を備えるＬＮＡの別の実施形態の概略図である。

詳細な説明

「典型的な」という語句は、本明細書において、「例、例示、又は例証を提供する」ことを意味するために用いられる。本明細書で「典型的」として説明された任意の実施形態は、必ずしも他の実施形態に対して好適又は有利であるとは解釈されない。

添付図面と関連して以下に示された詳細な説明は、本発明の典型的な実施形態の説明として意図されており、本発明が実施されうる実施形態のみを表すことは意図されていない。詳細な説明は、本発明の典型的な実施形態の完全な理解を提供する目的のために具体的な詳細を含む。当業者には、本発明の典型的な実施形態がそれらの具体的な詳細なしでも実施されうることが明らかとなるであろう。いくつかの例において、本明細書に提示された典型的な実施形態の新規性が不明瞭になることを回避するために、周知の構成及びデバイスがブロック図の形式で示されている。

当業者は、情報及び信号が、様々な異なる技術及び技法のうちのいずれを用いても表されうることを理解するであろう。例えば、上記説明を通して参照されうるデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場あるいは磁気粒子、光場あるいは光学粒子、又はそれらの任意の組み合わせによって表すことができる。

本開示は、雑音除去を備える改良型ＬＮＡの様々な実施形態に向けられる。開示された解決策は、大きな交流結合コンデンサへのニーズを排除することにより、ＬＮＡによって占められるダイ・サイズを低減する。更に、ＬＮＡの増幅ステージ間の交流結合コンデンサの排除により、電流の再利用が可能になり、その結果、電流消費が少なくなる。

本開示によると、ＬＮＡは、入力ステージ回路、第１の増幅器、及び第２の増幅器を組み込む。入力ステージ回路は、ＲＦ信号を受信し、ＲＦ信号は、ソース・インピーダンスとの整合を提供するためにバイアスされている。第１の増幅器は、ＬＮＡの入力において現れる第１の電圧を増幅する。第１の電圧は、入力ステージ・デバイスの雑音に起因する第１の雑音電圧成分を有する。第１の増幅器は、第１の雑音電圧成分を第１の雑音電流に変換し、第１の雑音電流を第２の増幅器へ供給する。

第２の増幅器は、第２の電圧を増幅する。第２の電圧は、第１の電圧と比例しており、第２の雑音電圧成分を有する。第２の雑音電圧成分は、第１の雑音電圧と比例しており、逆位相である。第２の増幅器は、第２の雑音電圧成分を第２の雑音電流に変換し、第１の雑音電流と第２の雑音電流とがＬＮＡの出力において相殺するように、第２の雑音電流を第１の雑音電流に加える。

第１の増幅器は、第２の増幅器に直接結合、すなわち直流（dc）結合されている。その結果、開示された解決策は、例えば図１に示す解決策のような従来の解決策と比べた場合、ＬＮＡにおいてより小さな交流コンデンサを用いる。

図２は、雑音除去を備えるＬＮＡの典型的な実施形態の概略図である。ＬＮＡ２０は、入力ステージ回路２２、第１の増幅器２４、及び第２の増幅器２６を含む。入力ステージ回路２２は、負荷抵抗２２２（Ｒ_Ｌ）に結合された共通ゲート構成内のＭＯＳトランジスタ２０２（Ｍ_１）を含む。第１の増幅器２４は、相補型ＭＯＳトランジスタ２５０、２５２（Ｍ_ＰＣＳ、Ｍ_ＮＣＳ）の対とコンデンサ２４２及び２４４の対とを含む。第２の増幅器２６は、ＭＯＳトランジスタ２６０（Ｍ_ＮＳＦ）及びコンデンサ２６２を備える。ＭＯＳトランジスタ２６０は、ソース・フォロアー構成にある。

ＭＯＳトランジスタ２５０及び２５２のゲートは、それぞれコンデンサ２４２及び２４４を介して、ＬＮＡの入力であるノード２００に結合されている。１対の相補型ＭＯＳトランジスタのうちの第１のＭＯＳトランジスタ２５０のソースは、正電源に結合されている。対のうちの第１のＭＯＳトランジスタ２５０のドレインは、その対の第２のＭＯＳトランジスタ２５２のドレインと、ＭＯＳトランジスタ２６０の電源とに結合されている。対のうちの第２のＭＯＳトランジスタ２５２のソースは、接地に結合されている。

ＬＮＡ２０は更に、ＭＯＳトランジスタ２６６（Ｍ_ＰＳＦ）及び抵抗２１２（Ｒ_ＤＧ）を備える。ＭＯＳトランジスタ２６６のゲートは、コンデンサ２６４を介してＬＮＡの入力端子に結合され、ＭＯＳトランジスタ２６６のソースは、正電源に結合され、ＭＯＳトランジスタ２６６のドレインは、ＬＮＡの出力に結合されている。ＭＯＳトランジスタ２６６は、ＬＮＡの全体利得を改善するために第３の増幅器として用いられる。抵抗２１２は、ＭＯＳトランジスタ２６０のソースに結合された一方の端子と、接地に結合された他方の端子とを有する。抵抗２１２は、ＭＯＳトランジスタ２６０へのデジェネレーション（degeneration）抵抗として用いられる。

第１の増幅器２４は、ノード２００において現れる第１の雑音電圧を感知する。ノード２００は、ＬＮＡの入力である。第１の増幅器は、ノード２２０において第１の雑音電圧を第１の雑音電流に変換する。ノード２２０は、第１の増幅器の出力である。

第２の増幅器２６は、ノード２１０において現れる第２の雑音電圧を感知する。ノード２１０は入力ステージ回路の出力である。第２の雑音電圧は、第１の雑音電圧に比例している。第２の増幅器２６は、第２の雑音電圧を第２の雑音電流に変換し、これはノード２４０において現れる。ノード２４０は、第２の増幅器の出力であり、ＬＮＡの出力でもある。

第２の増幅器２６は、第１及び第２の雑音電流が実質的に相殺するように、ＬＮＡの出力において第１及び第２の雑音電流を加算する。その結果、入力ステージ回路に起因する雑音は、ＬＮＡの出力において実質的に除去される。

第１の増幅器の相互コンダクタンスは、第１の雑音電流を第２の雑音電流と等しく、かつ第２の雑音電流と異符号となるように設定するために、第２の増幅器の相互コンダクタンスの関数として設計される。

第１の増幅器は、第２の増幅器に直接結合、すなわち直流結合される。その結果、ＬＮＡは、例えば図１に示すような従来の解決策と比べた場合、より小さな交流コンデンサを用いる。

雑音除去メカニズムを更に説明するために、ＬＮＡの簡略化された概略図が図３に示される。図３は、図２に示すＬＮＡの典型的な実施形態のための雑音除去原理を示す簡略化された概略図である。

ＮＭＯＳトランジスタＭ_２ｎは、図２において第１の増幅器として用いられた相補型ＭＯＳトランジスタ２５０及び２５２の対の相互コンダクタンスｇｍ２を表す。ＮＭＯＳトランジスタＭ_３ｎは、図２において第２の増幅器として用いられたトランジスタ２６０の相互コンダクタンスｇｍ３を表す。

雑音電流源２７０は、図２の入力ステージ回路内に含まれるＭＯＳトランジスタ２２０に起因する雑音電流Ｉｎを表す。抵抗２８０は、ｒ_ｄｓに等しい値を有し、相補型ＭＯＳトランジスタ２５０及び２５２の対の総出力インピーダンスを表す。

電流源２７０によって形成されたＭＯＳトランジスタ２２０の雑音電流は、ノード２００へ流れるがノード２１０の外へ流れる。これによって、逆位相を有する２つの完全に相関した雑音電圧が生成される。ノード２００における第１の雑音電圧_ｖ１は、ａｌｐｈａ*Ｉｎ*Ｒ_Ｓに等しく、ノード２１０における第２の雑音電圧_ｖ２は、−ａｌｐｈａ*Ｉｎ*Ｒ_Ｌに等しい。これら２つの電圧は、それぞれ第１及び第２の増幅器によって電流に変換される。相互コンダクタンスｇ_ｍ２及びｇ_ｍ３を正しく選択することによって、ＭＯＳトランジスタ２２０によって与えられた雑音は、ＬＮＡの出力において除去されうる。一方、ノード２００及び２１０における信号電圧は同相であるので、出力における構成的加算がもたらされる。完全な雑音除去の条件は、以下の式によって導かれる。

デジェネレーション係数βを仮定すると、

となる。
ＬＮＡの利得は、

であり、雑音指数は、

となる。

デジェネレーション係数βは一般的に１より小さく、電力消費と雑音指数との間のトレードオフの設計を提供するために役立つ。

図４は、雑音除去を備えるＬＮＡの別の実施形態の概略図である。

ＬＮＡ４０は、入力ステージ回路４２、第１の増幅器４４、及び第２の増幅器４６を含む。入力ステージ回路４０は、負荷抵抗４２２（Ｒ_Ｌ）に結合された共通ゲート構成内にＭＯＳトランジスタ４０２（Ｍ_１）を含む。第１の増幅器４４は、相補型ＭＯＳトランジスタ４５０、４５２（Ｍ_ＰＣＳ、Ｍ_ＮＣＳ）の第１の対と、コンデンサ４４２及び４４４とを含む。第２の増幅器４６は、第２の対のＭＯＳトランジスタ４６６、４６０（Ｍ_ＰＳＦ、Ｍ_ＮＳＦ）と、コンデンサ４６２及び４６４とを備える。

第１の対の相補型ＭＯＳトランジスタ４５０、４５２（Ｍ_ＰＣＳ、Ｍ_ＮＣＳ）のゲートは、それぞれコンデンサ４４２及び４４４を介してＬＮＡの入力端子４００に結合されている。ＭＯＳトランジスタ４５０のソースは正電源に結合され、ＭＯＳトランジスタ４５０のドレインはＭＯＳトランジスタ４６６のソースに結合されている。ＭＯＳトランジスタ４６６のドレインは、ＭＯＳトランジスタ４６０のドレインと、ＬＮＡの出力とに結合されている。ＭＯＳトランジスタ４６０のソースは、ＭＯＳトランジスタ４５２のドレインに結合されている。ＭＯＳトランジスタ４５２のソースは、接地に結合されている。

第２の対の相補型ＭＯＳトランジスタ４６６、４６０（Ｍ_ＰＳＦ、Ｍ_ＮＳＦ）のゲートは、それぞれコンデンサ４６２及び４６４を介して入力ステージ回路４２の出力に結合されている。

第１の増幅器４４は、ノード４００において現れる第１の雑音電圧を感知する。ノード４００は、ＬＮＡの入力である。第１の増幅器は、第１の雑音電圧を第１の雑音電流に変換する。第１の雑音電流は、ノード４２０及び４２４において現れる差分信号である。ノード４２０及び４２４は、第１の増幅器の出力である。

第２の増幅器４６は、ノード４１０において現れる第２の雑音電圧を感知する。ノード４１０は、入力ステージ回路の出力である。第２の雑音電圧は、第１の雑音電圧に比例する。第２の増幅器４６は、第２の雑音電圧を第２の雑音電流に変換し、これはノード４４０において現れる。ノード４４０は、第２の増幅器の出力であり、ＬＮＡの出力でもある。

第２の増幅器４６は、第１及び第２の雑音電流が実質的に相殺するように、ＬＮＡの出力において第１及び第２の雑音電流を加算する。その結果、入力ステージ回路に起因する雑音は、ＬＮＡの出力において実質的に除去される。

第１の増幅器の相互コンダクタンスは、第１の雑音電流を、第２の雑音電流と等しく、かつ異符号となるように設定するために、第２の増幅器の相互コンダクタンスの関数である。

第１の増幅器は、第２の増幅器に直接結合、すなわち直流結合されている。その結果、ＬＮＡは、例えば図１に示すような従来の解決策と比べた場合、より小さな交流コンデンサを用いる。

第１及び第２の増幅器は、第１の増幅器の差動出力における電流が、ＭＯＳトランジスタの第２の対のソースへ直接供給されると、電流を共有するように結合される。電流の共有によって、ＬＮＡ増幅器のステージ間での交流結合を用いる従来の実施形態と比べた場合、弱電流の実施形態がもたらされる。

例えば図２及び図４に示すような開示されたＬＮＡの典型的な実施形態は、ＦＭ受信機のために用いられる場合、従来の解決策に対し、少なくとも３０％のダイ・エリアの低減を示す。

ＬＮＡは、ＬＮＡの増幅ステージ間の直流結合を提供することによって、第１の増幅器と第２の増幅器との間の電流の再利用を可能にし、提案された解決策を低電力にすることができる。

当業者は更に、本明細書に開示された実施形態に関連して説明された様々な例示的な論理ブロック、モジュール、回路、及びアルゴリズムのステップが、電子工学的ハードウェア、コンピュータ・ソフトウェア、又はそれらの組み合わせとして実現されうることを理解するであろう。このハードウェアとソフトウェアとの相互置換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、及びステップが、それらの機能の観点から一般的に上述された。そのような機能がハードウェアとして実現されるかソフトウェアとして実現されるかは、特定のアプリケーション及びシステム全体に課された設計制約に依存する。当業者は、各特定のアプリケーションのために様々な方法で上述された機能を実現することができるが、そのような実現の決定は、本発明の典型的な実施形態の範囲から逸脱させるものとして解釈されてはならない。

本明細書に開示された実施形態に関連して説明された様々な例示的な論理ブロック、モジュール、及び回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）あるいは他のプログラマブル論理デバイス、ディスクリート・ゲートあるいはトランジスタ・ロジック、ディスクリート・ハードウェア部品、又は、本明細書で説明された機能を実行するように設計されたそれらの任意の組み合わせを用いて実現あるいは実行されうる。汎用プロセッサとしてマイクロプロセッサを用いることができるが、代わりに、任意の従来型プロセッサ、コントローラ、マイクロコントローラ、又はステート・マシンを用いることもできる。プロセッサはまた、例えばＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアに接続された１つ又は複数のマイクロプロセッサ、又は他の任意のそのような構成といったコンピュータ・デバイスの組み合わせとして実現されることもできる。

本明細書に開示された実施形態に関連して説明されたアルゴリズム又は方法のステップは、ハードウェアによって直接、プロセッサによって実行されるソフトウェア・モジュールによって、又はそれら２つの組み合わせによって具現化されうる。ソフトウェア・モジュールは、ランダム・アクセス・メモリ（ＲＡＭ）、フラッシュ・メモリ、読取専用メモリ（ＲＯＭ）、電気的プログラム可能ＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラム可能ＲＯＭ（ＥＥＰＲＯＭ）、抵抗、ハード・ディスク、リムーバブル・ディスク、ＣＤ−ＲＯＭ、又は、当該技術において周知である他の任意の形式の記憶媒体に収納されうる。典型的な記憶媒体は、プロセッサがそこから情報を読み取り、またそこへ情報を書き込むことができるように、プロセッサに結合される。あるいは記憶媒体は、プロセッサに統合されうる。プロセッサ及び記憶媒体は、ＡＳＩＣ内に存在することができる。ＡＳＩＣは、ユーザ端子内に存在することができる。あるいはプロセッサ及び記憶媒体は、ユーザ端子内のディスクリート部品として存在することもできる。

１つ又は複数の典型的な実施形態において、上述された機能は、ハードウェア、ソフトウェア、ファームウェア、又はそれらの任意の組み合わせによって実現されうる。ソフトウェアによる実現の場合、機能は、コンピュータ読取可能媒体上の１つ又は複数の命令又はコードとして格納あるいは送信されうる。コンピュータ読取可能媒体は、コンピュータ記憶媒体と、１つの場所から別の場所へのコンピュータ・プログラムの転送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、コンピュータによってアクセスすることができる任意の利用可能な媒体であることができる。限定ではなく一例として、そのようなコンピュータ読取可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭあるいは他の光学ディスク記憶媒体、磁気ディスク記憶媒体あるいは他の磁気記憶デバイス、又は、命令あるいはデータ構成の形式で所望のプログラム・コードを搬送あるいは格納するために用いることができコンピュータによってアクセスすることができる他の任意の媒体を備えることができる。例えば、ソフトウェアが、ウェブサイト、サーバ、又は他の遠隔ソースから、同軸ケーブル、光ファイバ・ケーブル、ツイスト・対、デジタル加入者線（ＤＳＬ）、又は例えば赤外線、ラジオ、及びマイクロ波のような無線技術を用いて送信される場合、同軸ケーブル、光ファイバ・ケーブル、ツイスト・対、ＤＳＬ、又は例えば赤外線、ラジオ、及びマイクロ波のような無線技術は、媒体の範囲に含まれる。ディスク（disk）及びディスク（disc）は本明細書で用いられる場合、コンパクト・ディスク（disc）（ＣＤ）、レーザ・ディスク（disc）、光学ディスク（disc）、デジタル・バーサタイル・ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）、及びブルーレイ（登録商標）ディスク（disc）を含み、ディスク（disk）が通常データを磁気的に再生するのに対し、ディスク（disc）はレーザを用いてデータを光学的に再生する。上記の組み合わせもまた、コンピュータ読取可能媒体の範囲に含まれるべきである。

開示された典型的な実施形態の上記説明は、当業者をして、本発明の製造又は利用を可
能とするために提供される。これらの典型的な実施形態に対する様々な変更が当業者には
容易に可能となり、本明細書において定義された一般原理は、本発明の主旨又は範囲から
逸脱することなく他の実施形態に適用することができる。従って、本発明は、本明細書に
示す実施形態に限定されることは意図されておらず、本明細書に開示された原理及び新規
特徴と整合が取れた最も広い範囲と一致するように意図されている。
なお、本願の出願当初の請求項と同一の記載を以下に付記する。
［Ｃ１］第１のノード及び第２のノードを有する、ＲＦ信号を受信するための入力ステージ回路と、
１対のコンデンサを介してそれぞれ前記第１のノードに結合された１対の相補型ＭＯＳトランジスタを含む第１の増幅器であって、前記第１のノードにおける第１の雑音電圧を前記第１の増幅器の出力において第１の雑音電流に変換するための第１の増幅器と、
コンデンサを介して前記第２のノードにゲートを結合され、前記ＬＮＡの出力端子にドレインを結合され、前記第１の増幅器の出力にソースを結合されたＭＯＳトランジスタを含む第２の増幅器であって、前記第２のノードにおける雑音電圧の関数として前記第２の増幅器によって生成された第２の雑音電流と前記第１の雑音電流とを加算することによって雑音除去を提供する第２の増幅器と、
を備える低雑音増幅器（ＬＮＡ）。
［Ｃ２］前記入力ステージ回路は、前記第１の雑音電圧に比例する前記第２の雑音電圧を設定する、Ｃ１に記載のＬＮＡ。
［Ｃ３］前記第１の増幅器の相互コンダクタンスは、前記第１の雑音電流が前記第２の雑音電流に等しく、かつ異符号となるように、前記第２の増幅器の相互コンダクタンスの関数である、Ｃ１に記載のＬＮＡ。
［Ｃ４］前記１対の相補型ＭＯＳトランジスタのうちの第１のＭＯＳトランジスタのソースは、正電源に結合され、前記対のうちの第１のＭＯＳトランジスタのドレインは、前記対のうちの第２のＭＯＳトランジスタのドレインに結合されている、Ｃ１に記載のＬＮＡ。
［Ｃ５］前記対のうちの第２のＭＯＳトランジスタのソースは、接地に結合されている、Ｃ４に記載のＬＮＡ。
［Ｃ６］前記第２の増幅器のＭＯＳトランジスタのソースに一方の端子を結合され、接地に他方の端子を結合された抵抗を更に備える、Ｃ１に記載のＬＮＡ。
［Ｃ７］ＭＯＳトランジスタを更に備え、そのゲートはコンデンサを介して前記ＬＮＡの入力端子に結合され、そのソースは前記正電源に結合され、そのドレインは前記ＬＮＡの出力に結合されている、Ｃ４に記載のＬＮＡ。
［Ｃ８］前記入力ステージは、負荷抵抗に結合された共通ゲート構成内のＭＯＳトランジスタである、Ｃ５に記載のＬＮＡ。
［Ｃ９］第１のノード及び第２のノードを有する、ＲＦ信号を受信するための入力ステージ回路と、
各々がそれぞれ１対のコンデンサを介して前記第１のノードに結合された第１の対の相補型ＭＯＳトランジスタを含む第１の増幅器であって、前記第１のノードにおける雑音電圧を前記第１の増幅器の出力ノードにおいて第１の雑音電流に変換するための第１の増幅器と、
各々がそれぞれ１対のコンデンサを介して前記第２のノードにゲート結合された第２の対のＭＯＳトランジスタを含む第２の増幅器であって、前記第２のノードにおいて前記雑音電圧の関数として前記第２の増幅器によって生成された第２の雑音電流と前記第１の雑音電流とを加算することによって雑音除去を提供する第２の増幅器と、
を備える低雑音増幅器（ＬＮＡ）。
［Ｃ１０］前記入力ステージ回路は、前記第１の雑音電圧に比例する前記第２の雑音電圧を設定する、Ｃ９に記載のＬＮＡ。
［Ｃ１１］前記第１の増幅器の相互コンダクタンスは、前記第１の雑音電流が前記第２の雑音電流と等しく、かつ異符号となるように、前記第２の増幅器の相互コンダクタンスの関数である、Ｃ９に記載のＬＮＡ。
［Ｃ１２］前記第１の対のうちの第１のＭＯＳトランジスタのソースは、正電源に結合され、前記第１の対のうちの第１のＭＯＳトランジスタのドレインは、前記第２の対のうちの第１のＭＯＳトランジスタのソースに結合されている、Ｃ９に記載のＬＮＡ。
［Ｃ１３］前記第２の対のうちの第１のＭＯＳトランジスタのドレインは、前記第２の対のうちの第２のＭＯＳトランジスタのドレインと、前記ＬＮＡの出力とに結合されている、Ｃ１２に記載のＬＮＡ。
［Ｃ１４］前記第２の対のうちの第２のＭＯＳトランジスタのソースは、前記第１の対のうちの第２のＭＯＳトランジスタのドレインに結合されている、Ｃ１３に記載のＬＮＡ。
［Ｃ１５］前記第１の対のうちの第２のＭＯＳトランジスタのソースは、接地に結合されている、Ｃ１４に記載のＬＮＡ。
［Ｃ１６］第１の雑音電圧成分を有する第１の電圧信号をＲＦ信号の関数として増幅するための第１の手段と、
前記第１の雑音電圧成分と比例し、かつ逆位相である第２の雑音電圧成分を有する第２
の電圧信号を、前記ＲＦ信号の関数として増幅するための第２の手段であって、前記第１
の手段に直流結合された第２の手段と
を備える低雑音増幅器（ＬＮＡ）。
［Ｃ１７］前記第１の手段はまた、前記第１の雑音電圧成分を第１の雑音電流に変換する、Ｃ１６に記載のＬＮＡ。
［Ｃ１８］前記第２の手段はまた、前記第２の雑音電圧成分を第２の雑音電流に変換する、Ｃ１７に記載のＬＮＡ。
［Ｃ１９］前記第２の手段は、前記第１の雑音電流と前記第２の雑音電流とを加算し、前記第１の手段の利得は、前記第１の雑音電流と前記第２の雑音電流とが実質的に相殺するように、前記第２の手段の利得に比例する、Ｃ１８に記載のＬＮＡ。

Claims

低雑音増幅器（ＬＮＡ）であって、
第１のノード及び第２のノードを有する、ＲＦ信号を受信するための入力ステージ回路と、
１対のコンデンサを介してそれぞれ前記第１のノードに結合された１対の相補型ＭＯＳトランジスタを含む第１の増幅器であって、前記第１のノードにおける第１の雑音電圧を前記第１の増幅器の出力において第１の雑音電流に変換するための第１の増幅器と、
コンデンサを介して前記第２のノードにゲートを結合され、前記ＬＮＡの出力端子にドレインを結合され、前記第１の増幅器の出力にソースを結合されたＭＯＳトランジスタを含む第２の増幅器であって、前記第２のノードにおける雑音電圧の関数として前記第２の増幅器によって生成された第２の雑音電流と前記第１の雑音電流とを加算することによって雑音除去を提供する第２の増幅器と、
を備える低雑音増幅器（ＬＮＡ）。
前記入力ステージ回路は、前記第１の雑音電圧に比例する前記第２の雑音電圧を設定する、請求項１に記載のＬＮＡ。
前記第１の増幅器の相互コンダクタンスは、前記第１の雑音電流が前記第２の雑音電流に等しく、かつ異符号となるように、前記第２の増幅器の相互コンダクタンスの関数である、請求項１に記載のＬＮＡ。
前記１対の相補型ＭＯＳトランジスタのうちの第１のＭＯＳトランジスタのソースは、正電源に結合され、前記対のうちの第１のＭＯＳトランジスタのドレインは、前記対のうちの第２のＭＯＳトランジスタのドレインに結合されている、請求項１に記載のＬＮＡ。
前記対のうちの第２のＭＯＳトランジスタのソースは、接地に結合されている、請求項４に記載のＬＮＡ。
前記第２の増幅器のＭＯＳトランジスタのソースに一方の端子を結合され、接地に他方の端子を結合された抵抗を更に備える、請求項１に記載のＬＮＡ。
ＭＯＳトランジスタを更に備え、そのゲートはコンデンサを介して前記ＬＮＡの入力端子に結合され、そのソースは前記正電源に結合され、そのドレインは前記ＬＮＡの出力に結合されている、請求項４に記載のＬＮＡ。
前記入力ステージは、負荷抵抗に結合された共通ゲート構成内のＭＯＳトランジスタである、請求項５に記載のＬＮＡ。
第１のノード及び第２のノードを有する、ＲＦ信号を受信するための入力ステージ回路と、
各々がそれぞれ１対のコンデンサを介して前記第１のノードに結合された第１の対の相補型ＭＯＳトランジスタを含む第１の増幅器であって、前記第１のノードにおける雑音電圧を前記第１の増幅器の出力ノードにおいて第１の雑音電流に変換するための第１の増幅器と、
各々がそれぞれ１対のコンデンサを介して前記第２のノードにゲート結合された第２の対のＭＯＳトランジスタを含む第２の増幅器であって、前記第２のノードにおいて前記雑音電圧の関数として前記第２の増幅器によって生成された第２の雑音電流と前記第１の雑音電流とを加算することによって雑音除去を提供する第２の増幅器と、
を備える低雑音増幅器（ＬＮＡ）。
前記入力ステージ回路は、前記第１の雑音電圧に比例する前記第２の雑音電圧を設定する、請求項９に記載のＬＮＡ。
前記第１の増幅器の相互コンダクタンスは、前記第１の雑音電流が前記第２の雑音電流と等しく、かつ異符号となるように、前記第２の増幅器の相互コンダクタンスの関数である、請求項９に記載のＬＮＡ。
前記第１の対のうちの第１のＭＯＳトランジスタのソースは、正電源に結合され、前記第１の対のうちの第１のＭＯＳトランジスタのドレインは、前記第２の対のうちの第１のＭＯＳトランジスタのソースに結合されている、請求項９に記載のＬＮＡ。
前記第２の対のうちの第１のＭＯＳトランジスタのドレインは、前記第２の対のうちの第２のＭＯＳトランジスタのドレインと、前記ＬＮＡの出力とに結合されている、請求項１２に記載のＬＮＡ。
前記第２の対のうちの第２のＭＯＳトランジスタのソースは、前記第１の対のうちの第２のＭＯＳトランジスタのドレインに結合されている、請求項１３に記載のＬＮＡ。
前記第１の対のうちの第２のＭＯＳトランジスタのソースは、接地に結合されている、請求項１４に記載のＬＮＡ。
低雑音増幅器（ＬＮＡ）であって、
第１のノード及び第２のノードを有する、ＲＦ信号を受信するための手段と、
第１の電圧信号をＲＦ信号の関数として増幅するための第１の手段あって、前記第１の手段は、１対のコンデンサを介してそれぞれ前記第１のノードに結合された１対の相補型ＭＯＳトランジスタを含み、前記第１のノードにおける第１の雑音電圧を前記第１の手段の出力において第１の雑音電流に変換する、第１の手段と、
前記第１の手段に直流結合されて、第２の電圧信号を、前記ＲＦ信号の関数として増幅するための第２の手段であって、前記第２の手段は、コンデンサを介して前記第２のノードにゲートを結合され、前記ＬＮＡの出力端子にドレインを結合され、前記第１の手段の出力にソースを結合されたＭＯＳトランジスタを含み、前記第２の手段は、前記第２のノードにおける雑音電圧の関数として前記第２の手段によって生成された第２の雑音電流と前記第１の雑音電流とを加算することによって雑音除去を提供する、第２の手段と
を備える低雑音増幅器（ＬＮＡ）。
前記ＲＦ信号を受信するための手段は、前記第１の雑音電圧に比例する前記第２の雑音電圧を設定する、請求項１６に記載のＬＮＡ。
前記第１の手段の相互コンダクタンスは、前記第１の雑音電流が前記第２の雑音電流に等しく、かつ異符号となるように、前記第２の手段の相互コンダクタンスの関数である、請求項１６に記載のＬＮＡ。