CN112564635B - 一种面向lna提升增益且降噪的电路 - Google Patents

一种面向lna提升增益且降噪的电路 Download PDF

Info

Publication number
CN112564635B
CN112564635B CN202011436094.9A CN202011436094A CN112564635B CN 112564635 B CN112564635 B CN 112564635B CN 202011436094 A CN202011436094 A CN 202011436094A CN 112564635 B CN112564635 B CN 112564635B
Authority
CN
China
Prior art keywords
resistor
capacitor
transistor
source
radio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011436094.9A
Other languages
English (en)
Other versions
CN112564635A (zh
Inventor
尚坤鹏
张志浩
饶忠君
章国豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN202011436094.9A priority Critical patent/CN112564635B/zh
Publication of CN112564635A publication Critical patent/CN112564635A/zh
Application granted granted Critical
Publication of CN112564635B publication Critical patent/CN112564635B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提出一种面向LNA提升增益且降噪的电路，涉及低噪声放大器性能改进的技术领域，解决了当前针对低噪声放大器LNA性能改进的方法不能兼顾降噪及增益提升的问题，在原有基于射频晶体管的LNA降噪放大电路的基础上，将射频晶体管的衬底接入接地电阻，形成开路状态，从而达到隔离射频晶体管与地面的隔离，提升LNA的增益，且基于电流复用技术引入电流复用噪声抵消单元，不需要额外足够大的驱动功率，完成噪声相消，即从射频晶体管本身出发，而又不增加射频晶体管的级联基数，提升增益的同时完成了LNA的降噪，使LNA整体性能提升，满足了当前通信体系对芯片的高要求。

Description

一种面向LNA提升增益且降噪的电路
技术领域
本发明涉及低噪声放大器性能改进的技术领域，更具体地，涉及一种面向LNA提升增益且降噪的电路。
背景技术
随着通信体系的日益发展，芯片对增益的要求越来越高，频带宽度和功耗也越来越大，提升芯片的增益研究也越来越重要。作为一种具体的芯片，传统接收机前端的低噪声放大器(Lownoiseamplify，LNA)主要作用是在接收信号时滤除噪声并且对信号进行放大，LNA分为两级，第一级用来滤除噪声，第二级用来放大信号，较低的噪声对低噪声放大器优良增益性能的体现十分重要，而噪声大致分为两种，一种是热噪声，另外一种是闪烁噪声，热噪声对低噪声放大器LNA的性能影响最大。
2012年7月4日，中国专利(CN102545792A)中公开了一种针对低噪声放大器前级热噪声的消除电路及方法，通过热噪声消除技术对放大器前级热噪声进行检测，并通过两条经过精心调整达到增益相反的信号路径，将前级噪声相加消除，但是此专利所提技术方案不能同时提升低噪声放大器的增益；另外，就单独降噪方面，也有一种较成熟的LNA降噪方案如图1所示，图1中M1、M2、M3均表示射频晶体管，射频晶体管本身的噪声可近似认为集中在栅极和漏极，并且栅极和漏极产生的噪声相位相同，幅值大小不同，而信号本身幅值和相位均不同，为了消除这种噪声，引入另外一个放大器来产生与射频晶体管M3相位相反，幅值相同的噪声，实现相互抵消，达到噪声相消的结果，但实际中电阻RF远大于电阻RS，若要使得射频晶体管M2达到与射频晶体管M3之间噪声相消的效果，必须提供具备足够大的驱动功率和尺寸，因此该方案不具备实际适用性。
除此之外，当前也有通过增大低噪声放大器的级联级数来提升低噪声放大器增益的方法，但提升增益的同时也增大了芯片的面积和功耗，而如果从低噪声放大器的晶体管本身出发来提升增益，如改进其制造工艺等，则成本较高。
发明内容
为解决当前针对低噪声放大器LNA性能改进的方法不能兼顾降噪及增益提升的问题，本发明提出一种面向LNA提升增益且降噪的电路，提升低噪声放大器增益的同时，降低了噪声，满足了当前通信体系对芯片的高要求。
为了达到上述技术效果，本发明的技术方案如下：
一种面向LNA提升增益且降噪的电路，包括输入电源Vin、第一电阻Rs、第二电阻RF、第三电阻RD、第一射频晶体管M1、第二射频晶体管M2、输出电源Vout、接地电容C2，输入电源Vin产生输入信号且连接第一电阻Rs的一端，第一电阻Rs的另一端、第二电阻RF的一端连接于X点后，与第一射频晶体管M1的栅极连接，直流电源VDD连接第三电阻RD的一端，第三电阻RD的另一一端、第二电阻RF的另一端连接于Y点后，与第一射频晶体管M1的漏极连接，Y点还连接输出电源Vout，第一射频晶体管M1的源极连接接地电容C2的一端，接地电容C2的另一端接地，还包括第一接地电阻Radd1及电流复用噪声抵消单元，所述第一接地电阻Radd1一端连接第一射频晶体管M1的衬底，第一接地电阻Radd1的另一端接地，所述电流复用噪声抵消单元设有隔离端a、第一输入耦合端b及第一输出耦合端c，隔离端a连接第一射频晶体管M1的源极，将电流复用噪声抵消单元与第一射频晶体管M1交流隔离，所述第一输入耦合端b通过X点连接第一射频晶体管M1的栅极，将输入信号耦合；第一输出耦合端c与第一射频晶体管M1的漏极均连接输出电源Vout，将交流信号耦合至第一射频晶体管M1的漏极所连的Y点。
在本技术方案中，在面向低噪声放大器LNA的增益提升性能改善时，为避免传统通过增大低噪声放大器的级联级数来提升低噪声放大器增益的方法，增大芯片的面积和功耗的缺陷，也为避免直接从改进低噪声放大器的射频晶体管制造工艺出发来提升增益的做法具有的成本较高的缺陷，从射频晶体管本身出发，减小晶体管级联级数，在第一射频晶体管M1的衬底与地之间接入第一接地电阻Radd1，接地电阻的阻值较大时，形成开路状态，将第一射频晶体管M1与地面隔离，提升LNA的增益，而接入电流复用噪声抵消单元是基于电流复用技术，不需要额外足够大的驱动功率，完成噪声相消，兼顾了解决降噪及增益提升的问题。
优选地，所述电流复用噪声抵消单元还包括第一输入耦合电容C1、第一输出耦合电容C3、隔离电感L1、偏置输入端Vb1、第一输入电阻Rb1、第二射频晶体管M2及第二接地电阻Radd2，所述偏置输入端Vb1连接第一输入电阻Rb1的一端，第一输入电阻Rb1的另一端连接第二射频晶体管M2的栅极，第二射频晶体管M2的源极接地，第二射频晶体管M2的栅极依次通过第一耦合电容C1、第一输入耦合端b、X点连接第一射频晶体管M2的栅极，将输入信号耦合；第二接地电阻Radd2的衬底连接第二接地电阻Radd2的一端，第二接地电阻Radd2的另一端接地；第二射频晶体管M2的漏极依次通过隔离电感L1、隔离端a连接第一射频晶体管M1的源极，第二射频晶体管M2的漏极依次通过第二耦合电容C3、第一输出耦合端c连接输出电源Vout。
在此，第一输入耦合电容C1、第一输出耦合电容C3作为输入输出耦合点来耦合输入信号，同时第一输出耦合电容C3将交流信号直接耦合到第一射频晶体管M1的漏极端连接的Y点，减小第二射频晶体管M2的初始噪声；隔离电感L1将第二射频晶体管M2与第一射频晶体管M1交流隔离开，而通过第一射频晶体管M1与第二射频晶体管M2堆叠，使得直流电流被复用，减小了额外功率，且第二射频晶体管M2被主电路偏置，此外，在交流层面，第二射频晶体管M2与第一输入耦合电容C1、第二输出耦合电容C3并联，但不影响第二射频晶体管M2负噪声的产生，第一射频晶体管M1与第二射频晶体管M2通过效应叠加，在不增加额外功率的情况下，实现噪声的抵消，从而降低噪声系数。
优选地，所述第一射频晶体管M1或第二射频晶体管M2包括：源衬电容Csb、漏衬电容Cdb、栅源电容Cgs、栅漏电容Cgd、信号走向计gmVgs、n阱电容Cn-well、n阱电阻Rn-well、衬底电阻Rsub及衬底电容Csub，栅源电容Cgs的一端及栅漏电容Cgd的一端均连接栅极G，栅漏电容Cgd连接信号走向计gmVgs的一端，信号走向计gmVgs的另一端与栅源电容Cgs的另一端均连接源极S，源极S还连接源衬电容Csb的一端，源衬电容Csb的另一端连接B点，漏衬电容Cdb一端连接漏极D，另一端连接B点，衬底电阻Rsub的一端接地，另一端连接衬底电容Csub的一端，衬底电容Csub的另一端通过n阱电容Cn-well连接B点，n阱电阻Rn-well的一端接地，另一端连接衬底电容Csub，n阱电阻Rn-well的阻值与衬底电阻Rsub的阻值相同，n阱电容Cn-well的电容值与衬底电容Csub的电容值相同。
优选地，第一射频晶体管M1的源衬电容Csb一端连接第一接地电阻Radd1的一端，第一接地电阻Radd1的另一端接地。
优选地，第二射频晶体管M1的源衬电容Csb一端连接第二接地电阻Radd2的一端，第二接地电阻Radd2的另一端接地。
优选地，第一接地电阻Radd1的阻值与第二接地电阻Radd2的阻值相等。
优选地，第一接地电阻Radd1的阻值与第二接地电阻Radd2的阻值均不低于10kΩ，代表了第一接地电阻Radd1的阻值与第二接地电阻Radd2的阻值足够大，近似形成开路状态，增大了晶体管与地面之间的隔离度，提升整体电路的增益。
优选地，所述电路，总电容值Cxo的表达式为：
Cxo＝Cgs+2Cgd+Cdb+Csb
其中，Cgs表示栅源电容；Cgd表示栅漏电容；Cdb表示漏衬电容；Csb表示源衬电容；
以最大可用增益
Figure BDA0002828242100000041
的值是否不低于1来衡量接入第一接地电阻Radd1及第二接地电阻Radd2电路增益情况，满足：
Figure BDA0002828242100000042
其中，GRadd1≠0表示接入第一接地电阻Radd1及第二接地电阻Radd2时，电路的增益；GRadd1＝0表示不接入第一接地电阻Radd1及第二接地电阻Radd2时，电路的增益；Gout、gm2和go分别是电路输出导纳的实部、跨导的实部及漏-源跨导的实部，RB为B点的阻值，s为源极阻抗；
Figure BDA0002828242100000043
的值大于等于1，第一接地电阻Radd1的阻值及第二接地电阻Radd2的阻值不低于10kΩ，
Figure BDA0002828242100000044
的值大于等于1，电路的最大可用增益
Figure BDA0002828242100000045
的值不小于1，整体增益提升。
在此，以上的衡量过程涉及简化，包括简化假设了衬底和n阱阻抗之和的绝对值|ZT|相对较大、输出的共轭匹配、级联低噪声放大器相同晶体管以及使用输入晶体管的栅漏电容的米勒效应等。
优选地，第一射频晶体管M1、第二射频晶体管M2均为NMOS射频晶体管。
与现有技术相比，本发明技术方案的有益效果是：
本发明提出一种面向LNA提升增益且降噪的电路，在原有基于射频晶体管的LNA降噪放大电路的基础上，将射频晶体管的衬底接入接地电阻，形成开路状态，从而达到隔离射频晶体管与地面的隔离，提升LNA的增益，且基于电流复用技术引入电流复用噪声抵消单元，不需要额外足够大的驱动功率，完成噪声相消，即从射频晶体管本身出发，而又不增加射频晶体管的级联基数，提升增益的同时完成了LNA的降噪，使LNA整体性能提升，满足了当前通信体系对芯片的高要求。
附图说明
图1为本发明背景技术中提出的现有LNA降噪方案的电路结构图；
图2为本发明实施例中提出的面向LNA的提升增益且降噪的电路结构图；
图3为本发明实施例中提出的第一射频晶体管M1或第二射频晶体管M2的小信号电路模型结构图；
图4为本发明实施例中提出的第一射频晶体管M1接入第一接地电阻Radd1的小信号电路模型结构图；
图5表示本发明实施例中提出的第二射频晶体管M2接入第二接地电阻Radd2的小信号电路模型结构图。
具体实施方式
附图仅用于示例性说明，不能理解为对本专利的限制；
为了更好说明本实施例，附图某些部位会有省略、放大或缩小，并不代表实际的尺寸；
对于本领域技术人员来说，附图中某些公知说明可能省略是可以理解的。
下面结合附图和实施例对本发明的技术方案做进一步的说明。
实施例1
如图1所示的现有LNA降噪方案的电路结构图，传统认为射频晶体管本身的噪声可近似认为集中在栅极和漏极，并且栅极和漏极产生的噪声相位相同，幅值大小不同，而信号本身幅值和相位均不同，为了消除这种噪声，引入另外一个放大器来产生与射频晶体管M3相位相反，幅值相同的噪声，实现相互抵消，达到噪声相消的结果，但实际中电阻RF远大于电阻RS，若要使得射频晶体管M2达到与射频晶体管M3之间噪声相消的效果，必须提供具备足够大的驱动功率和尺寸，因此该方案不具备实际适用性。
本发明提出一种面向LNA的提升增益且降噪的电路，参见图2，包括输入电源Vin、第一电阻Rs、第二电阻RF、第三电阻RD、第一射频晶体管M1、第二射频晶体管M2、输出电源Vout、接地电容C2，输入电源Vin产生输入信号且连接第一电阻Rs的一端，第一电阻Rs的另一端、第二电阻RF的一端连接于X点后，与第一射频晶体管M1的栅极连接，直流电源VDD连接第三电阻RD的一端，第三电阻RD的另一一端、第二电阻RF的另一端连接于Y点后，与第一射频晶体管M1的漏极连接，Y点还连接输出电源Vout，第一射频晶体管M1的源极连接接地电容C2的一端，接地电容C2的另一端接地，还包括第一接地电阻Radd1及电流复用噪声抵消单元1，第一接地电阻Radd1一端连接第一射频晶体管M1的衬底，第一接地电阻Radd1的另一端接地，参见图2，电流复用噪声抵消单元1设有隔离端a、第一输入耦合端b及第一输出耦合端c，隔离端a连接第一射频晶体管M1的源极，将电流复用噪声抵消单元1与第一射频晶体管M1交流隔离，第一输入耦合端b通过X点连接第一射频晶体管M1的栅极，将输入信号耦合；第一输出耦合端c与第一射频晶体管M1的漏极均连接输出电源Vout，将交流信号耦合至第一射频晶体管M1的漏极所连的Y点。
在本实施例中，如图2所示，电流复用噪声抵消单元1还包括第一输入耦合电容C1、第一输出耦合电容C3、隔离电感L1、偏置输入端Vb1、第一输入电阻Rb1、第二射频晶体管M2及第二接地电阻Radd2，偏置输入端Vb1连接第一输入电阻Rb1的一端，第一输入电阻Rb1的另一端连接第二射频晶体管M2的栅极，第二射频晶体管M2的源极接地，第二射频晶体管M2的栅极依次通过第一耦合电容C1、第一输入耦合端b、X点连接第一射频晶体管M2的栅极，将输入信号耦合；第二接地电阻Radd2的衬底连接第二接地电阻Radd2的一端，第二接地电阻Radd2的另一端接地；第二射频晶体管M2的漏极依次通过隔离电感L1、隔离端a连接第一射频晶体管M1的源极，第二射频晶体管M2的漏极依次通过第二耦合电容C3、第一输出耦合端c连接输出电源Vout。第一输入耦合电容C1、第一输出耦合电容C3作为输入输出耦合点来耦合输入信号，同时第一输出耦合电容C3将交流信号直接耦合到第一射频晶体管M1的漏极端连接的Y点，减小第二射频晶体管M2的初始噪声；隔离电感L1将第二射频晶体管M2与第一射频晶体管M1交流隔离开，而通过第一射频晶体管M1与第二射频晶体管M2堆叠，使得直流电流被复用，减小了额外功率，且第二射频晶体管M2被主电路偏置，此外，在交流层面，第二射频晶体管M2与第一输入耦合电容C1、第二输出耦合电容C3并联，但不影响第二射频晶体管M2负噪声的产生，第一射频晶体管M1与第二射频晶体管M2通过效应叠加，在不增加额外功率的情况下，实现噪声的抵消，从而降低噪声系数。
参见图3，第一射频晶体管M1或第二射频晶体管M2包括：源衬电容Csb、漏衬电容Cdb、栅源电容Cgs、栅漏电容Cgd、信号走向计gmVgs、n阱电容Cn-well、n阱电阻Rn-well、衬底电阻Rsub及衬底电容Csub，栅源电容Cgs的一端及栅漏电容Cgd的一端均连接栅极G，栅漏电容Cgd连接信号走向计gmVgs的一端，信号走向计gmVgs的另一端与栅源电容Cgs的另一端均连接源极S，源极S还连接源衬电容Csb的一端，源衬电容Csb的另一端连接B点，漏衬电容Cdb一端连接漏极D，另一端连接B点，衬底电阻Rsub的一端接地，另一端连接衬底电容Csub的一端，衬底电容Csub的另一端通过n阱电容Cn-well连接B点，n阱电阻Rn-well的一端接地，另一端连接衬底电容Csub，n阱电阻Rn-well的阻值与衬底电阻Rsub的阻值相同，n阱电容Cn-well的电容值与衬底电容Csub的电容值相同。
具体的，结合图3所示的第一射频晶体管M1、第二射频晶体管M2中的任意一个的小信号电路模型结构图，针对第一射频晶体管M1、第二射频晶体管M2，将第一射频晶体管M1的源衬电容Csb一端连接第一接地电阻Radd1的一端，第一接地电阻Radd1的另一端接地，将第二射频晶体管M2的源衬电容Csb一端连接第二接地电阻Radd2的一端，第二接地电阻Radd2的另一端接地，而在此，第一接地电阻Radd1的阻值与第二接地电阻Radd2的阻值相等，且均足够大，在本实施例中，选用不低于10kΩ的电阻值，从而使第一射频晶体管M1、第二射频晶体管M2均与大地隔离，提升第一射频晶体管M1及第二射频晶体管M2的增益，具体的，第一射频晶体管M1接入第一接地电阻Radd1的小信号电路模型结构图如图4所示，第二射频晶体管M2接入第二接地电阻Radd2的小信号电路模型结构图如图5所示。
图2所示的电路，总电容值Cxo的表达式为：
Cxo＝Cgs+2Cgd+Cdb+Csb
其中，Cgs表示栅源电容；Cgd表示栅漏电容；Cdb表示漏衬电容；Csb表示源衬电容；
以最大可用增益
Figure BDA0002828242100000071
的值是否不低于1来衡量接入第一接地电阻Radd1及第二接地电阻Radd2电路增益情况，满足：
Figure BDA0002828242100000072
其中，GRadd1≠0表示接入第一接地电阻Radd1及第二接地电阻Radd2时，电路的增益；GRadd1＝0表示不接入第一接地电阻Radd1及第二接地电阻Radd2时，电路的增益；Gout、gm2和go分别是电路输出导纳的实部、跨导的实部及漏-源跨导的实部，RB为B点的阻值，s为源极阻抗；
Figure BDA0002828242100000081
的值大于等于1，第一接地电阻Raddl的阻值及第二接地电阻Radd2的阻值不低于10kΩ，
Figure BDA0002828242100000082
的值大于等于1，电路的最大可用增益
Figure BDA0002828242100000083
的值不小于1，整体增益提升。
在具体实施时，以上的衡量过程涉及简化，包括简化假设了衬底和n阱阻抗之和的绝对值|ZT|相对较大、输出的共轭匹配、级联低噪声放大器相同晶体管以及使用输入晶体管的栅漏电容的米勒效应等，在本实施例中，第一射频晶体管M1、第二射频晶体管M2均为NMOS射频晶体管。
附图中描述仅用于示例性说明，不能理解为对本专利的限制；
显然，本发明的上述实施例仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (8)

1.一种面向LNA提升增益且降噪的电路，包括输入电源Vin、第一电阻Rs、第二电阻RF、第三电阻RD、第一射频晶体管M1、输出电源Vout、接地电容C2，输入电源Vin产生输入信号且连接第一电阻Rs的一端，第一电阻Rs的另一端、第二电阻RF的一端连接于X点后，与第一射频晶体管M1的栅极连接，直流电源VDD连接第三电阻RD的一端，第三电阻RD的另一端、第二电阻RF的另一端连接于Y点后，与第一射频晶体管M1的漏极连接，Y点还连接输出电源Vout，第一射频晶体管M1的源极连接接地电容C2的一端，接地电容C2的另一端接地，其特征在于，还包括第一接地电阻Radd1及电流复用噪声抵消单元，所述第一接地电阻Radd1一端连接第一射频晶体管M1的衬底，第一接地电阻Radd1的另一端接地，所述电流复用噪声抵消单元设有隔离端a、第一输入耦合端b及第一输出耦合端c，隔离端a连接第一射频晶体管M1的源极，将电流复用噪声抵消单元与第一射频晶体管M1交流隔离，所述第一输入耦合端b通过X点连接第一射频晶体管M1的栅极，将输入信号耦合；第一输出耦合端c与第一射频晶体管M1的漏极均连接输出电源Vout，将交流信号耦合至第一射频晶体管M1的漏极所连的Y点；
所述电流复用噪声抵消单元还包括第一输入耦合电容C1、第一输出耦合电容C3、隔离电感L1、偏置输入端Vb1、第一输入电阻Rb1、第二射频晶体管M2及第二接地电阻Radd2，偏置输入端Vb1连接第一输入电阻Rb1的一端，第一输入电阻Rb1的另一端连接第二射频晶体管M2的栅极，第二射频晶体管M2的源极接地，第二射频晶体管M2的栅极依次通过第一耦合电容C1、第一输入耦合端b、X点连接第一射频晶体管M1的栅极，将输入信号耦合；第二射频晶体管M2的衬底连接第二接地电阻Radd2的一端，第二接地电阻Radd2的另一端接地；第二射频晶体管M2的漏极依次通过隔离电感L1、隔离端a连接第一射频晶体管M1的源极，第二射频晶体管M2的漏极依次通过第二耦合电容C3、第一输出耦合端c连接输出电源Vout。
2.根据权利要求1所述的面向LNA提升增益且降噪的电路，其特征在于，所述第一射频晶体管M1或第二射频晶体管M2包括：源衬电容
Figure QLYQS_2
、漏衬电容
Figure QLYQS_6
、栅源电容
Figure QLYQS_9
、栅漏电容
Figure QLYQS_3
、信号走向计gmVgs、n阱电容Cn-well、n阱电阻Rn-well、衬底电阻Rsub及衬底电容Csub，栅源电容
Figure QLYQS_4
的一端及栅漏电容
Figure QLYQS_7
的一端均连接栅极G，栅漏电容
Figure QLYQS_10
另一端分别连接信号走向计gmVgs的一端及漏极D，信号走向计gmVgs的另一端与栅源电容
Figure QLYQS_1
的另一端均连接源极S，源极S还连接源衬电容
Figure QLYQS_5
的一端，源衬电容
Figure QLYQS_8
的另一端连接B点，漏衬电容
Figure QLYQS_11
一端连接漏极D，另一端连接B点，衬底电阻Rsub的一端接地，另一端连接衬底电容Csub的一端，衬底电容Csub的另一端通过n阱电容Cn-well连接B点，n阱电阻Rn-well的一端接地，另一端连接衬底电容Csub，n阱电阻Rn-well的阻值与衬底电阻Rsub的阻值相同，n阱电容Cn-well的电容值与衬底电容Csub的电容值相同。
3.根据权利要求2所述的面向LNA提升增益且降噪的电路，其特征在于，第一射频晶体管M1的源衬电容
Figure QLYQS_12
的另一端连接第一接地电阻Radd1的一端，第一接地电阻Radd1的另一端接地。
4.根据权利要求3所述的面向LNA提升增益且降噪的电路，其特征在于，第二射频晶体管M1的源衬电容
Figure QLYQS_13
的另一端连接第二接地电阻Radd2的一端，第二接地电阻Radd2的另一端接地。
5.根据权利要求4所述的面向LNA提升增益且降噪的电路，其特征在于，第一接地电阻Radd1的阻值与第二接地电阻Radd2的阻值相等。
6.根据权利要求5所述的LNA提升增益且降噪的电路，其特征在于，第一接地电阻Radd1的阻值与第二接地电阻Radd2的阻值均不低于10kΩ。
7.根据权利要求6所述的面向LNA提升增益且降噪的电路，其特征在于，所述电路，总电容值
Figure QLYQS_14
的表达式为：
Figure QLYQS_15
其中，
Figure QLYQS_16
表示栅源电容；
Figure QLYQS_17
表示栅漏电容；
Figure QLYQS_18
表示漏衬电容；
Figure QLYQS_19
表示源衬电容；
以最大可用增益
Figure QLYQS_20
的值是否不低于1来衡量接入第一接地电阻Radd1及第二接地电阻Radd2电路增益情况，
Figure QLYQS_21
表示增益，满足：
Figure QLYQS_22
=
Figure QLYQS_23
其中，
Figure QLYQS_25
表示接入第一接地电阻Radd1及第二接地电阻Radd2时，电路的增益；
Figure QLYQS_27
表示不接入第一接地电阻Radd1及第二接地电阻Radd2时，电路的增益；
Figure QLYQS_30
和
Figure QLYQS_26
分别是电路输出导纳的实部、跨导的实部及漏-源跨导的实部，
Figure QLYQS_28
为B点的阻值，
Figure QLYQS_31
为源极阻抗；
Figure QLYQS_32
的值大于等于1，第一接地电阻Radd1的阻值及第二接地电阻Radd2的阻值不低于10kΩ，
Figure QLYQS_24
的值大于等于1，电路的最大可用增益
Figure QLYQS_29
的值不小于1，整体增益提升。
8.根据权利要求1所述的面向LNA提升增益且降噪的电路，其特征在于，第一射频晶体管M1、第二射频晶体管M2均为NMOS射频晶体管。
CN202011436094.9A 2020-12-10 2020-12-10 一种面向lna提升增益且降噪的电路 Active CN112564635B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011436094.9A CN112564635B (zh) 2020-12-10 2020-12-10 一种面向lna提升增益且降噪的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011436094.9A CN112564635B (zh) 2020-12-10 2020-12-10 一种面向lna提升增益且降噪的电路

Publications (2)

Publication Number Publication Date
CN112564635A CN112564635A (zh) 2021-03-26
CN112564635B true CN112564635B (zh) 2023-03-21

Family

ID=75060252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011436094.9A Active CN112564635B (zh) 2020-12-10 2020-12-10 一种面向lna提升增益且降噪的电路

Country Status (1)

Country Link
CN (1) CN112564635B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102647157A (zh) * 2012-04-10 2012-08-22 江苏天源电子有限公司 单端输入差分输出的射频低噪声放大器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729672B2 (en) * 2006-03-22 2010-06-01 Qualcomm, Incorporated Dynamic bias control in power amplifier
US8138835B2 (en) * 2010-02-11 2012-03-20 Qualcomm, Incorporated Wide band LNA with noise canceling
CN104702226A (zh) * 2015-03-31 2015-06-10 宜确半导体（苏州）有限公司 一种改进的共源共栅射频功率放大器
CN106936399B (zh) * 2017-03-03 2019-01-29 东南大学 一种低功耗高增益高线性度宽带低噪声放大器
CN108880483B (zh) * 2018-07-12 2022-06-14 安徽矽磊电子科技有限公司 一种噪声前馈相消的宽带放大器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102647157A (zh) * 2012-04-10 2012-08-22 江苏天源电子有限公司 单端输入差分输出的射频低噪声放大器

Also Published As

Publication number Publication date
CN112564635A (zh) 2021-03-26

Similar Documents

Publication Publication Date Title
CN100481714C (zh) 使用多路选通晶体管具有改良线性和频带的放大器电路
CN109921755B (zh) 一种采用负阻抗补偿技术的斩波放大电路
CN107070425B (zh) 应用于无线传感器网络的宽带低功耗低噪声放大器
CN105281682B (zh) 低功耗双向降噪低噪声放大器
CN102983817B (zh) 一种高增益的宽带低噪声放大器
CN112543003B (zh) 一种低噪声系数超宽带的低噪声放大器
CN111478671B (zh) 一种应用于Sub-GHz频段的新型低噪声放大器
CN107707203A (zh) 一种采用电感抵消技术的超宽带放大器电路
CN109921747A (zh) 宽带低噪声放大器
CN106936393A (zh) 一种低功耗高增益宽带低噪声差分放大器
CN1767374B (zh) 低噪声放大器及放大输入信号的方法
CN112491366A (zh) 适用于噪声抑制的放大器
CN113067552A (zh) 一种低噪声放大器和射频前端电路
CN104796101B (zh) 低噪声放大器以及利用低噪声放大器将单端输入信号放大为差动输出信号的方法
CN108832903A (zh) 低噪声放大器芯片及前端放大模块、射频接收装置
WO2024099059A1 (zh) 射频接收模组旁路模式下的无源电路及射频接收模组
CN101150296A (zh) 一种用于无线通信和导航接收机的低噪声放大器及实现方法
CN108880483B (zh) 一种噪声前馈相消的宽带放大器
US7157972B2 (en) Common gate with resistive feed-through low noise amplifier
CN112564635B (zh) 一种面向lna提升增益且降噪的电路
CN109391236A (zh) 一种信号放大电路及毫米波信号放大电路
CN109560775B (zh) 一种低噪声放大器电路
CN110198156B (zh) 一种复合结构有源反馈宽带低噪声放大器
Rafati et al. A g m-boosting 3–5 GHz noise-cancelling LNA
CN208939906U (zh) 一种宽带低噪声放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant