JP5956091B2

JP5956091B2 - 切替え可能共通ゲートゲインバッファをもつ増幅器

Info

Publication number: JP5956091B2
Application number: JP2015553790A
Authority: JP
Inventors: ランガラジャン、ラジャゴパラン; パテル、チラグ・ディー．
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2013-01-17
Filing date: 2014-01-15
Publication date: 2016-07-20
Anticipated expiration: 2034-01-15
Also published as: JP2016504004A; EP2946467A2; CN104937842B; WO2014113417A2; WO2014113417A3; US20140197886A1; US9184707B2; KR101649550B1; EP2946467B1; KR20150109395A; CN104937842A

Description

優先権の主張
[0001]本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、２０１３年１月１７日に出願された「Gain Stage Switching in an Amplifier」と題する米国仮特許出願第６１／７５３，７７７号の優先権の利益を主張する。

[0002]本出願は、一般にアナログフロントエンドの動作および設計に関し、より詳細には、アナログフロントエンドにおいて使用する増幅器の動作および設計に関する。

[0003]ワイヤレスデバイスはますますより複雑になり、その結果、より多くの回路がより小さいチップおよび回路板上に組み込まれることになる。たとえば、ワイヤレスデバイス中で使用される従来の受信機は、複数の利得モードを与えるバッファ段に結合された増幅器を含み得る。

[0004]一般的な共通ゲートバッファ段（common gate buffer stage）の線形性はバッファ中の定在電流によって設定される。同時に、電流はまた、バッファ段の入力インピーダンスを設定し、したがって、「マッチレスバッファ（matchless buffer）」を与えるためにバッファ段の入力において５０オーム入力インピーダンスを提示するために、いくつかの追加のオンチップ整合回路が必要とされ得る。

[0005]一般に、バッファの利得が低減されるとき、線形性の要請は低下しない。しかしながら、増幅器がバッファに前置する場合、線形性の要請は、バッファによって与えられる利得が低減されるにつれて低下し得る。したがって、より低いバッファ利得モードの場合、線形性の要請が低下するので、バッファ中の電流は減少させられ得る。しかしながら、電流のこの減少はバッファの入力インピーダンスの変化をもたらし、したがって、バッファ入力において提示されるインピーダンスが変化し、これは望ましくない。

[0006]したがって、バッファ中の定在電流が変化した際に一定の入力インピーダンスを維持し、それによって追加の電力節約と削減された回路とを与える、受信機中の増幅器とともに使用する共通ゲートバッファ段を有することが望ましいであろう。

[0007]本明細書で説明する上記の態様は、添付の図面とともに以下の説明を参照することによって、より容易に明らかになろう。

[0008]２つの電子システム間のワイヤレス通信を示す図。 [0009]切替え可能ゲインバッファ（switchable gain buffer）をもつ増幅器の例示的な実施形態を使用するワイヤレス受信機を示す図。 [0010]切替え可能ゲインバッファをもつ増幅器の例示的な詳細な実施形態を示す図。 [0011]ワイヤレスデバイス中の増幅器と切替え可能共通ゲートゲインバッファとを利用する信号の増幅のための方法の例示的な実施形態を示す図。 [0012]切替え可能ゲインバッファにおいて使用する利得チャネルの例示的な実施形態を示す図。 [0013]切替え可能ゲインバッファ装置の例示的な実施形態を示す図。

[0014]添付の図面とともに以下に示す詳細な説明は、本発明の例示的な実施形態を説明するものであり、本発明が実施され得る唯一の実施形態を表すものではない。この説明全体にわたって使用する「例示的」という用語は、「例、事例、または例示の働きをすること」を意味し、必ずしも他の例示的な実施形態よりも好ましいまたは有利であると解釈すべきではない。発明を実施するための形態は、本発明の例示的な実施形態の完全な理解を与える目的で具体的な詳細を含む。本発明の例示的な実施形態はこれらの具体的な詳細なしに実行され得ることが当業者には明らかであろう。いくつかの例では、本明細書で提示する例示的な実施形態の新規性を不明瞭にしないように、よく知られている構造およびデバイスをブロック図の形式で示す。

[0015]図１に、２つの電子システム１０１および１０２の間のワイヤレス通信を示す。電子システム１０１はワイヤレス送信機１０３から情報をワイヤレスに送り得る。ワイヤレス信号は、一般に、無線周波数（「ＲＦ」）信号として符号化される。信号は、電子システム１０２に結合されたワイヤレス受信機１０４においてアンテナによって受信される。受信された信号は、極めて小さく、アンテナ上の環境雑音と区別することが難しいことがある。様々な例示的な実施形態では、ワイヤレス信号の受信をサポートするように動作する切替え可能ゲインバッファ１０５をもつ増幅器が提供される。以下でより詳細に説明するように、ワイヤレス受信機は、所望の電流および／または利得特性を取得するために、切替え可能ゲインバッファ１０５をもつ増幅器によって与えられる複数の利得チャネルのうちの１つを選択し得る。

[0016]例示的な実施形態では、同じ利得および異なる電流を有する異なる複数の利得チャネルから１つの利得チャネルを選択することは、線形性の要請に基づいて実行され得る。たとえば、高い利得では、他の利得チャネルよりも高い電流と、対応するより高い線形性とを有するように、利得チャネルが選択される。より低い利得では、線形性許容差（linearity tolerance）が緩和され得、より低い電流消費を有する異なる利得チャネルが選択され、それによって電力を節約し得る。したがって、利得チャネルは同じ利得を有し得るが、各チャネルは、利得チャネル選択に基づいて電力消費が低減または最適化され得るような異なる量の電流を消費し得る。

[0017]別の例示的な実施形態では、異なる利得チャネルから利得チャネルを選択することは、所望の利得に基づいて実行され得る。たとえば、受信された信号が極めて小さい（たとえば、特定のしきい値を下回る）とき、他の利得チャネルより高い利得を有する利得チャネルのうちの１つが選択され、受信された信号を増幅するように構成され得る。受信信号がより強い（たとえば、特定のしきい値を上回る）とき、より低い利得を有する利得チャネルのうちの１つが選択され得る。様々な例示的な実施形態では、受信された信号の増幅および受信を改善するために複数の利得チャネルからの選択が行われる。

[0018]図２は、切替え可能ゲインバッファ２０８をもつ増幅器の例示的な実施形態を含むワイヤレス受信機２００を示す。ＲＦ信号がアンテナ２０１によって受信され得る。低雑音増幅器（「ＬＮＡ（low noise amplifier）」）２０２が、ＲＦ信号を受信し、第１の段増幅を行う。例示的な実施形態では、増幅されたＲＦ信号を受信するために、切替え可能ゲインバッファ２０３がＬＮＡ２０２の出力に結合される。切替え可能ゲインバッファ２０３は複数の利得チャネル２１０を含む。各利得チャネルは、異なる電流および／または利得特性を有し得る。動作中、切替え可能ゲインバッファ２０３は、選択される利得チャネルにかかわらず、ＬＮＡ２０２に一定の入力インピーダンス（Ｚ₁）を与える。したがって、所望の電流および／または利得に応じて、異なる電流消費を有するが依然として一定の入力インピーダンス（Ｚ₁）を維持する、異なる利得チャネルが選択され得る。

[0019]ＬＮＡ２０２および切替え可能ゲインバッファ２０３はまた、ベースバンドプロセッサ２０７から制御信号２０９を受信する。ＬＮＡ２０２の利得を選択および／または構成するためならびに／あるいは切替え可能ゲインバッファ２０３の利得チャネルのうちの１つを有効にするために、ベースバンドプロセッサ２０７からの制御信号２０９が使用され得る。切替え可能ゲインバッファ２０３の出力はミキサ２０４（別名、「復調器」または「ダウンコンバータ」）に結合される。ミキサ２０４の出力はフィルタ２０５に入力され、フィルタ２０５の出力はアナログデジタル変換器（「Ａ／Ｄ」）２０６に入力される。ダウンコンバートされた信号を表すデジタル信号（Ｎ）がＡ／Ｄ２０６から出力され、ベースバンドプロセッサ２０７によって受信され、処理され、それは、デジタル化された信号に対してデジタル信号処理演算を実行するように構成され得る。

[0020]例示的な実施形態では、ベースバンドプロセッサ２０７は、ダウンコンバートされた信号の信号強度を監視し、応答して、利得および電流消費の所望の量を与えるようにＬＮＡ２０２および／または切替え可能ゲインバッファ２０３を構成する。信号強度が低下した際、ＬＮＡ２０２および／または切替え可能ゲインバッファ２０３は、より高い電流とより良い線形性とを有する利得チャネルが選択されるように再構成され得る。信号強度が増加した際、ＬＮＡの利得は低減され得、および／または電力消費を低減するために、より低い電流消費を有する切替え可能ゲインバッファ２０３の異なる利得チャネルが選択され得る。

[0021]図３に、増幅器３０４および切替え可能ゲインバッファ３０８の例示的な詳細な実施形態を示す。たとえば、増幅器３０４および切替え可能ゲインバッファ３０８は、図２に示された増幅器２０２および切替え可能ゲインバッファ２０３としての使用に好適である。アンテナ３０１において受信されたＲＦ信号は、フィルタ３０２に通され、整合ネットワーク３０３によってＬＮＡ３０４に結合される。フィルタ３０２は、たとえば、表面弾性波（「ＳＡＷ：surface acoustic wave」）フィルタであり得る。この実施形態例では、整合ネットワーク３０３の出力はＬＮＡ３０４のピン（Ｐ１）に接続される。本明細書で用いられる「ピン」という用語は、たとえば、集積回路（「ＩＣ」）パッケージのピン、またはＩＣのパッドを指し得る。他の例示的な実施形態では、ＩＣピンは回路中の異なるロケーションにあり得、いくつかのピンは除去され得る。ＬＮＡ３０４は、Ｐ１に接続されたゲート端子を有するトランジスタＭ１を含む。ＬＮＡ３０４の利得は、Ｍ１のゲートと信号接地との間に接続されたプログラマブル電圧源Ｖ_Pを使用してＭ１のゲートにおける電圧レベルを変更することによって調整され得る。例示的な実施形態では、ベースバンドプロセッサは、ＬＮＡ３０４の利得を設定するためにプログラマブル電圧源Ｖｐを制御する利得制御信号３０９を出力する。

[0022]Ｍ１のソース端子はインダクタＬ１の第１の端子に接続される。インダクタＬ１の第２の端子は第１の基準電圧（たとえば、信号接地）に接続される。Ｍ１のドレイン端子はトランジスタＭ２のソース端子に接続される。Ｍ２のゲート端子はバイアス電圧（Ｖ１）に接続される。Ｍ２のドレイン端子は、変圧器Ｘ１の第１の誘導性コイルの第１の端子に接続される。変圧器Ｘ１の第１の誘導性コイルの第２の端子は、第２の基準電圧（たとえば、Ｖｄｄ）に接続され、それは、第１の基準電圧よりも大きい。変圧器Ｘ１の第２の誘導性コイルは、信号接地に接続された第１の端子と、出力ピン（Ｐ２）に接続された第２の端子とを有する。ＬＮＡ３０４はカスコード増幅器として構成される。Ｐ１において受信された入力信号は、Ｖ_Pによって与えられた利得設定に従ってＬＮＡ３０４によって増幅され、増幅された信号はＰ２上に生成される。

[0023]この実施形態例では、Ｐ２と切替え可能ゲインバッファ３０８のピン（Ｐ３）との間に伝送線路（Ｔ₁）が接続される。切替え可能ゲインバッファ３０８は、３つの利得チャネル（たとえば、Ｃｈａｎ１、Ｃｈａｎ２、およびＣｈａｎ３）を備える。様々な例示的な実施形態では、利得チャネル（Ｃｈａｎ１、Ｃｈａｎ２、およびＣｈａｎ３）は同じまたは異なる利得および／または電流消費を有し得る。また、任意の数の利得チャネルが利用され得ることに留意されたい。

[0024]ピンＰ３はすべての利得チャネルへの共通入力端子として働き、したがって、Ｐ３における増幅された信号入力はすべての利得チャネルに接続される。各利得チャネルの出力は変圧器Ｘ２の第１のコイルの第１の端子３１０に結合される。変圧器Ｘ２の第１のコイルの第２の端子は電源電圧Ｖｄｄに接続される。変圧器Ｘ２の出力は第２のコイルの第１および第２の端子にわたる。変圧器Ｘ２の第２のコイルの第１および第２の端子は、ミキサ３０６の入力に結合された差動信号を生成する。ミキサ３０６の別の入力は局部発振器（ＬＯ：local oscillator）信号を受信する。ＬＯ信号は、シングルエンド信号または差動信号であり得る。ミキサ３０６の出力は、ローパスフィルタ３０７（「ＬＰＦ」）に結合され、それは、ベースバンドプロセッサ（「ＢＢ」）によって処理されるベースバンド信号を生成する。また、ＬＰＦ３０７は、異なる実施形態では、帯域フィルタ（ＢＰＦ：band pass filter）としても構成され得ることに留意されたい。

[0025]動作中、ＬＮＡ３０４が所望の利得を有するＰ３における信号を生成するように（利得制御信号３０９を使用して）Ｖ_Pを制御することによって、ＬＮＡ３０４の利得が変更される。利得チャネル（Ｃｈａｎ１、Ｃｈａｎ２、およびＣｈａｎ３）は、所望の利得および／または電流消費に基づいて構成される。動作中、Ｐ３における信号を変圧器Ｘ２の端子３１０に結合するために、利用可能な利得チャネルのうちの１つが選択され得る。選択された利得チャネルは、電力を節約するために他の利得チャネルよりも低い電流消費を与え得る。代替的に、選択された利得チャネルは、他の利得チャネルと比較して所望の利得レベルを与え得る。たとえば、異なるチャネルが異なる量の利得を与えるように、Ｃｈａｎ１はＣｈａｎ２よりも高い利得を有し得、Ｃｈａｎ２はＣｈａｎ３よりも高い利得を有し得る。したがって、適切な利得チャネルは、所望の利得または電流の量に基づいて選択され得る。利得チャネルは任意の所望の利得および／または電流の特性を与えるように構成される得ることに留意されたい。

[0026]バッファ３０８は、選択される利得チャネルにかかわらず、ＬＮＡ３０４から見た入力インピーダンス（Ｚ₁）が一定または実質的に同じままであるように構成される。たとえば、入力インピーダンス（Ｚ₁）は５０オームまたは他の好適な値に設定され得る。図３に示されているように、利得チャネルは共通ゲート増幅器段を備える。たとえば、Ｃｈａｎ１は、共通ゲート増幅器として構成されたＮＭＯＳトランジスタＭ３を含む。Ｍ３のソースは、抵抗器Ｒ１を備えるインピーダンスネットワーク（Ｎ１）を介してＰ３に接続される。Ｍ３のドレインはＮＭＯＳトランジスタＭ４のソースに接続される。Ｍ３のゲートは、スイッチ、Ｓ１を介してバイアス電圧Ｖ_B1に接続される。Ｍ４は、Ｍ３とカスコード構成で接続される。Ｍ４のゲートは別のスイッチＳ２を介してバイアス電圧Ｖ_C1に接続され、Ｍ４のドレインは、変圧器Ｘ２の端子３１０に接続され、変圧器は共通ゲート増幅器段上の負荷として働く。

[0027]Ｃｈａｎ１のように、Ｃｈａｎ２は、共通ゲート増幅器として構成されたＮＭＯＳトランジスタＭ５と、変圧器Ｘ２の端子３１０に接続された出力とカスコードに構成されたＭ６とを含む。以下でより詳細に説明する整合の目的で、Ｍ５のソースはＰ３に直接接続される。Ｍ５のゲートはスイッチＳ３を介してバイアス電圧Ｖ_B2に接続され、Ｍ６のゲートはスイッチＳ４を介してバイアス電圧Ｖ_C2に接続される。

[0028]Ｃｈａｎ３は、共通ゲート増幅器として構成されたＮＭＯＳトランジスタＭ７と、変圧器Ｘ２の端子３１０に接続された出力とカスコードに構成されたＭ８とを含む。トランジスタＭ７のソース端子はピンＰ３に直接接続される。整合の目的で、Ｃｈａｎ３は、Ｃｈａｎ３がアクティブであるときにＲ３を接地に選択的に接続するためにスイッチＳ７と直列に接続された抵抗器Ｒ３を備えるインピーダンスネットワーク（Ｎ３）を含む。トランジスタＭ７のゲートはスイッチＳ５を介してバイアス電圧Ｖ_B3に接続され、トランジスタＭ８のゲートはスイッチＳ６を介してバイアス電圧Ｖ_C3に接続される。

[0029]この実施形態例では、トランジスタＭ３、Ｍ５、およびＭ７は選択的にバイアス電圧（Ｖ_Bx）に接続され、トランジスタＭ４、Ｍ６、およびＭ８は選択的にバイアス電圧（Ｖ_Cx）に接続される。様々な例示的な実施形態では、バイアス電圧（Ｖ_Bx）および（Ｖ_Cx）は、任意の所望の値を有するように構成され得る。たとえば、同じまたは異なる利得チャネルに関連するバイアス電圧は、必要に応じて同じまたは異なり得る。

[0030]バイアス生成器３１２は、ベースバンドプロセッサからのバイアス制御信号３１３に基づいてバイアス電圧Ｖ１、Ｖ_Cx、およびＶ_Bxを生成するように構成される。たとえば、例示的な実施形態では、バイアス生成器は、受信されたデジタル信号を適切なバイアス電圧に変換する１つまたは複数のデジタルアナログ変換器を備える。たとえば、図２に示されたベースバンドプロセッサ２０７は、バイアス生成器３１２が使用するバイアス制御信号３１３を出力する。したがって、ベースバンドプロセッサ２０７は、バイアス電圧のいずれかのレベルを構成することができる。

[0031]動作中、スイッチ制御信号３０５（ｃ１〜ｃ７）が、デバイスにおけるベースバンドプロセッサまたはいくつかの他のエンティティから受信される。スイッチ制御信号３０５（ｃ１〜ｃ７）は、任意の所望の利得チャネル構成を有効にするためにスイッチ（Ｓ１〜Ｓ７）を開閉するように動作する。たとえば、Ｃｈａｎ１は、スイッチＳ１およびＳ２を閉じることと、スイッチＳ３〜Ｓ７を開くこととによって選択（または有効に）される。Ｃｈａｎ２は、スイッチＳ３およびＳ４を閉じることと、スイッチＳ１〜Ｓ２およびＳ５〜Ｓ７を開くこととによって選択される。Ｃｈａｎ３は、スイッチＳ５〜Ｓ７を閉じることと、スイッチＳ１〜Ｓ４を開くこととによって選択される。様々な例示的な実施形態では、スイッチ（Ｓ１〜Ｓ７）は、選択された利得チャネルを有効または無効にするために、グループでまたは個々に制御され得る。たとえば、同じまたは異なるチャネルに関連するスイッチは、必要に応じて一緒におよび／または個々に制御され得る。したがって、同時に複数の利得チャネルを有効にすることが可能である。

入力インピーダンスを維持するようにサイズ決定されたトランジスタ
[0032]共通ゲート段の線形性はその段における定在電流によって設定され、そこでは、より高い電流がより高い線形性を生じ、より低い電流がより低い線形性を生じる。同時に、電流はまた、共通ゲート段の入力インピーダンスを設定する。したがって、各利得チャネル中の定在電流は、各利得チャネルの入力における整合に影響を及ぼし得る。図３では、伝送線路Ｔ₁は５０オームの特性インピーダンスを有し得る。伝送線路Ｔ₁は、ＩＣの間の回路板上の形状、またはＩＣ上の構成要素の間の金属配線であり得る。

[0033]様々な例示的な実施形態では、Ｃｈａｎ１、Ｃｈａｎ２、およびＣｈａｎ３は、伝送線路Ｔ₁に対して整合するために一定の入力インピーダンス（Ｚ₁）を与えるように構成される。例示的な実施形態では、デバイスＭ３、Ｍ５、およびＭ７は、一定の入力インピーダンスを与えるようにインピーダンスネットワークＮ１およびＮ３（すなわち、抵抗器Ｒ１およびＲ３）を用いてサイズ決定され、構成される。たとえば、例示的な実施形態では、Ｍ３は、Ｍ５よりも大きくなるようにサイズ決定され、Ｍ５は、Ｍ７よりも大きくなるようにサイズ決定される。特定の例示的な実施形態では、Ｍ３は２５オームデバイスであり、Ｍ５は５０オームデバイスであり、Ｍ７は１００オームデバイスである。たとえば、トランジスタの入力抵抗はトランジスタの相互コンダクタンス（ＧＭ）に反比例し、したがってトランジスタの相互コンダクタンスは、所望の抵抗および得られた入力インピーダンスを取得するように設定される。したがって、伝送線路（Ｔ₁）の５０オームインピーダンスと整合するために、Ｍ３（２５オーム）は、２５オーム抵抗器（Ｒ１）を備えるインピーダンスネットワークＮ１と直列に構成される。したがって、Ｃｈａｎ１が選択されるとき、切替え可能利得段３０８は、伝送線路Ｔ₁の５０オームインピーダンスと整合する５０オーム入力インピーダンスを生成する。対応するより低い電流消費をもつより小さいトランジスタを使用するＣｈａｎ２を選択することによって、電流消費が低減され得る。Ｃｈａｎ２が選択されるとき、Ｍ５（５０オーム）は、伝送線路Ｔ₁に整合するために補足インピーダンスネットワークを必要としない。共通ゲートトランジスタＭ５のサイズは、伝送線路に整合するように構成される。電流のさらなる低減のために、Ｃｈａｎ３が選択され得る。この場合、Ｍ７（１００オーム）は、５０オーム入力インピーダンスを生成するために１００オーム抵抗器（Ｒ３）を備えるインピーダンスネットワークＮ３と並列に構成される。

[0034]したがって、様々な例示的な実施形態では、各利得チャネルは、一定の入力インピーダンスを維持しながら異なる電流および／または異なる利得を生成するために、異なるトランジスタデバイスサイズ（または異なる相互コンダクタンス）を有する異なる段をもつ共通ゲート段を備える。さらに、利得チャネルのうちの１つまたは複数は、伝送線路Ｔ₁に整合するために一定の整合入力インピーダンスを生成するために、それの対応するトランジスタのサイズに基づいて構成されたインピーダンスネットワーク（たとえば、抵抗器、インダクタ、キャパシタまたはそれらの組合せ）を含み得る。たとえば、各利得チャネルは、全体的に一定の入力インピーダンスを与えるために、他の利得チャネルと実質的に同じである入力インピーダンスを与える。

[0035]図４は、ワイヤレスデバイス中の増幅器と切替え可能共通ゲートゲインバッファとを利用する信号の増幅のための方法４００の例示的な実施形態を示す。たとえば、方法４００は、図３に示された増幅器３０４および切替え可能ゲインバッファ３０８とともに使用するのに好適である。

[0036]ブロック４０２において、現在の利得チャネル上の信号強度の測定が実行される。例示的な実施形態では、ベースバンドプロセッサ２０７は、図３に示された増幅器３０４および切替え可能ゲインバッファ３０８によって処理される受信されたＲＦ信号からの決定されたベースバンド信号を受信するように動作する。切替え可能ゲインバッファ３０８は、利得チャネル（Ｃｈａｎ１、Ｃｈａｎ２、またはＣｈａｎ３）のうちの１つが有効にされるように設定されると仮定される。

[0037]ブロック４０４において、受信された信号を異なる利得チャネルを用いて処理するためにゲインバッファを変更すべきかどうかに関する決定が行われる。たとえば、ベースバンドプロセッサ２０７は、信号利得または電流消費における変更が必要とされると決定し、異なる利得チャネルが有効にされなければならないと決定し得る。異なる利得チャネルが必要とされる場合、本方法はブロック４０６に進む。異なる利得チャネルが必要とされない場合、本方法は終了する。

[0038]ブロック４０６において、必要な場合、ＬＮＡ利得を調整する。例示的な実施形態では、ＬＮＡ利得の変更が必要である場合、Ｍ１のゲートと信号接地との間に接続されたプログラマブル電圧源Ｖ_Pを使用してＭ１のゲートにおける電圧レベルを変更することによって、ＬＮＡ３０４の利得が調整される。例示的な実施形態では、ベースバンドプロセッサ２０７は、ＬＮＡ３０４の利得を設定するためにプログラマブル電圧源Ｖ_Pを制御する利得制御信号３０９を出力する。

[0039]ブロック４０８において、所望の利得チャネルを有効にするために、適切なスイッチ制御信号を出力する。例示的な実施形態では、ベースバンドプロセッサ２０７は、適切なスイッチ（Ｓ１〜Ｓ７）を開閉し、それによって所望の利得チャネルを有効にする制御信号（ｃ１〜ｃ７）を出力する。

[0040]ブロック４１０において、所望の利得チャネルを有効にする。例示的な実施形態では、制御信号（ｃ１〜ｃ７）は切替え可能ゲインバッファによって受信され、これらの信号は、所望の利得チャネルを有効にするために適切なスイッチを開閉するように動作する。さらに、ベースバンドプロセッサ２０７は、適切な利得チャネルを有効および／または無効にするために適切なバイアス信号を生成するためにバイアス制御信号３１３を出力する。

[0041]ブロック４１２において、所望の利得チャネルが有効にされた後、一定の入力インピーダンスを維持する。例示的な実施形態では、利得チャネルは、選択可能な利得および／または電流消費を与えながら一定の入力インピーダンスを与えるようにサイズ決定されたトランジスタデバイスで構成される。例示的な実施形態では、一定の入力インピーダンスを維持するために、選択された利得チャネルに関連するインピーダンスネットワークが使用される。たとえば、Ｃｈａｎ３利得チャネルは、１００オームのためにサイズ決定されたデバイスを含み、結果として所望の５０オーム入力インピーダンスになるように、並列の１００オーム抵抗器を備える追加のインピーダンスネットワークＮ３を含む。

[0042]したがって、方法４００は、ワイヤレスデバイス中の増幅器と切替え可能共通ゲートゲインバッファとを利用する信号の増幅を行う。方法４００の動作は、他の等価方法が可能であるように当業者によって並べ替えられ、修正され、または変更され得ることに留意されたい。

[0043]図５は、切替え可能ゲインバッファにおいて使用する利得チャネル５００の例示的な実施形態を示す。たとえば、利得チャネル５００は、図３に示された切替え可能ゲインバッファ３０８において使用するのに好適である。利得チャネル５００は、それぞれ、４つのスイッチ（Ｓ_A〜Ｓ_D）を介して４つのバイアス信号（Ｖ_A〜Ｖ_D）を受信するために結合された４つのトランジスタデバイス（Ｍ_A〜Ｍ_D）を備える。４つのスイッチ（Ｓ_A〜Ｓ_D）は４つのスイッチ制御信号（Ｃ_A〜Ｃ_D）によって制御される。たとえば、例示的な実施形態では、スイッチ制御信号（Ｃ_A〜Ｃ_D）は、図２に示されたベースバンドプロセッサ２０７によって生成され、バイアス信号（Ｖ_A〜Ｖ_D）は、図３に示されたバイアス生成器３１２によって生成される。

[0044]トランジスタＭ_BおよびＭ_Dは、ピンＰ３において入力信号を受信するために結合される。代替の例示的な実施形態では、入力信号は、随意のインピーダンスネットワークＺ₂を通ってトランジスタＭ_Dまで流れる。インピーダンスネットワークＺ₂は、トランジスタＭ_Dと結合するように構成された抵抗値を有する抵抗器を備える。インピーダンスネットワークＺ₂はまた、所望のインピーダンス値を与えるためにインダクタ、キャパシタ、または任意の他の構成要素を備え得ることに留意されたい。トランジスタＭ_AおよびＭ_Cは出力端子３１０に結合される。トランジスタＭ_AおよびＭ_Bは、アクティブにされたときに電流Ｉ₁が図示のように流れるように互いに接続される。トランジスタＭ_CおよびＭ_Dは、それらがアクティブにされたときに電流Ｉ₂が図示のように流れるように互いに接続される。

[0045]トランジスタ（Ｍ_A〜Ｍ_D）は、それぞれサイズ（Ｓｚ_A〜Ｓｚ_D）を有するようにサイズ決定される。たとえば、トランジスタのサイズは、それらの関連する相互コンダクタンスから決定される。例示的な実施形態では、利得チャネル５００のための所望の入力インピーダンス（Ｚ₁）を維持するために、所望の入力インピーダンスＺ₁を生成するためにトランジスタ（Ｍ_A〜Ｍ_D）のサイズが組み合わさる。別の例示的な実施形態では、所望の入力インピーダンスＺ₁を生成するためにトランジスタ（Ｍ_A〜Ｍ_D）のサイズおよびインピーダンスネットワークＺ₂が組み合わさる。別の例示的な実施形態では、バイアス信号（Ｖ_A〜Ｖ_D）が、電流Ｉ₁およびＩ₂を設定するために調整され、それによってトランジスタ（Ｍ_A〜Ｍ_D）および随意にＺ₂の組合せから生じるインピーダンスを設定する。たとえば、電流Ｉ₁およびＩ₂が１／４だけ低減される場合、トランジスタデバイスによって与えられるインピーダンスは１／２だけ低減される。したがって、トランジスタ（Ｍ_A〜Ｍ_D）のサイズを調整することおよび／またはトランジスタ（Ｍ_A〜Ｍ_D）のサイズと（電流Ｉ₁およびＩ₂を設定する）バイアス電圧とを調整することによって、およびインピーダンスＺ₂を随意に使用して、利得チャネル５００の入力インピーダンスＺ₁が所望の値に設定され得る。

[0046]図６は、切替え可能ゲインバッファ装置６００の例示的な実施形態を示す。たとえば、装置６００は、図３に示された切替え可能ゲインバッファ３０８として使用するのに好適である。一態様では、装置６００は、本明細書で説明する機能を与えるように構成された１つまたは複数のモジュールによって実装される。たとえば、一態様では、各モジュールは、ハードウェアおよび／またはソフトウェアを実行するハードウェアを備える。

[0047]装置６００は、入力信号を受信し、選択された利得および電流の特性のうちの少なくとも１つを有する出力信号を生成するために、共通入力において一定の入力インピーダンスを与える複数の選択可能な利得チャネルを与えるための手段（６０２）を備える第１のモジュールを備え、ここにおいて、少なくとも２つの利得チャネルは、一態様では、切替え可能ゲインバッファ３０８を備える、異なる相互コンダクタンス値を有するトランジスタを利用する。

[0048]装置６００は、一態様では、インピーダンスネットワークＮ１よびＮ３を備える、一定の入力インピーダンスを与えるために少なくとも１つの利得チャネルに結合された少なくとも１つのインピーダンスネットワークを与えるための手段（６０４）を備える第２のモジュールを備える。

[0049]情報および信号は多種多様な技術および技法のいずれかを使用して表されるか、または処理され得ることを、当業者は理解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。さらに、トランジスタタイプおよび技術は、同じ結果を達成するために交換、再構成または場合によっては変更され得ることに留意されたい。たとえば、ＰＭＯＳトランジスタを利用する図示された回路は、ＮＭＯＳトランジスタを使用するように変更され得、その逆も同様である。したがって、本明細書で開示する増幅器は、様々なトランジスタタイプおよび技術を使用して実現され得、図面に示されたそれらのトランジスタタイプおよび技術に限定されない。たとえば、ＢＪＴ、ＧａＡｓ、ＭＯＳＦＥＴまたは他のトランジスタ技術などのトランジスタタイプが使用され得る。

[0050]さらに、本明細書で開示した実施形態に関して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについて、上記では概してそれらの機能に関して説明した。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本発明の例示的な実施形態の範囲からの逸脱を生じるものと解釈すべきではない。

[0051]本明細書で開示した実施形態に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタロジック、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行し得る。汎用プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。

[0052]本明細書で開示した実施形態に関して説明した方法またはアルゴリズムのステップは、直接ハードウェアで実施されるか、プロセッサによって実行されるソフトウェアモジュールで実施されるか、またはその２つの組合せで実施され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取り専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体中に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサに一体化され得る。プロセッサおよび記憶媒体はＡＳＩＣ中に常駐し得る。ＡＳＩＣはユーザ端末中に常駐し得る。代替として、プロセッサおよび記憶媒体は、ユーザ端末中に個別構成要素として常駐し得る。

[0053]１つまたは複数の例示的な実施形態では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、非一時的コンピュータ記憶媒体と通信媒体の両方を含む。非一時記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびｂｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。

[0054]開示した例示的な実施形態の前述の説明は、当業者が本発明を実施または使用することができるように与えたものである。これらの例示的な実施形態への様々な修正は当業者には容易に明らかであり、本明細書で定義した一般原理は、本発明の趣旨または範囲から逸脱することなく他の実施形態に適用され得る。したがって、本発明は、本明細書で示した例示的な実施形態に限定されるものではなく、本明細書で開示した原理および新規の特徴に一致する最も広い範囲を与えられるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
装置であって、前記装置は下記を備える、
入力信号を受信し、選択された利得および電流の特性のうちの少なくとも１つを有する出力信号を生成するために、共通入力において一定の入力インピーダンスを与える複数の選択可能な利得チャネル、ここにおいて、少なくとも２つの利得チャネルは、異なる相互コンダクタンス値を有するトランジスタを利用する、と、
前記一定の入力インピーダンスを与えるために少なくとも１つの利得チャネルに結合された少なくとも１つインピーダンスネットワーク。
［Ｃ２］
Ｃ１に記載の装置であって、前記装置は、
前記出力信号を生成するために前記利得チャネルのうちの少なくとも１つを選択するように構成された少なくとも１つの制御信号をさらに備える。
［Ｃ３］
Ｃ１に記載の装置であって、
前記少なくとも１つのインピーダンスネットワークが、抵抗器とキャパシタとインダクタとのうちの少なくとも１つを備える、装置。
［Ｃ４］
Ｃ１に記載の装置であって、
各利得チャネルが、切替え可能バイアス電圧によって有効にされる少なくとも１つのカスケードトランジスタペアを備える、装置。
［Ｃ５］
Ｃ１に記載の装置であって、
前記入力インピーダンスが５０オームのために構成された、装置。
［Ｃ６］
Ｃ１に記載の装置であって、
前記出力信号の前記選択された利得が、前記入力信号に関連する利得と、選択された利得チャネルに関連する利得とによって決定される、装置。
［Ｃ７］
Ｃ１に記載の装置であって、
前記装置が共通ゲートバッファとして構成された、装置。
［Ｃ８］
Ｃ１に記載の装置であって、前記装置は、
前記入力信号を生成する増幅器をさらに備える。
［Ｃ９］
Ｃ１に記載の装置であって、
少なくとも１つの利得チャネルが、他の利得チャネルと同じかまたはそれよりも低い利得を与えながら、より少ない電流を消費するように構成された、装置。
［Ｃ１０］
装置であって、前記装置は下記を備える、
入力信号を受信し、選択された利得および電流の特性のうちの少なくとも１つを有する出力信号を生成するために、共通入力において一定の入力インピーダンスを与える複数の選択可能な利得チャネルを与えるための手段、ここにおいて、少なくとも２つの利得チャネルは、異なる相互コンダクタンス値を有するトランジスタを利用する、と、
一定の入力インピーダンスを与えるために少なくとも１つの利得チャネルに結合された少なくとも１つインピーダンスネットワークを与えるための手段。
［Ｃ１１］
Ｃ１０に記載の装置であって、前記装置は、
前記出力信号を生成するために前記利得チャネルのうちの少なくとも１つを選択するように構成された少なくとも１つの制御信号を与えるための手段さらに備える。
［Ｃ１２］
Ｃ１０に記載の装置であって、
前記少なくとも１つのインピーダンスネットワークを与えるための前記手段が、抵抗器とキャパシタとインダクタとのうちの少なくとも１つを備える、装置。
［Ｃ１３］
Ｃ１０に記載の装置であって、
各利得チャネルが、切替え可能バイアス電圧によって有効にされる少なくとも１つのカスケードトランジスタペアを備える、装置。
［Ｃ１４］
Ｃ１０に記載の装置であって、
前記入力インピーダンスが５０オームのために構成された、装置。
［Ｃ１５］
Ｃ１０に記載の装置であって、
前記出力信号の前記選択された利得が、前記入力信号に関連する利得と、選択された利得チャネルに関連する利得とによって決定される、装置。
［Ｃ１６］
Ｃ１０に記載の装置であって、
前記装置が共通ゲートバッファとして構成された、装置。
［Ｃ１７］
Ｃ１０に記載の装置であって、前記装置は、
前記入力信号を生成するための増幅のための手段をさらに備える。
［Ｃ１８］
Ｃ１０に記載の装置であって、
少なくとも１つの利得チャネルが、他の利得チャネルと同じかまたはそれよりも低い利得を与えながら、より少ない電流を消費するように構成された、装置。

Claims

装置であって、前記装置は下記を備える、
選択された利得に応答して、バッファ入力信号を生成するために入力信号を増幅するように構成された低雑音増幅器と、
前記低雑音増幅器の出力に結合された入力を有する利得バッファ、ここで、前記利得バッファは、前記バッファ入力信号を受信し、選択された利得および電流の特性のうちの少なくとも１つを有する出力信号を生成するために、共通入力において一定の入力インピーダンスを与える複数の選択可能な利得チャネルを備え、ここにおいて、少なくとも２つの利得チャネルは、共通ゲート構成を有する、かつ異なる相互コンダクタンス値を有するトランジスタを利用し、前記利得バッファは、前記バッファ入力信号および選択された利得チャネルの利得に応答して前記出力信号を生成するように構成される、と、
前記一定の入力インピーダンスを与えるために少なくとも１つの利得チャネルに結合された少なくとも１つのインピーダンスネットワーク。
請求項１に記載の装置であって、前記装置は、
前記出力信号を生成するために前記選択可能な利得チャネルのうちの少なくとも１つを選択するように構成され、および前記低雑音増幅器の前記利得を選択するように構成された複数の制御信号をさらに備える。
請求項１に記載の装置であって、
前記少なくとも１つのインピーダンスネットワークが、抵抗器とキャパシタとインダクタとのうちの少なくとも１つを備える、装置。
請求項１に記載の装置であって、
各利得チャネルが、切替え可能バイアス電圧によって有効にされる少なくとも１つのカスコードトランジスタペアを備える、装置。
請求項１に記載の装置であって、
前記入力インピーダンスが５０オームのために構成された、装置。
請求項１に記載の装置であって、
少なくとも１つの利得チャネルが、他の利得チャネルと同じかまたはそれよりも低い利得を与えながら、より少ない電流を消費するように構成された、装置。
装置であって、前記装置は下記を備える、
選択された利得に応答して、バッファ入力信号を生成するために入力信号を増幅するための手段と、
前記バッファ入力信号を受信し、選択された利得および電流の特性のうちの少なくとも１つを有する出力信号を生成するために、共通入力において一定の入力インピーダンスを与える複数の選択可能な利得チャネルを与えるための手段、ここにおいて、少なくとも２つの利得チャネルは、共通ゲート構成を有する、かつ異なる相互コンダクタンス値を有するトランジスタを利用し、複数の選択可能な利得チャネルを与えるための前記手段は、前記バッファ入力信号および選択された利得チャネルの利得に応答して前記出力信号を生成するように構成される、と、
前記一定の入力インピーダンスを与えるために少なくとも１つの利得チャネルに結合された少なくとも１つのインピーダンスネットワークを与えるための手段。
請求項７に記載の装置であって、前記装置は、
前記出力信号を生成するために前記選択可能な利得チャネルのうちの少なくとも１つを選択するように構成され、および増幅されたバッファ入力信号を生成するための前記手段の前記利得を選択するように構成された複数の制御信号を与えるための手段さらに備える。
請求項７に記載の装置であって、
前記少なくとも１つのインピーダンスネットワークを与えるための前記手段が、抵抗器とキャパシタとインダクタとのうちの少なくとも１つを備える、装置。
請求項７に記載の装置であって、
各利得チャネルが、切替え可能バイアス電圧によって有効にされる少なくとも１つのカスコードトランジスタペアを備える、装置。
請求項７に記載の装置であって、
前記入力インピーダンスが５０オームのために構成された、装置。
請求項７に記載の装置であって、
少なくとも１つの利得チャネルが、他の利得チャネルと同じかまたはそれよりも低い利得を与えながら、より少ない電流を消費するように構成された、装置。