JP2014517597A - 電力増幅器のための切り替え可能なインピーダンス変成器マッチングを提供するシステム - Google Patents

電力増幅器のための切り替え可能なインピーダンス変成器マッチングを提供するシステム Download PDF

Info

Publication number
JP2014517597A
JP2014517597A JP2014510436A JP2014510436A JP2014517597A JP 2014517597 A JP2014517597 A JP 2014517597A JP 2014510436 A JP2014510436 A JP 2014510436A JP 2014510436 A JP2014510436 A JP 2014510436A JP 2014517597 A JP2014517597 A JP 2014517597A
Authority
JP
Japan
Prior art keywords
amplifier
output
inductor
signal
power level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014510436A
Other languages
English (en)
Other versions
JP5852229B2 (ja
Inventor
チャン、ナガー・ロン・アラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2014517597A publication Critical patent/JP2014517597A/ja
Application granted granted Critical
Publication of JP5852229B2 publication Critical patent/JP5852229B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)

Abstract

システムは、電力増幅器のための切り替え可能なインピーダンス変成器マッチングを提供する。例示的な実現において、切り替え可能なインピーダンスマッチングを提供する増幅器は、増幅器の出力パスの一部である出力インダクタ（Ｌ１）と、出力インダクタと結合された第１のインダクタ（Ｌ４）を備える第１の増幅器段とを含み、第１のインダクタは、第１のイネーブル信号に応答して、出力インダクタに、第１の電力レベルにおいて第１の増幅器段によって増幅される信号を結合するように構成される。増幅器はまた、出力インダクタに結合された第２のインダクタ（Ｌ５）を備える第２の増幅器段を含み、第２のインダクタは、第２のイネーブル信号に応答して、出力インダクタに、第２の電力レベルにおいて第２の増幅器段によって増幅された信号を結合するように構成される。
【選択図】図３

Description

本出願は、一般に増幅器の動作および設計に関し、より詳細には、増幅器、例えば、電力増幅器のための切り替え可能なインピーダンス変成器マッチング(switchable impedance transformer matching)を提供するシステムに関する。
効率的な信号増幅は、ポータブルデバイスからの送信の間、特に重要である。通常、そのようなデバイスは、集中回路マッチングまたは増幅器の出力と出力送信パスとを結合する変成器のどちらかによって提供された負荷ライン上の最適なインピーダンスによって決定される出力電力を有する電力増幅器を備える。この構成は、高出力電力レベルにおいては良い効率をもたらすが、低出力電力レベルにおいては良い効率をもたらさない。
この問題を説明するために、セルラ通信システムにおいて基地局へデータを送信するポータブルモバイル局を考察する。基地局が遠いと、モバイル局は、基地局との適切な通信を確実にするためにその送信電力を増大させる。高出力電力レベルにおいて、モバイル基地局の増幅器は、増幅器の出力と出力送信パスとを結合する１つの固定インピーダンスに基づいて非常に効率的に動作している。しかしながら、モバイル局が基地局により近くなるにつれて、モバイル局は、その送信電力を低減しうる。低出力電力レベルにおいて、モバイル局の増幅器は、増幅器の出力と出力送信パスとを結合する１つの固定インピーダンスが、低電力レベルにおいてより低い効率を提供するので、より低い効率で動作する。この低減された効率は、増大された電力消費を意味し、そしてそれは、バッテリで動作するポータブルデバイスにとって非常に問題となりうる。
複数の通信インターフェースを有するポータブルデバイスは、信号増幅に関するさらなる問題を提示する。例えば、ワイヤレスＬＡＮ（ＷＬＡＮ）およびブルートゥース（ＢＴ）通信インターフェースの両方を有するポータブルデバイスは、通常各々のインターフェースに対して別々の増幅器を利用する。これがさらなる回路を要求するだけでなく、送信パスに複数の増幅器を結合することが、特別なスイッチ、または信号損失が引き起こされうる他の回路を要求しうる。
従って、低および高電力レベルの両方において効率的な動作を提供し、複数の通信インターフェースに増幅を提供するように構成された増幅器を有することが望まれ、それによって、電力、回路を節約し、信号の品質を維持できるはずである。
本明細書に記載された前述の態様は、添付の図面と合わせて理解されると、下記の説明に対する参照によって、より容易に明らかになるであろう。
図１は、従来のトランシーバを示す。 図２は、効率的な電力増幅および切り替え可能なインピーダンス変成器マッチングを提供する例示的なシステムを示す。 図３は、図２で示されるシステムに従って切り替え可能なインピーダンス変成器マッチングを提供する例示的な増幅器を示す。 図４は、受信モードで動作する図３の増幅器の例示的な図を示す。 図５は、高電力増幅モードで動作する図３の増幅器の例示的な図を示す。 図６は、低電力増幅モードで動作する図３の増幅器の例示的な図を示す。 図７は、切り替え可能な電力供給電圧を利用する図３の増幅器のさらなる例示的な実施形態を示す。 図８は、様々な出力電力レベルにおける図７の増幅器の効率を図示する例示的なグラフを示す。 図９は、図２のシステムを備え、超低（ultra low）電力パスの追加をさらに備える例示的なシステムを示す。 図１０は、図９で示されるシステムに従って切り替え可能なインピーダンス変成器マッチングを提供する例示的な電力増幅器を示す。 図１１は、様々な出力電力レベルにおける図１０の増幅器の効率を図示する例示的なグラフを示す。 図１２は、図３の増幅器での使用のための変成器の例示的な実現を示す。 図１３は、図１０の増幅器での使用のための変成器の例示的な実現を示す。 図１４は、例示的な増幅器選択回路を示す。 図１５は、切り替え可能なインピーダンス変成器マッチングを提供する例示的な増幅器を示す。 図１６は、電力増幅器のための切り替え可能なインピーダンス変成器マッチングを提供する例示的な方法を示す。 図１７は、切り替え可能なインピーダンスマッチングを提供する例示的な増幅器装置を示す。 図１８は、切り替え可能な並行（concurrent）インピーダンスマッチングを提供する例示的な増幅器装置を示す。
詳細な説明
添付された図面に関連して下記に記載される詳細な説明は、本発明の例示的な実施形態の説明として意図され、本発明が実施されることができる唯一の実施形態を表すようには意図されない。この説明の全体にわたって用いられる「例示的」という用語は、「例、実例、または例示として提供する」を意味し、必ずしも他の例示的な実施形態よりも好ましいまたは有利であるようには解釈されるべきではない。詳細な説明は、本発明の例示的な実施形態の完全な理解を提供することを目的とした特定の詳細を含む。本発明の例示的な実施形態は、これらの特定の詳細なしで実施されうることが当業者に明らかになるであろう。いくつかの事例では、周知の構造およびデバイスが、本明細書に示される例示的な実施形態の新規性を曖昧にすることを避けるために、ブロック図形式で示される。
低出力電力レベルで動作する増幅器の効率を著しく増大し、電力消費を低減するように動作する新しい切り替え可能なインピーダンス変成器マッチングシステムが提供される。増幅器は、出力パスと誘導的に結合された２つまたはそれ以上の増幅段を備える。第１の増幅段は、高電力増幅のために使用され、第２の増幅段は、低電力増幅のために使用される。増幅段は、選択的におよび誘導的に、出力パスと結合され、それによって、同じ電力レベルで動作する高電力の増幅段と比較すると、低出力電力レベルにおいて低電力増幅段が、低減された電力消費（およびより高い効率）を提供するようにそれらの出力インピーダンスを調節するための切り替え可能なインピーダンス変成器マッチングを提供する。そのため、適切にマッチングされた出力インピーダンスを有する出力パスと各々誘導的に結合された２つまたはそれ以上の増幅段を提供することによって、増幅器は、低出力電力レベルで、低減された電力消費および高い効率を提供するように構成されることができる。
そのため、切り替え可能なインピーダンス変成器マッチングシステムの実現は、下記の特徴のうちの１つまたは複数を提供する。
１．スイッチまたは並行マッチング(concurrent matching)を使用することによる受信パス上での重要ではないパフォーマンスの低下。
２．非常に低い出力電力レベルにまで効率改善を拡大するために、任意の所望された増幅段の数を許可するように拡張できる。
３．共有された回路構成は、回路の設置面積を低減する。
４．デバイス上で使用可能な複数の通信インターフェースまたは規格による使用のために複数の電力段を提供する。
図１は、従来のトランシーバ１００を示す。トランシーバ１００は、デバイスが、通信ネットワーク内で信号を送信および受信することを可能にするように動作する。トランシーバ１００は、通信システムからデータを受信し、送信のためにデータを生成するデジタルシステム１０２を備える。
送信動作の間、デジタルシステム１０２は、送信のためにデジタルデータを生成し、このデータをデジタルアナログコンバータ（ＤＡＣ）１０４へと渡す。ＤＡＣ １０４は、フィルタ１０６によってフィルタ処理され、ミキサ１０８に入力されるアナログ信号へとデジタルデータを変換する。ミキサ１０８は、送信増幅器１１０へ入力された適切な送信周波数で送信信号を生成する。
送信増幅器１１０は、送信マッチングネットワーク１１２によって提供されたインピーダンスに基づいて選択された電力レベルへ送信信号を増幅する。マッチングネットワーク１１２は、送信機１１０へ提供されたインピーダンスを、増幅された送信信号と送信のためのアンテナとを結合するダイプレクサおよび／または送信／受信（Ｔ／Ｒ）スイッチ１１４に提供されるインピーダンスにマッチングさせる。
受信動作の間、アンテナによって受信された信号は、受信マッチングネットワーク１１６へとダイプレクサおよび／またはＴ／Ｒスイッチ１１４を通過する。受信マッチングネットワーク１１６は、ダイプレクサまたは送信／受信（Ｔ／Ｒ）スイッチ１１４へ提供されたインピーダンスを受信増幅器１１８へ提供されたインピーダンスにマッチングさせる。
受信増幅器１１８は、受信された信号を増幅し、受信された信号をベースバンドへ変換するミキサ１２０へ増幅された受信信号を入力する。受信されたベースバンド信号はその後、フィルタ１２２によってフィルタ処理され、信号を、処理するためにデジタルシステムへ入力されるデジタル表示へ変換するアナログデジタルコンバータ（ＡＤＣ）１２４へ入力される。
従って、トランシーバ１００は、デバイスが、送信ネットワークにおいてデータを送信および受信することを可能にするように構成される。電力を節約するために、送信増幅器１１０が様々な出力電力レベルにおいて効率的に動作することが、特にポータブルデバイスにとって望まれる。また、効率を促進し、回路の要求および関連コストを低減するために、マッチングネットワーク１１２および１１６が、並行マッチングを提供することが望まれる。そのため、１２６で指示された増幅器およびマッチングネットワーク回路へ改善を提供することが望まれる。様々な態様において、本明細書に記載される新しい切り替え可能なインピーダンス変成器マッチングシステムは、これらのおよび他の改善を提供する。
図２は、効率的な電力増幅および切り替え可能なインピーダンス変成器マッチングを提供する例示的なシステム２００を示す。システム２００は、様々な通信デバイスでの使用に適する。例えば、システム２００は、図１で示される１２６で指示された増幅器およびマッチングネットワークとしての使用に適する。システム２００は、高電力増幅パス２０２、低電力増幅パス２０４、および並行マッチングネットワーク２０６を備える。
動作の間、増幅されるべき信号は、高電力増幅パス２０２および低電力増幅パス２０４の両方へ入力される。増幅パスの１つは、並行マッチングネットワーク２０６へ結合される増幅された信号を作り出すためにイネーブルされる。例えば、高電力増幅パス２０２は、並行マッチングネットワーク２０６と結合される高電力出力を作り出すために高電力供給（ＨＳ）と結合される増幅器２０８を備える。低電力増幅パス２０４は、並行マッチングネットワーク２０６と結合される低電力出力を作り出すために低電力供給（ＬＳ）と結合される増幅器２１０を備える。
どの増幅パスがイネーブルされたかに応じて、並行マッチングネットワークは、負荷インピーダンスを、電力増幅器出力で出現する最適なインピーダンスへ変換するように動作する。これは、低および高電力レベルの両方において効率的な信号増幅をもたらす。増幅された信号はその後、送信のためにアンテナへ渡される。信号の受信の間、並行マッチングネットワーク２０６は、さらなる処理のために受信された信号が受信回路へ渡されることを可能にするために、インピーダンスマッチングに受信機エレクトロニクスを提供するように動作する。
そのため、システム２００は、高出力電力においてのみ高い効率を提供する従来の増幅器よりも改善された効率で動作する高および低増幅レンジへ出力電力レンジが分割されることを可能にするように動作する。さらに、システム２００は、２つの電力パスを有して示されるが、所望される場合、追加の電力パスを含むように拡張されうる。結果として、システムは、従来の増幅器によって提供されない一定の拡張性を提供する。加えて、増幅器段は、デバイス上で使用可能な複数の通信インターフェースまたは規格によって使用されることができ、それによって全体的なハードウェアの要求を低減し、信号損失を作り出しうる特別なスイッチまたは他の回路を取り除きうる。システム２００の実現および動作についてのより詳細な説明が下記に提供される。
図３は、図２で示されたシステム２０００に従って切り替え可能なインピーダンス変成器マッチングを提供する例示的な電力増幅器３００を示す。増幅器３００は、第１の増幅器３０２、第２の増幅器３０４、ダイプレクサ３０６、および増幅器選択回路３０８を備える。例えば、第１の増幅器３０２は、高電力増幅パス２０２の一部であり、第２の増幅器３０４は、低電力増幅パス２０４の一部である。
受信動作の間、アンテナ３１０で受信された信号は、ダイプレクサ３０６へ渡される。ダイプレクサ３０６は、信号がアンテナ３１０から受信および送信されることを可能にするように構成された任意の適切なダイプレクサを備える。受信された信号はその後、ダイプレクサ３０６から、信号のＤＣコンポーネントが除去されるＤＣブロッキングキャパシタ３１２へ流れる。キャパシタ３１２から、受信された信号は、インダクタＬ１を通り、その後パス３１４上を通って受信機回路へ流れるが、これは図示されない。
送信動作の間、増幅器選択回路３０８は、第１の増幅器３０２および第２の増幅器３０４のどちらが送信のために信号を増幅するために使用されるであろうかを決定する。例えば、増幅器選択回路３０８は、第１の増幅器３０２をイネーブルするために第１の選択信号（Ｓ１）を出力し、第２の増幅器３０４をイネーブルするために第２の選択信号（Ｓ２）を出力する。加えて、トランジスタ３２８は、送信をイネーブルし、受信機パス３１４をディセーブルするために端子３２２を接地に効率的に結合するＴｘｅｎ信号を使用してイネーブルされる。
第１の増幅器３０２がイネーブルされたと仮定すると、差分信号（Ｓ＋、Ｓ−）は、それぞれトランジスタＭＮＡ１ｐおよびＭＮＡ１ｎのゲート端子で受信される。トランジスタＭＮＡ１ｐおよびＭＮＡ１ｎは、コイルＬ４に結合され、そしてそれは、順に高電圧電力供給（ＨＳ）と結合される。例えば、例示的な実現において、高電圧電力供給は、２．９ボルトにセットされる。コイルＬ４の第１の部分（Ｌ４ｎ）は、トランジスタＭＮＡ１ｐとＨＳとの間で結合され、コイルＬ４の第２の部分（Ｌ４ｐ）は、トランジスタＭＮＡ１ｎとＨＳとの間で結合される。そのため、動作の間、差分信号（Ｓ＋、Ｓ−）は、２つのコイル部分（Ｌ４ｐおよびＬ４ｎ）を励磁（energize）する。
コイルＬ４は、コイルＬ１に密結合されている。例えば、コイルＬ１とＬ４の間の誘導結合は、３３０で示されるように（１．５対１）にセットされる。コイルＬ１およびＬ４がどのように誘導的に結合されるかについての、より詳細な説明は、以下に提供される。
差分信号（Ｓ＋、Ｓ−）は、高出力電力へ増幅され、コイルＬ１へ誘導的に結合される。増幅された信号は次に、ＤＣブロックキャパシタ３１２を通してダイプレクサ３０６へ流れ、次にアンテナ３１０によって送信される。
第２の増幅器３０４がイネーブルされたと仮定すると、差分信号（Ｓ＋、Ｓ−）は、それぞれトランジスタＭＮＡ２ｐおよびＭＮＡ２ｎのゲート端子で受信される。トランジスタＭＮＡ２ｐおよびＭＮＡ２ｎはコイルＬ５と結合され、それは順に低電圧電力供給（ＬＳ）と結合される。例えば、低電圧電力供給は、１．２ボルトにセットされる。コイルＬ５の第１の部分（Ｌ５ｎ）は、トランジスタＭＮＡ２ｐとＬＳとの間で結合され、コイルＬ５の第２の部分（Ｌ５ｐ）は、ＭＮＡ２ｎとＬＳとの間で結合される。そのため、動作の間、差分信号（Ｓ＋、Ｓ−）は、２つのコイル部分（Ｌ５ｐおよびＬ５ｎ）を励磁する。
コイルＬ５は、コイルＬ１に密結合されている。例えば、コイルＬ１とＬ５の間の誘導結合は、３３２で示されるように（１．５対２）にセットされる。コイルＬ１とコイルＬ５がどのように誘導的に結合されるかについての、より詳細な説明は、以下に提供される。
差分信号（Ｓ＋、Ｓ−）は、低出力電力レベルに増幅され、コイルＬ１へ誘導的に結合される。増幅された信号は次に、ＤＣブロックキャパシタ３１２を通してダイプレクサ３０６へ流れ、次にアンテナ３１０によって送信される。
そのため、増幅器３００は、２つの電力レンジにおいて差分信号（Ｓ＋、Ｓ−）の増幅を提供する。低電力レベルの場合、増幅選択回路３０８は、増幅器３０４をイネーブルし、高電力レベルの場合、増幅器選択回路３０８は、増幅器３０２をイネーブルする。各増幅器は、ダイプレクサ３０６への出力パスに配置されたコイルＬ１と誘導的に結合されるコイルを備える。増幅器３００の様々な動作モードについての詳細な説明は、本書類の他のセクションで提供される。
増幅器３０２と３０４は差動増幅器であるが、システムはまた、シングルエンドの増幅器に準拠することも留意されるべきである。例えば、差動増幅器３０２は、シングルエンドの増幅器３３４と置き換えられうる。同様の置き換えが差動増幅器３０４について行われることができる。
図４は、受信モードで動作する図３の増幅器３００の図４００を示す。例えば、受信モードの間イネーブルされていない増幅器３００の回路は、薄い灰色の網掛けで示される。
受信モードの間、増幅器選択回路３０８は、増幅器３０２および３０４の両方をディセーブルするために選択信号Ｓ１およびＳ２を出力する。アンテナ３１０で受信された信号は、ＤＣブロッキングキャパシタ３１２へそれらを入力するダイプレクサ３０６へ渡される。信号は次にＤＣブロッキングキャパシタ３１２からコイルＬ１へ流れ、パス３１４上のコイルＬ１を通して処理のために受信機へ流れる。信号受信の間、並行マッチングネットワークは、受信された信号が、さらなる処理のために受信回路へ渡されることを可能にするために、受信電子にインピーダンスマッチングを提供するように動作する。例えば、インダクタＬ１は、インピーダンスマッチングを提供して、アンテナ３１０からの信号の受け取りを促進するために受信機３３６の入力インピーダンス３３４と結合する。
そのため、受信モードの間、増幅器３０２および３０４はディセーブルされ、コイルＬ１とのそれらの結合は、受信された信号が処理のために受信機３３６へ流れることを可能にするために受信機入力インピーダンス３３４と結合するコイルＬ１の動作に影響を及ぼさない。
図５は、高電力増幅モードで動作する図３の増幅器３００の図５００を示す。例えば、高電力増幅モードの間イネーブルされていない増幅器３００の回路は、薄い灰色の網掛けで示される。
高電力増幅モードの間、増幅器選択回路３０８は、増幅器３０２をイネーブルするために選択信号（Ｓ１）を制御し、増幅器３０４をディセーブルするために選択信号（Ｓ２）を制御する。加えて、トランジスタ３２８は、端子３２２が接地と効率的に結合され、送信出力パスをイネーブルし、受信機パス３１４をディセーブルするようにＴｘｅｎ信号によってアクティベートされる。
差分信号（Ｓ＋、Ｓ−）は、増幅器３０２へ入力され、結果としてコイルＬ４を励磁する。３３０で示されるように、コイルＬ４は、ＨＳに接続され、コイルＬ４はまた、コイルＬ１へ誘導的に結合される。コイルＬ４において高電力で増幅された信号は、コイルＬ１と結合され、そしてそれは、出力パスにある。増幅された信号は次に、ＤＣブロッキングキャパシタ３１２を通ってダイプレクサ３０６へ流れ、その後アンテナ３１０によって送信される。そのため、高電力増幅モードの間、増幅器３０２は、ＨＳを使用して差分信号（Ｓ＋、Ｓ−）を増幅するように動作し、送信のために出力パス内のコイルＬ１と、この増幅された信号とを結合する。
図６は、低電力増幅モードで動作する図３の増幅器３００の図６００を示す。例えば、低電力増幅モードの間イネーブルされていない増幅器３００の回路は、薄い灰色の網掛けで示される。
低電力増幅モードの間、増幅器選択回路３０８は、増幅器３０２をディセーブルするために選択信号（Ｓ１）を制御し、増幅器３０４をイネーブルするために選択信号（Ｓ２）を制御する。加えて、トランジスタ３２８は、端子３２２が接地と効率的に結合され、それによって送信パスをイネーブルし、受信パス３１４をディセーブルするように、Ｔｘｅｎ信号によってアクティベートされる。
差分信号（Ｓ＋、Ｓ−）は、増幅器３０４へ入力され、結果としてコイルＬ５を励磁する。３３２で示されるように、コイルＬ５は、ＬＳに接続され、コイルＬ５は、コイルＬ１へ誘導的に結合される。低電力で増幅された信号は、コイルＬ５からＬ１へ結合され、そしてそれは、出力パスにある。増幅された信号は次に、ＤＣブロッキングキャパシタ３１２を通ってダイプレクサ３０６へ流れ、その後アンテナ３１０によって送信される。そのため、低電力増幅モードの間、増幅器３０４は、ＬＳを使用して差分信号（Ｓ＋、Ｓ−）を増幅するように動作し、送信のために出力パス内のコイルＬ１と、この増幅された信号とを結合する。
図７は、図３の増幅器３００および切り替え可能な低電力供給電圧に提供する追加の回路を備える例示的な増幅器７００を示す。例えば、増幅器７００は、２つの低電圧レベル（ＬＳ１およびＬＳ２）のうちの１つとコイルＬ５とを結合するように動作する切替回路７０２を備える。例えば、例示的な実現において、ＬＳ１は１．２ボルトであり、ＬＳ２は１．８ボルトである。
低電力増幅モードの間、増幅器選択回路３０８は、増幅器３０２をディセーブルするために選択信号（Ｓ１）を制御し、増幅器３０４をイネーブルするために選択信号（Ｓ２）を制御する。加えて、トランジスタ３２８は、端子３２２が、接地と効率的に結合され、それによって、出力送信パスをイネーブルし、受信機パス３１４をディセーブルするようにＴｘｅｎ信号によってアクティベートされる。増幅器選択回路３０８はまた、２つの電圧（ＬＳ１およびＬＳ２）のうちの１つとコイルＬ５とを結合するために切替回路７０２を制御するように動作する電圧選択信号（ＶＳ２）を出力する。例えば、電圧選択信号（ＶＳ２）が、論理「０」である場合、ＬＳ１がコイルＬ５と結合され、電圧選択信号（ＶＳ２）が、論理「１」である場合、ＬＳ２がコイルＬ５と結合される。ＬＳ１がコイルＬ５と結合される場合、増幅器３０４は、最も低い出力電力レベルにおいて増大した効率を提供する。ＬＳ２がコイルＬ５に結合される場合、増幅器３０４は、中間の出力電力レベルにおいて増大した効率を提供する。
図８は、図７で示された増幅器７００の効率を図示する例示的なグラフを示す。例えば、グラフ８００は、図７で示された増幅器７００の動作の間、効率と増幅器出力電力の間の関係を図示する。
曲線８０２は、高電力パスの高電力増幅器３０２を使用する増幅器７００の効率を図示する。曲線８０４は、ＬＳ２が１．８ボルトへセットされ、コイルＬ５と結合されたＬＳ２を有する低電力パスの低電力増幅器３０４を使用する増幅器７００の効率を図示する。曲線８０６は、ＬＳ１が１．２ボルトへセットされ、コイルＬ５と結合された低電力パスの低電力増幅器３０４を使用する増幅器７００の効率を図示する。実線の曲線８０８は、電力出力レンジ全体にわたって達成された効率の結果を図示する。
グラフ８００は、増幅器７００が、同じ出力電力における電力増幅器３０２と比べ、低電力増幅器３０４を使用して、低電力においてより高い効率を供給するということを図示する。効率利得は、選択された出力電力における高電力増幅器３０２と、同じ出力電力におけるＬＳ２＝１．８ボルトの供給を使用する低電力増幅器３０４との間の効率の差分として図示される。より一層低い出力電力レベルにおいて、低電力増幅器３０４の効率は、ＬＳ２＝１．８ボルトの供給と比べ、ＬＳ１＝１．２ボルトの供給を使用して増大される。そのため、増幅器７００は、低電力値でより高い効率が達成されることを可能にするために、出力パスと誘導結合された複数の増幅器段を提供する。
図９は、システム２００を備え、超低電力パス９０２の追加をさらに備える例示的なシステム９００を示す。システム９００は、様々な通信デバイスでの使用に適する。超低電力パス９０２は、どのようにシステム２００が、任意の所望された出力電力レベルにおいて増大された効率を達成するために任意の数の電力パスを含むように拡張されることができるかということを図示する。
動作の間、増幅されるべき信号は、高電力増幅パス２０２、低電力増幅パス２０４、および超低電力増幅パス９０２へ入力される。これらの増幅パスのうちの１つは、並行マッチングネットワーク２０６へ結合された増幅された信号を作り出すようにイネーブルされる。例えば、高電力増幅パス２０２は、並行マッチングネットワーク２０６と結合された高電力出力を作り出すためにＨＳと結合された増幅器２０８を備える。低電力増幅パス２０４は、並行マッチングネットワーク２０６と結合された低電力出力を作り出すためにＬＳと結合された増幅器２１０を備える。超低電力増幅パス９０２は、並行マッチングネットワーク２０６と結合された超低電力出力を作り出すために超低電力供給（ＵＬＳ）と結合された増幅器９０４を備える。
どの増幅パスがイネーブルされるかに依存して、並行マッチングネットワーク２０６は、負荷インピーダンスを、電力増幅器出力で出現する最適なインピーダンスへ変換するように動作する。効率的に増幅された信号はその後、送信のためにアンテナへ渡される。
図１０は、図３の増幅器３００および超低電力増幅を提供する追加の回路および切り替え可能な低電力供給電圧および超低電力供給電圧を備える例示的な増幅器１０００を示す。例えば、増幅器１０００は、２つの低電圧レベル（ＵＬ１またはＵＬ２）のうちの１つとコイルＬ６とを結合するように動作する切替回路１００２および超低電力増幅器９０４を備える。
超低電力増幅モードの間、増幅器選択回路３０８は、増幅器３０２および３０４をディセーブルするために選択信号（Ｓ１、Ｓ２）を制御し、増幅器９０２をイネーブルするために選択信号（Ｓ３）を制御する。加えて、トランジスタ３２８は、端子３２２が、接地と効率的に結合され、それによって、出力送信パスをイネーブルし、受信機パス３１４をディセーブルするようにＴｘｅｎ信号によってアクティベートされる。増幅器選択回路３０８はまた、２つの電圧（ＵＬ１およびＵＬ２）のうちの１つとコイルＬ６とを結合するために切替回路１００２を制御するように動作する電圧選択信号（ＶＳ３）を出力する。例えば、例示的な実現において、ＵＬ１は、０.６ボルトであり、ＵＬ２は１ボルトである。ＵＬ２が、コイルＬ６と結合されると、増幅器９０２は、低電力レベルにおいて増大された効率を提供する。ＵＬ１が、コイルＬ６と結合されると、増幅器９０２は、超低電力レベルにおいて増大された効率を提供する。
図１１は、図１０の増幅器１０００の効率を図示する例示的なグラフ１１００を示す。例えば、グラフ１１００は、増幅器１０００の動作の間の、効率と出力電力との間の関係を図示する。
曲線１１０２は、高電力増幅器３０２を使用する増幅器１０００の効率を図示する。曲線１１０４は、ＬＳ２が１．８ボルトであり、コイルＬ５に結合された低電力増幅器３０４を使用する増幅器１０００の効率を図示する。曲線１１０６は、ＬＳ１が１．２ボルトであり、コイルＬ５に結合された低電力増幅器３０４を使用する増幅器１０００の効率を図示する。曲線１１０８は、ＵＬ２が１ボルトであり、コイルＬ６に結合された超低電力増幅器９０２を使用する増幅器１０００の効率を図示する。曲線１１１０は、ＵＬ１が０.６ボルトであり、コイルＬ６に結合された超低電力増幅器９０２を使用する増幅器１０００の効率を図示する。実線の曲線１１１２は、電力出力レンジ全体にわたって達成された効率の結果を図示する。
グラフ１１００は、増幅器１０００が、高電力増幅器３０２と比べ、超低電力増幅器９０２を使用して低電力においてより高い効率を提供するということを図示する。効率利得は、選択された出力電力における高電力増幅器３０２と、同じ出力電力においてＬＳ２＝１．８ボルトを使用する低電力増幅器３０４との間の効率の差分として図示される。より一層低い出力電力値において、低電力増幅器３０４の効率は、１．８ボルトの供給を使用することと比べ、１．２ボルトの供給を使用して増大される。最も低い出力電力値において、超低電力増幅器９０２の効率は、ＵＬ１＝１ボルトを使用することと比べ、ＵＬ１＝０.６ボルトを使用して増大される。そのため、増幅器１０００は、複数の増幅器段が出力パスへ誘導結合されることを可能にして、低出力電力レベルで、より高い効率が達成されることを可能にする。
図１２は、切り替え可能なインピーダンス変成器マッチングを提供する変成器１２００の例示的な実現を示す。例えば、変成器１２００は、図３の増幅器３００での使用に適する。変成器１２００は、回路基板１２０２上の導電性トレースでまたは集積回路の一部として実現される。
変成器１２００は、３２０と３２２において端子接続を有するインダクタＬ１を備える。インダクタＬ１は、端子３２０で始まり端子３２２で終わる前に１．５周する導電性トレースを備える。
３２４および３２６において端子接続を有するインダクタＬ４は、インダクタＬ１と密結合される。インダクタＬ４は、端子３２４で始まり端子３２６で終わる前に１周する導電性トレースを備える。
３１６および３１８において端子接続を有するインダクタＬ５もまた、インダクタＬ１と結合される。インダクタＬ５は、端子３１６で始まり端子３１８で終わる前に２周する導電性トレースを備える。
そのため、変成器１２００は、コイルＬ１とＬ４の間では１．５：１の比で、コイルＬ１とＬ５の間では１．５：２の比で密結合を提供する。
図１３は、切り替え可能なインピーダンス変成器マッチングを提供する変成器１３００の例示的な実現を示す。例えば、変成器１３００は、図１０の増幅器１０００での使用に適する。変成器１３００は、回路基板１３０２上の導電性トレースでまたは集積回路の一部として実現される。
変成器１３００は、３２０および３２２で端子接続を有するインダクタＬ１を備える。インダクタＬ１は、端子３２０で始まり端子３２２で終わる前に２周（または２回転）する導電性トレースを備える。
３２４および３２６で端子接続を有するインダクタＬ４は、インダクタＬ１と密結合される。インダクタＬ４は、端子３２４で始まり端子３２６で終わる前に１周する導電性トレースを備える。
３１６および３１８で端子接続を有するインダクタＬ５もまた、インダクタＬ１と結合される。インダクタＬ５は、端子２１６で始まり端子２１８で終わる前に２周する導電性トレースを備える。
１００４および１００６で端子接続を有するインダクタＬ６もまた、インダクタＬ１と結合される。インダクタＬ６は、端子１００４で始まり端子１００６で終わる前に３周する導電性トレースを備える。
そのため、変成器１３００は、コイルＬ１とＬ４の間では、例えば２：１の比で、コイルＬ１とＬ５の間では、例えば２：２の比で、コイルＬ１とＬ６の間では、例えば２：３の比で、密結合を提供する。本明細書で提供された結合比は例示的であり、任意の所望された結合比が利用されることができるということを留意されるべきである。
図１４は、増幅器選択回路１４００の例を示す。例えば、増幅器選択回路１４００は、増幅器選択回路３０８としての使用に適する。増幅器選択回路１４００は、すべてが通信バス１４１０にわたって伝達するために結合されたプロセッサ１４０２、メモリ１４０４、増幅器電力供給選択モジュール１４０６および増幅器選択モジュール１４０８を備える。
プロセッサ１４０２は、ＣＰＵ、プロセッサ、ゲートアレイ、ハードウェア論理、メモリエレメンツ、および／またはハードウェア実行ソフトウェアのうちの少なくとも１つを備える。プロセッサ１４０２は、受信制御信号（ＣＴＬ）に基づいて増幅器選択回路１４００の機能を制御するように動作する。例えば、制御信号は、ポータブルデバイスにおいて制御エンティティから受信されうる。制御信号は、下記で論じられるように、電力供給選択および増幅器選択を、データ信号を増幅するために使用されるものとして示す。
メモリ１４０４は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭまたは情報が格納され検索されることを可能にするように動作する任意の他のタイプのメモリデバイスを備える。メモリ１４０４は、増幅器選択パラメータまたは電力供給選択パラメータといった情報を格納するように動作可能にする。メモリ１４０４はまた、本明細に記載された機能を提供するためにプロセッサ１４０２によって実行可能なプログラムまたは命令を格納するように構成される。
増幅器選択モジュール１４０８は、特定の増幅器段の選択を可能するように動作するハードウェアおよび／またはハードウェア実行ソフトウェアを備える。例えば、増幅器選択モジュール１４０８は、プロセッサ１４０２から命令を受信し、特定の増幅器段をイネーブルし、１つまたは複数の他の増幅器段をディセーブルするために増幅器選択信号（Ｓ１〜Ｓｎ）のうちの１つを出力する。
増幅器電力供給選択モジュール１４０６は、特定の増幅器電力供給の選択を可能にするように動作するハードウェアおよび／またはハードウェア実行ソフトウェアを備える。例えば、増幅器電力供給選択モジュール１４０６は、プロセッサ１４０２から命令を受信し、特定の増幅器段が特定の電力供給を使用することを可能にするために、増幅器電力供給選択信号（ＶＳ１〜ＶＳｎ）のうちの１つを出力する。
そのため、増幅器選択回路１４００は、増幅器段を選択するための選択信号、および、データ信号を増幅するために、選択された増幅器段によって使用されるべき電力供給を出力するように動作可能である。修正、変更、または増幅器選択回路１４００の他の実施形態の範囲内で可能であるということが留意されるべきである。
図１５は、切り替え可能なインピーダンス変成器マッチングを提供する例示的な増幅器１５００を示す。増幅器１５００は、第１の増幅器１５０２、第２の増幅器１５０４、マッチングネットワーク１５１２、および増幅器選択回路１５０６を備える。例えば、第１の増幅器１５０２は、高電力増幅パスの一部であり、第２の増幅器１５０４は、低電力増幅パスの一部である。
動作の間、増幅器選択回路１５０６は、第１の増幅器１５０２と第２の増幅器１５０４のどちらが信号を増幅するために使用されうるかを決定する。例えば、増幅器選択回路１５０６は、第１の増幅器１５０２をイネーブルするために第１の選択信号（Ｓ１）を出力し、第２の増幅器１５０４をイネーブルするために第２の選択信号（Ｓ２）を出力する。
第１の増幅器１５０２がイネーブルされたと仮定すると、差分信号（Ｓ＋、Ｓ−）が、それぞれトランジスタＭＮＡ１ｐおよびＭＮＡ１ｎのゲート端子で受信される。トランジスタＭＮＡ１ｐおよびＭＮＡ１ｎは、コイルＬ４と結合され、順に高電圧電力供給（ＨＳ）と結合される。例えば、例示的な実現において、高電圧電力供給は、２．９ボルトにセットされる。コイルＬ４の第１の部分（Ｌ４ｎ）は、トランジスタＭＮＡ１ｐおよびＨＳの間で結合され、コイルＬ４の第２の部分（Ｌ４ｎ）は、トランジスタＭＮＡ１ｎとＨＳの間で結合される。そのため、動作の間、差分信号（Ｓ＋、Ｓ−）は、２つのコイル部分（Ｌ４ｐおよびＬ４ｎ）を励磁する。
コイルＬ４は、コイルＬ１に密結合される。例えば、コイルＬ１とＬ４の間の誘導結合は、第１の増幅器１５０２の出力において出現する最適なインピーダンスを提供するようにセットされる。結果として、差分信号（Ｓ＋、Ｓ−）は、高出力電力へ増幅され増幅器出力パス内のコイルＬ１と誘導的に結合される。
第２の増幅器１５０４がイネーブルされたと仮定すると、増幅器選択回路１５０６は、増幅器１５０２をディセーブルするために選択信号（Ｓ１）を制御し、増幅器１５０４をイネーブルするために選択信号（Ｓ２）を制御する。増幅器選択回路１５０６はまた、２つの電圧（ＬＳ１またはＬＳ２）のうちの１つとコイルＬ５とを結合するために切替回路１５１４を制御するように動作する電圧選択信号（ＶＳ２）を出力する。例えば、電圧選択信号（ＶＳ２）が論理「０」であると、ＬＳ１はコイルＬ５と結合され、電圧選択信号（ＶＳ２）が論理「１」であると、ＬＳ２はコイルＬ５と結合される。ＬＳ１がコイルＬ５と結合されると、増幅器１５０４は最も低い電力レベルにおいて、増大された効率を提供する。ＬＳ２がコイルＬ５と結合されると、増幅器１５０４は中間の電力レベルにおいて、増大された効率を提供する。
コイルＬ５は、コイルＬ１に密結合される。例えば、コイルＬ１とＬ５の間の誘導結合は、第２の増幅器１５０４の出力において出現する最適なインピーダンスを提供するようにセットされる。差分信号（Ｓ＋、Ｓ−）は、低出力電力レベルへ増幅され増幅器出力パス内のコイルＬ１と誘導的に結合される。
そのため、増幅器１５００は、２つの電力レンジにおいて差分信号（Ｓ＋、Ｓ−）の増幅を提供する。低電力レベルの場合、増幅器選択回路１５０６は、増幅器１５０４をイネーブルし、高電力レベルの場合、増幅器選択回路１５０６は、増幅器１５０２をイネーブルする。各増幅器は、増幅器の出力において出現する適切なインピーダンスを提供するために、コイルＬ１と誘導的に結合されたコイルを備える。結果として、複数の出力電力レンジにおける効率的な信号増幅が達成される。
図１６は、出力電力のレンジにおいてデータ信号の効率的な増幅を提供するための例示的な方法１６００を示す。例えば、方法１６００は、図１０で示される増幅器１０００によって実現されることができる。様々な実現で、方法１６００の機能は、メモリ１４０４に格納された命令を実行するプロセッサ１４０２によって行われる。
ブロック１６０２において、増幅モードはイネーブルされる。例えば、１つの実現において、プロセッサは、出力送信のために信号増幅が要求されることを示す制御（ＣＴＬ）信号をデバイスのコントローラから受信する。ＣＴＬ信号に応答して、プロセッサ１４０２は、インダクタＬ１を含む出力パスをイネーブルするためのＴＸｅｎ信号を出力する。
ブロック１６０４において、所望の出力電力レベルが決定される。１つの実現において、プロセッサ１３０２は、受信されたＣＴＬ信号から所望の出力電力レベルを決定する。
ブロック１６０６において、増幅器段および電力供給は、最も高い効率を達成するために所望の出力電力レベルに基づいて選択される。例えば、プロセッサ１３０２は、特定の選択信号（ＳＸ）をアクティベートし、他の選択信号をデアクティベートするように増幅器選択モジュール１３０８を制御し、それによって、データ信号の増幅を行い所望の出力電力を達成するように特定の増幅器段が選択される。プロセッサ１３０２はまた、特定の電力供給選択回路（ＶＳＸ）をアクティベートするために増幅器電力供給選択モジュール１３０６を制御して、選択された増幅器段とともに使用するための特定の電力供給を選択し、最も高いレベルの効率を達成する。例えば、選択された増幅器段が、増幅器９００の超低電力増幅器段９０２である場合、電力供給選択信号ＶＳ３は、最も高い効率レベルを達成するために、電力供給ＵＬ１または電力供給ＵＬ２のどちらかを、コイルＬ６と結合するために選択するようにセットされる。
ブロック１６０８において、所望の出力電力で信号を達成すべき信号増幅が開始する。例えば、データ信号は、差分またはシングルエンドの形のどちらかで、選択された増幅器段に提示される。選択された増幅器段は、データ信号を増幅し出力パス内で、増幅された信号とインダクタＬ１とを結合する。増幅器段の選択もまた、選択された増幅器段と関連づけられた出力コイルと、出力パス内のコイルＬ１との結合と関連づけられた変成器インピーダンスマッチング特性を選択する。例えば、超低電力増幅器９０２は、Ｌ１：Ｌ６＝２：３であるようにコイルＬ１と結合された出力コイルＬ６を備える。
そのため、方法１６００は、出力電力のレンジにおいてデータ信号の効率的な増幅を提供するように動作する。方法１６００が１つの実現にすぎないこと、および、方法１６００の動作が、再配置されるか、またはそうでなければそのような他の実現が可能であるように修正されるということが留意されるべきである。
図１７は、出力電力レベルのレンジにおいてデータ信号を効率的に増幅するために切り替え可能なインピーダンスマッチングを提供するように動作する例示的な増幅装置１７００を示す。装置１７００は、図２で示された増幅器２００または図９で示された増幅器９００としての使用に適する。一態様では、装置１７００は、本明細書で説明された機能を提供するように構成された１つまたは複数のモジュールによって実現される。例えば、一態様では、各モジュールは、ハードウェアおよび／またはハードウェア実行ソフトウェアを備える。
増幅装置１７００は、増幅器の出力パスを提供するための出力誘導手段（１７０２）を備える第１のモジュールを備え、そしてそれは、一態様では、インダクタＬ１を備える。
装置１７００はまた、第１の出力電力レベルへ増幅された信号を生成するための第１の増幅手段（１７０４）を備える第２のモジュールを備え、第１の増幅手段は、信号と出力誘導手段とを結合するための第１の誘導手段を備え、そしてそれは、一態様では、第１の増幅器段３０２を備える。
装置１７００はまた、第２の出力電力レベルへ増幅された信号を生成するための第２の増幅手段（１７０６）を備える第３のモジュールを備え、第２の増幅手段は、信号と出力誘導手段とを結合するための第２の誘導手段を備え、そしてそれは、一態様では、第２の増幅器段３０４を備える。
装置１７００はまた、第１および第２の増幅手段を選択的にイネーブルするための切替手段（１７０８）を備える第４のモジュールを備え、そしてそれは、一態様では、増幅器選択回路３０８を備える。
図１８は、出力電力レベルのレンジにおいてデータ信号の効率的な増幅および信号受信のための切り替え可能な並行インピーダンスマッチングを提供するように動作する例示的な増幅装置１８００を示す。装置１８００は、図２で示された増幅器２００または図９で示された増幅器９００としての使用に適する。一態様では、装置１８００は、本明細書で説明された機能を提供するように構成された１つまたは複数のモジュールによって実現される。例えば、一態様では、各モジュールは、ハードウェアおよび／またはハードウェア実行ソフトウェアを備える。
増幅装置１８００は、送信モード動作および受信モード動作にインピーダンスマッチングを提供するための出力誘導手段（１８０２）を備える第１のモジュールを備え、そしてそれは、一態様では、インダクタＬ１を備える。
装置１８００はまた、第１の出力電力レベルへ増幅された信号を生成するために第１の増幅手段（１８０４）を備える第２のモジュールを備え、第１の増幅手段は、信号と出力誘導手段とを結合するための第１の誘導手段を備え、そしてそれは、一態様では、第１の増幅器段３０２を備える。
装置１８００はまた、第２の出力電力レベルへ増幅された信号を生成するための第２の増幅手段（１８０６）を備える第３のモジュールを備え、第２の増幅手段は、信号と出力誘導手段とを結合するための第２の誘導手段を備え、そしてそれは、一態様では、第２の増幅器段３０４を備える。
装置１８００はまた、送信モードの間、出力誘導手段と信号とを結合する第１および第２の増幅手段を選択的にイネーブルし、受信モードの間、受信機入力でインピーダンスマッチングを提供するための出力誘導手段をイネーブルするための選択手段（１８０８）を備える第４のモジュールを備え、そしてそれは、一態様では、増幅器選択回路３０８を備える。
当業者は、さまざまな異なる技術および技法のうちの任意のものを使用して、情報および信号が表示または処理されうることを、理解するであろう。例えば、上記の説明を通して参照されうるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁気粒子、光場または光粒子、またはそれら任意の組み合わせによって表わされうる。トランジスタのタイプおよび技術が、同じ結果を達成するために代用され、再配置され、またそうでなければ修正されうるということがさらに留意される。例えば、ＰＭＯＳトランジスタを利用して示す回路は、ＮＭＯＳトランジスタを使用することに修正されることができ、逆もまた同様である。そのため、本明細書で開示される増幅器は、様々なトランジスタのタイプおよび技術を使用して理解され、図で示されるそれらのタイプおよび技術のトランジスタに制限されない。例えば、ＢＪＴ、ＧａＡｓ、ＭＯＳＦＥＴといったトランジスタのタイプ、または任意の他のトランジスタ技術が使用される。
当業者はさらに、本明細書に開示された実施形態と関連して記載される様々な実例となる論理ブロック、モジュール、回路、およびアルゴリズムステップが電子ハードウェア、コンピュータソフトウェアまたは両方の組み合わせとして実現されうるということを理解するであろう。ハードウェアおよびソフトウェアのこの互換性を明確に示すために、様々な実例となるコンポーネント、ブロック、モジュール、回路、およびステップが、一般的なそれらの機能の観点から、上で説明されている。このような機能が、ハードウェアまたはソフトウェアとして実現されるかどうかは、特定のアプリケーションおよびシステム全体に課せられる設計制約に依存する。当業者は、各特定のアプリケーションに関して、多様な方法で、説明された機能性を実現しうるが、このような実現の決定は、本発明の例示的な実施形態の範囲からの逸脱を引き起こしていると解釈されるべきでない。
本明細書で開示された実施形態と関連して説明された様々な実例となる論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、あるいは本明細書で説明された機能を実行するように設計されたこれらの任意の組み合わせで、実現または行われうる。汎用プロセッサはマイクロプロセッサでありうるが、代替で、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサはまた、例えば、ＤＳＰと、マイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰのコアと連携した１つまたは複数のマイクロプロセッサ、あるいは任意の他のこのような構造との組み合わせである計算デバ
イスの組み合わせとして実現されうる。
本明細書で開示された実施形態に関連して説明されたアルゴリズムまたは方法のステップは、直接ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、あるいは２つの組み合わせにおいて、具現化されうる。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能ログラマブルＲＯＭ（ＥＥＰＲＯＭ）レジスタ、ハードディスク、リムーバルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている記憶媒体の他の何らかの形で存在しうる。例示的な記憶媒体は、プロセッサがこの記憶媒体から情報を読み取り、およびこの記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替において、記憶媒体は、プロセッサに不可欠でありうる。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在しうる。ＡＳＩＣは、ユーザ端末内に存在しうる。代替において、プロセッサおよび記憶媒体は、ユーザ端末中にディスクリートコンポーネントとして存在しうる。
１つまたは複数の例示的な実施形態では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせで実現されうる。ソフトウェアで実行されると、これらの機能は、コンピュータ可読媒体上で、１つまたは複数の命令またはコードとして送信または記憶されうる。コンピュータ可読媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を促進する任意の媒体を含む非一時的コンピュータ記憶媒体および通信媒体の双方を含む。非一時的記憶媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体でありうる。例として、限定ではなく、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスク記憶装置または他の磁気ストレージデバイス、またはデータ構造または命令の形態で所望のプログラムコードを搬送または記憶することために使用されることができ、コンピュータによってアクセスできる他の任意の媒体を備えうる。また、いずれの接続も、コンピュータ可読媒体と適切に称される。例えば、ソフトウェアが、ウェブサイト、サーバ、または他の遠隔ソースから、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線通信、およびマイクロ波といったワイヤレス技術を使用して送信されると、次に、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬまたは赤外線、無線通信、およびマイクロ波といったワイヤレス技術が、媒体の定義に含まれる。ディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、本明細書で使用される場合、コンパクトディスク（ＣＤ）、レーザディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイディスクを含み、ディスク（ｄｉｓｋ）は、通常磁気的にデータを再生し、ディスク（ｄｉｓｃ）は、データをレーザを用いて光学的に再生する。上記の組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
開示された例示的な実施形態の説明は、いずれの当業者もが、本発明の製造または使用をイネーブルするように提供される。これら例示的な実施形態への様々な修正は、当業者にとって容易に明らかであり、本明細書に記載された一般的な原理は、本発明の精神または範囲から逸脱することなく、他の実施形態にも適用されうる。従って、本発明は、本明細書で示された例示的な実施形態に限定されるようには意図されないが、本明細書で開示される原理および新規な特徴と一致する最も広い範囲を与えられる。

Claims (34)

  1. 切り替え可能なインピーダンスマッチングを提供する増幅器であって、
    出力インダクタに結合された第１のインダクタ（Ｌ４）を備える第１の増幅器段２０２と、ここにおいて前記第１のインダクタは、第１のイネーブル信号（Ｓ１）に応答して、前記出力インダクタに、第１の電力レベルにおいて前記第１の増幅器段によって増幅された信号を結合するように構成される、
    前記出力インダクタに結合された第２のインダクタ（Ｌ５）を備える第２の増幅器段２０４と、ここにおいて前記第２のインダクタは、第２のイネーブル信号（Ｓ２）に応答して、前記出力インダクタに、第２の電力レベルにおいて前記第２の増幅器段によって増幅された前記信号を結合するように構成される、
    と一致した出力パスの一部である出力インダクタ（Ｌ１）を備える増幅器。
  2. 前記増幅器は、電力増幅器を備える、請求項１に記載の増幅器。
  3. 前記第１および第２のイネーブル信号は、任意の特定の時間において前記第１の増幅器段または前記第２の増幅器段のどちらかをイネーブルするように構成された、請求項１に記載の増幅器。
  4. 前記第１の電力レベルは、前記第２の電力レベルよりも高い請求項１に記載の増幅器。
  5. 前記第２の増幅器段は、前記第２の電力レベルにおいて前記第１の増幅器段よりも高い効率で動作する請求項１に記載の増幅器。
  6. 前記出力インダクタおよび前記第１のインダクタは、前記第１の電力レベルにおいて最適なインピーダンスを提供するように誘導的に結合された請求項１に記載の増幅器。
  7. 前記出力インダクタおよび前記第２のインダクタは、前記第２の電力レベルにおいて最適なインピーダンスを提供するように誘導的に結合された請求項１に記載の増幅器。
  8. １つまたは複数の追加の増幅器段９０４をさらに備え、各追加の増幅器段は、前記出力インダクタに結合された追加のインダクタ（Ｌ６）を備え、前記追加のインダクタは、追加のイネーブル信号に応答して、前記出力インダクタへ、追加の電力レベルにおいて前記追加の増幅器段によって増幅された信号を結合するように構成された請求項１に記載の増幅器。
  9. 切り替え可能なインピーダンスマッチングを提供する増幅器であって、
    前記増幅器の出力パスを提供するための出力誘導手段と、
    第１の電力レベルへ増幅された信号を生成するための第１の増幅手段と、ここにおいて前記第１の増幅手段は、前記信号と前記出力誘導手段とを結合するための第１の誘導手段を備える、
    第２の電力レベルに増幅された前記信号を生成するための第２の増幅手段と、ここにおいて前記第２の増幅手段は、前記信号と前記出力誘導手段とを結合するための第２の誘導手段を備える、
    前記第１および第２の増幅手段を選択的にイネーブルするための切り替え手段と、を備える増幅器。
  10. 前記増幅器は、電力増幅器を備える請求項９に記載の増幅器。
  11. 特定の時間において前記第１の増幅手段または前記第２の増幅手段のどちらかをイネーブルするための前記切り替え手段、請求項９に記載の増幅器。
  12. 前記第１の電力レベルは、前記第２の電力レベルよりも高い請求項９に記載の増幅器。
  13. 前記第２の増幅手段は、前記第２の電力レベルにおいて前記第１の増幅手段よりも高い効率で動作する請求項９に記載の増幅器。
  14. 前記出力誘導手段および前記第１の誘導手段は、前記第１の電力レベルにおいて最適なインピーダンスを提供するように誘導的に結合された請求項９に記載の増幅器。
  15. 前記出力誘導手段および前記第２の誘導手段は、前記第２の電力レベルにおいて最適なインピーダンスを提供するように誘導的に結合された請求項９に記載の増幅器。
  16. それぞれ、１つまたは複数の追加の電力レベルへ増幅された前記信号を生成するための１つまたは複数の追加の増幅手段をさらに備え、前記１つまたは複数の追加の増幅手段は、それぞれ、前記信号と前記出力誘導手段とを結合するための１つまたは複数の誘導手段を備える、請求項１に記載の増幅器。
  17. 切り替え可能な並行インピーダンスマッチングを提供する増幅器装置であって、
    送信モードおよび受信モードの動作に対してインピーダンスマッチングを提供するように構成された出力インダクタ（Ｌ１）と、
    第１の電力レベルへ増幅される信号を生成するための第１の増幅段２０２と、ここにおいて前記第１の増幅段は、前記信号と前記出力インダクタとを結合するための第１のインダクタを備える、
    第２の電力レベルに増幅される前記信号を生成するための第２の増幅段２０４と、ここにおいて前記第２の増幅段は、前記信号と前記出力インダクタとを結合するための第２のインダクタを備える、
    前記送信モードの間、前記信号と前記出力インダクタを結合するために前記第１および第２の増幅段を選択的にイネーブルし、前記受信モードの間、受信機入力とのインピーダンスマッチングを提供するために前記出力インダクタをイネーブルするための選択回路３０８と、を備える増幅器装置。
  18. 前記増幅器装置は、電力増幅器を備える請求項１７に記載の増幅器装置。
  19. 前記選択回路は、前記送信モードの間、前記受信機入力とのインピーダンスマッチングを提供することから前記出力インダクタをディセーブルし、前記信号と前記出力インダクタとを結合するために前記第１の増幅段または前記第２の増幅段のいずれかをイネーブルするように動作可能である請求項１７に記載の増幅器装置。
  20. 前記選択回路は、前記受信モードの間、前記受信機入力とのインピーダンスマッチングを提供するために前記出力インダクタをイネーブルし、前記信号と前記出力インダクタとを結合することから前記第１の増幅段および前記第２の増幅段の両方をディセーブルするように動作可能である請求項１７に記載の増幅器装置。
  21. 前記第１の電力レベルは、前記第２の電力レベルよりも高い、請求項１７に記載の増幅器装置。
  22. 前記第２の増幅段は、前記第２の電力レベルにおいて前記第１の増幅段よりも高い効率で動作する請求項１７に記載の増幅器装置。
  23. 前記出力インダクタおよび前記第１のインダクタは、前記送信モードの間、前記第１の電力レベルにおいて最適なインピーダンスを提供するように誘導的に結合された請求項１７に記載の増幅器装置。
  24. 前記出力インダクタおよび前記第２のインダクタは、前記送信モードの間、前記第２の電力レベルにおいて最適なインピーダンスを提供するように誘導的に結合された請求項１７に記載の増幅器装置。
  25. １つまたは複数の追加の増幅段をさらに備え、各追加の増幅段は、前記出力インダクタに結合された追加のインダクタを備え、前記追加のインダクタは、前記送信モードの間、前記選択回路によって提供された追加のイネーブル信号に応答して前記出力インダクタへ追加の電力レベルにおいて前記追加の増幅段によって増幅された信号を結合するように構成された請求項１７に記載の増幅器装置。
  26. 切り替え可能な並行インピーダンスマッチングを提供する増幅器装置であって、
    送信モードおよび受信モードの動作ためにインピーダンスマッチングを提供するための出力誘導手段と、
    第１の電力レベルに増幅された信号を生成するための第１の増幅手段と、ここにおいて前記第１の増幅手段は、前記信号と前記出力誘導手段とを結合するための第１の誘導手段を備える、
    第２の電力レベルに増幅された前記信号を生成するための第２の増幅手段と、ここにおいて前記第２の増幅手段は、前記信号と前記出力誘導手段とを結合するための第２の誘導手段を備える、
    前記送信モードの間、前記信号と前記出力誘導手段とを結合するための前記第１および第２の増幅手段を選択的にイネーブルし、前記受信モードの間、受信機入力を有するインピーダンスマッチングを提供するための前記出力誘導手段をイネーブルする選択手段と、を備える増幅器装置。
  27. 前記増幅器装置は、電力増幅器を備える請求項２６に記載の増幅器装置。
  28. 前記受信機入力とのインピーダンスマッチングを提供することから前記出力誘導手段をディセーブルし、前記送信モードの間、前記信号と前記出力誘導手段とを結合するために前記第１の増幅手段または前記第２の増幅手段のいずれかをイネーブルするための前記選択手段、請求項２６に記載の増幅器装置。
  29. 前記受信機入力とのインピーダンスマッチングを提供するための前記出力誘導手段をイネーブルし、前記受信モードの間、前記信号と前記出力誘導手段とを結合することから前記第１の増幅手段および前記第２の増幅手段の両方をディセーブルする前記選択回路、請求項２６に記載の増幅器装置。
  30. 前記第１の電力レベルは、前記第２の電力レベルより高い請求項２６に記載の増幅器装置。
  31. 前記第２の増幅手段は、前記第２の電力レベルにおいて前記第１の増幅手段よりも高い効率で動作する請求項２６に記載の増幅器装置。
  32. 前記送信モードの間、前記第１の電力レベルにおいて最適なインピーダンスを提供するために前記出力誘導手段と前記第１の誘導手段とを誘導的に結合するための前記選択手段、請求項２６に記載の増幅器装置。
  33. 前記送信モードの間、前記第２の電力レベルにおいて最適なインピーダンスを提供するために前記出力誘導手段と前記第２の誘導手段とを誘導的に結合するための前記選択手段、請求項２６に記載の増幅器装置。
  34. １つまたは複数の追加の増幅手段をさらに備え、各追加の増幅手段は、前記出力誘導手段に結合された追加の誘導手段を備え、前記追加の誘導手段は、前記送信モードの間、前記選択手段によって提供された追加のイネーブル信号に応答して前記出力誘導手段へ追加の電力レベルにおいて前記追加の増幅手段によって増幅された信号を結合するように構成された請求項２６に記載の増幅器装置。
JP2014510436A 2011-05-09 2012-05-09 電力増幅器のための切り替え可能なインピーダンス変成器マッチングを提供するシステム Expired - Fee Related JP5852229B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/103,928 US9306502B2 (en) 2011-05-09 2011-05-09 System providing switchable impedance transformer matching for power amplifiers
US13/103,928 2011-05-09
PCT/US2012/037102 WO2012154840A2 (en) 2011-05-09 2012-05-09 System providing switchable impedance transformer matching for power amplifiers

Publications (2)

Publication Number Publication Date
JP2014517597A true JP2014517597A (ja) 2014-07-17
JP5852229B2 JP5852229B2 (ja) 2016-02-03

Family

ID=46208156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014510436A Expired - Fee Related JP5852229B2 (ja) 2011-05-09 2012-05-09 電力増幅器のための切り替え可能なインピーダンス変成器マッチングを提供するシステム

Country Status (6)

Country Link
US (1) US9306502B2 (ja)
EP (1) EP2707948B1 (ja)
JP (1) JP5852229B2 (ja)
KR (1) KR101695337B1 (ja)
CN (1) CN103650336B (ja)
WO (1) WO2012154840A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015508618A (ja) * 2012-01-18 2015-03-19 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 高効率送信機
JP2017509224A (ja) * 2014-01-27 2017-03-30 日本テキサス・インスツルメンツ株式会社 集積回路における信号の電力増幅のためのシステム、方法、及びデバイス
JP2018507614A (ja) * 2015-01-28 2018-03-15 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ デュアルモード電力増幅器

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970297B2 (en) 2012-03-19 2015-03-03 Qualcomm Incorporated Reconfigurable input power distribution doherty amplifier with improved efficiency
US9031518B2 (en) 2012-12-17 2015-05-12 Qualcomm Incorporated Concurrent hybrid matching network
US9385683B2 (en) * 2013-02-21 2016-07-05 Mediatek Inc. Diplexer and transceiver thereof
CN103957024B (zh) * 2014-04-18 2017-04-12 锐迪科科技有限公司 射频收发开关及其工作方法
US10340851B2 (en) 2014-04-22 2019-07-02 Qualcomm Incorporated Differential cascode amplifier with selectively coupled gate terminals
US9978732B2 (en) 2014-09-30 2018-05-22 Skyworks Solutions, Inc. Network with integrated passive device and conductive trace in packaging substrate and related modules and devices
CN104901636A (zh) * 2015-06-14 2015-09-09 徐园园 一种逆f类功放匹配电路
KR101653695B1 (ko) * 2015-11-03 2016-09-02 숭실대학교산학협력단 차동 증폭기
CN105915189B (zh) * 2016-04-12 2018-09-25 青岛海信电器股份有限公司 一种射频功率放大电路
US10187031B2 (en) 2016-05-10 2019-01-22 Qualcomm Incorporated Tunable matching network
CN107404297A (zh) * 2016-05-19 2017-11-28 深圳市南方硅谷微电子有限公司 功率放大电路
JP6788562B2 (ja) * 2017-09-19 2020-11-25 株式会社東芝 受信回路および無線通信装置
EP3528000A1 (en) * 2018-02-15 2019-08-21 Koninklijke Philips N.V. Rf transmit system with switchable power supply device
US10382084B1 (en) * 2018-05-15 2019-08-13 Speedlink Technology Inc. Wideband matching co-design of transmit/receive (T/R) switch and receiver frontend for a broadband MIMO receiver for millimeter-wave 5G communication
KR102657358B1 (ko) 2019-02-15 2024-04-15 한국전자통신연구원 변압기를 이용하여 전류를 재사용하기 위한 증폭기 및 그의 동작 방법
US11211196B2 (en) 2019-03-29 2021-12-28 Intel Corporation Tunable transformer
KR20230059120A (ko) 2021-10-25 2023-05-03 한양대학교 에리카산학협력단 트랜스포머를 이용한 듀얼모드 전력증폭기
WO2023075344A1 (ko) * 2021-10-25 2023-05-04 한양대학교 에리카산학협력단 듀얼모드 전력증폭기 및 방법
EP4304099A1 (en) * 2022-07-05 2024-01-10 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Rf transceiver

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330930A (ja) * 1995-06-05 1996-12-13 Matsushita Electron Corp 半導体装置
JPH1093470A (ja) * 1996-09-11 1998-04-10 Alps Electric Co Ltd アンテナ共用回路
JP2003046340A (ja) * 2001-07-31 2003-02-14 Hitachi Ltd 高周波電力増幅器
JP2004048271A (ja) * 2002-07-10 2004-02-12 Yaskawa Electric Corp 低損失電力増幅器
JP2006295896A (ja) * 2005-04-14 2006-10-26 Korea Advanced Inst Of Science & Technology 伝送線変圧器
US20100225400A1 (en) * 2009-03-03 2010-09-09 Ahmadreza Rofougaran Method and system for on-chip impedance control to impedance match a configurable front end

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4490684A (en) 1983-01-03 1984-12-25 Motorola, Inc. Adaptive quadrature combining apparatus
US5287069A (en) 1990-02-07 1994-02-15 Fujitsu Limited Constant-amplitude wave combination type amplifier
US5375257A (en) 1993-12-06 1994-12-20 Raytheon Company Microwave switch
US5822429A (en) 1996-09-17 1998-10-13 Electro-Radiation Incorporated System for preventing global positioning satellite signal reception to unauthorized personnel
JP2001203540A (ja) 2000-01-19 2001-07-27 Hitachi Ltd 高周波電力増幅器
SE520760C2 (sv) 2000-06-06 2003-08-19 Ericsson Telefon Ab L M Doherty-förstärkare av flerstegstyp
US6384679B1 (en) * 2000-11-15 2002-05-07 National Semiconductor Corporation Rail-to-rail amplifier with reduced GM and compensating cap
JP3809777B2 (ja) 2001-05-30 2006-08-16 ソニー株式会社 電力増幅器
US6522160B1 (en) * 2001-06-13 2003-02-18 Micron Technology, Inc. Input buffer with automatic switching point adjustment circuitry, and synchronous DRAM device including same
US6806767B2 (en) 2002-07-09 2004-10-19 Anadigics, Inc. Power amplifier with load switching circuit
KR100450744B1 (ko) 2002-08-29 2004-10-01 학교법인 포항공과대학교 도허티 증폭기
US6794935B2 (en) 2002-10-17 2004-09-21 Motorola Inc. Power amplification circuit and method for supplying power at a plurality of desired power output levels
JP2004221646A (ja) 2003-01-09 2004-08-05 Nec Corp ドハ−ティ増幅器
DE10308848A1 (de) 2003-02-27 2004-09-09 Marconi Communications Gmbh Integrierte Verstärkeranordnung
JP3907052B2 (ja) * 2003-03-07 2007-04-18 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 通信端末装置及び増幅回路
US7444124B1 (en) 2003-05-14 2008-10-28 Marvell International Ltd. Adjustable segmented power amplifier
TW200518345A (en) * 2003-08-08 2005-06-01 Renesas Tech Corp Semiconductor device
US6944437B2 (en) 2003-11-10 2005-09-13 Northrop Grumman Corporation Electronically programmable multimode circuit
US20050134377A1 (en) 2003-12-23 2005-06-23 Dent Paul W. Doherty amplifier
US7157965B1 (en) 2004-06-21 2007-01-02 Qualcomm Incorporated Summing power amplifier
US7884668B2 (en) 2004-06-29 2011-02-08 Nxp B.V. Integrated doherty type amplifier arrangement with high power efficiency
JP4715994B2 (ja) 2004-08-26 2011-07-06 日本電気株式会社 ドハティ増幅器並列運転回路
US20060087385A1 (en) 2004-10-22 2006-04-27 Time Domain Corporation System and method for duplex operation using a hybrid element
US20060105733A1 (en) 2004-11-16 2006-05-18 Singh Donald R System and method for developing ultra-sensitive microwave and millimeter wave phase discriminators
US7295065B2 (en) 2004-11-18 2007-11-13 Beecem Communications Inc. High efficiency doherty amplifier with a segmented main amplifier
CN101091322B (zh) 2004-12-24 2010-04-28 华为技术有限公司 一种准线性高效功率放大器以及放大射频信号的方法
US20100001802A1 (en) 2005-05-20 2010-01-07 Nxp B.V. Integrated doherty type amplifier arrangement with high power efficiency
US7183843B1 (en) 2005-06-27 2007-02-27 Rockwell Collins, Inc. Electronically tuned power amplifier
US7280068B2 (en) 2005-07-14 2007-10-09 Agilent Technologies, Inc. System and method for microwave imaging with suppressed sidelobes using a sparse antenna array
US20070080750A1 (en) * 2005-08-31 2007-04-12 Triquint Semiconductor, Inc. High efficiency amplifiers having multiple amplification paths
KR100752280B1 (ko) * 2005-12-14 2007-08-28 삼성전자주식회사 휴대단말기의 안테나주파수 자동매칭 장치
DE102006008790A1 (de) 2006-02-24 2007-09-06 Infineon Technologies Ag Modulationseinrichtung für einen Sendepfad, Verfahren zur Signalverarbeitung in einem Sendepfad und Sendepfad mit der Modulationseinrichtung
US7719141B2 (en) * 2006-11-16 2010-05-18 Star Rf, Inc. Electronic switch network
US8245179B2 (en) 2006-11-21 2012-08-14 Nec Corporation RF circuit, circuit evaluation method, algorithm and recording medium
US7561854B2 (en) 2006-12-01 2009-07-14 Harris Corporation Lossless transmit path antenna switch circuit
KR100814415B1 (ko) 2007-02-14 2008-03-18 포항공과대학교 산학협력단 하모닉 제어 회로를 이용한 고효율 도허티 전력 증폭기
US20080207256A1 (en) 2007-02-22 2008-08-28 Texas Instruments Incorporated Concurrent impedance matching of a wireless transceiver
EP2191567A1 (en) 2007-09-03 2010-06-02 Nxp B.V. Multi-way doherty amplifier
US7609115B2 (en) 2007-09-07 2009-10-27 Raytheon Company Input circuitry for transistor power amplifier and method for designing such circuitry
KR20090071834A (ko) 2007-12-28 2009-07-02 성균관대학교산학협력단 고조파 동조를 이용한 도허티 증폭기
KR101547818B1 (ko) 2008-01-29 2015-08-27 삼성전자주식회사 시분할복신 무선통신시스템에서 송수신 안테나 스위칭 장치
US20090219908A1 (en) 2008-02-29 2009-09-03 Ahmadreza Rofougaran Method and system for processing signals via diplexers embedded in an integrated circuit package
US8103221B2 (en) 2008-05-30 2012-01-24 National Ict Australia Limited High-isolation transmit/receive switch on CMOS for millimeter-wave applications
JP2009303040A (ja) 2008-06-16 2009-12-24 Toshiba Corp 高周波電力増幅器、および増幅方法
US9300508B2 (en) 2008-08-07 2016-03-29 Trex Enterprises Corp. High data rate milllimeter wave radio on a chip
US7952433B2 (en) * 2008-11-25 2011-05-31 Samsung Electro-Mechanics Company Power amplifiers with discrete power control
US7863979B2 (en) * 2009-01-26 2011-01-04 Skyworks Solutions, Inc. High efficiency power amplifier having embedded switching
JP5163577B2 (ja) 2009-03-27 2013-03-13 富士通株式会社 増幅回路及び送受信機
US8432237B2 (en) 2009-05-21 2013-04-30 Qualcomm, Incorporated Output circuit with integrated impedance matching, power combining and filtering for power amplifiers and other circuits
CN101562425B (zh) * 2009-05-26 2011-06-22 惠州市正源微电子有限公司 一种射频功率放大器高低功率合成电路
KR101573719B1 (ko) 2009-07-31 2015-12-02 삼성전자주식회사 시분할 복신 방식의 무선통신시스템에서 수신회로 보호 장치 및 방법
US8295212B2 (en) 2009-08-05 2012-10-23 Alcatel Lucent System and method for TDD/TMA with hybrid bypass switch of receiving amplifier
WO2011045312A1 (en) 2009-10-12 2011-04-21 St-Ericsson (France) Sas Integrated transformer with multiple transformation ratios
JP5705122B2 (ja) 2009-10-23 2015-04-22 日本碍子株式会社 ドハティ増幅器用合成器
EP2339745A1 (en) 2009-12-15 2011-06-29 Nxp B.V. Doherty amplifier
US9048787B2 (en) 2010-04-20 2015-06-02 Rf Micro Devices, Inc. Combined RF detector and RF attenuator with concurrent outputs
US8626084B2 (en) 2010-05-13 2014-01-07 Qualcomm, Incorporated Area efficient concurrent matching transceiver
CN102263572B (zh) * 2010-05-28 2014-06-18 创杰科技股份有限公司 无线通信收发机
US8760240B2 (en) 2010-09-15 2014-06-24 Wilocity, Ltd. Method for designing coupling-function based millimeter wave electrical elements
US8611834B2 (en) 2010-11-01 2013-12-17 Cree, Inc. Matching network for transmission circuitry
US8970297B2 (en) 2012-03-19 2015-03-03 Qualcomm Incorporated Reconfigurable input power distribution doherty amplifier with improved efficiency
US9196945B2 (en) 2012-05-29 2015-11-24 Rf Micro Devices, Inc. VSWR tolerant tunable hybrid duplexer
US9031518B2 (en) 2012-12-17 2015-05-12 Qualcomm Incorporated Concurrent hybrid matching network

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330930A (ja) * 1995-06-05 1996-12-13 Matsushita Electron Corp 半導体装置
JPH1093470A (ja) * 1996-09-11 1998-04-10 Alps Electric Co Ltd アンテナ共用回路
JP2003046340A (ja) * 2001-07-31 2003-02-14 Hitachi Ltd 高周波電力増幅器
JP2004048271A (ja) * 2002-07-10 2004-02-12 Yaskawa Electric Corp 低損失電力増幅器
JP2006295896A (ja) * 2005-04-14 2006-10-26 Korea Advanced Inst Of Science & Technology 伝送線変圧器
US20100225400A1 (en) * 2009-03-03 2010-09-09 Ahmadreza Rofougaran Method and system for on-chip impedance control to impedance match a configurable front end

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015508618A (ja) * 2012-01-18 2015-03-19 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 高効率送信機
JP2017509224A (ja) * 2014-01-27 2017-03-30 日本テキサス・インスツルメンツ株式会社 集積回路における信号の電力増幅のためのシステム、方法、及びデバイス
JP2018507614A (ja) * 2015-01-28 2018-03-15 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ デュアルモード電力増幅器

Also Published As

Publication number Publication date
WO2012154840A2 (en) 2012-11-15
KR101695337B1 (ko) 2017-01-11
CN103650336A (zh) 2014-03-19
JP5852229B2 (ja) 2016-02-03
KR20140013068A (ko) 2014-02-04
CN103650336B (zh) 2017-02-15
EP2707948B1 (en) 2015-07-08
US20120286875A1 (en) 2012-11-15
US9306502B2 (en) 2016-04-05
WO2012154840A3 (en) 2013-04-11
EP2707948A2 (en) 2014-03-19

Similar Documents

Publication Publication Date Title
JP5852229B2 (ja) 電力増幅器のための切り替え可能なインピーダンス変成器マッチングを提供するシステム
US10560055B2 (en) Voltage mode power combiner for radio frequency linear power amplifier
EP2883275B1 (en) Front end parallel resonant switch
TWI662786B (zh) 具有基極電流再利用之放大器
KR101649550B1 (ko) 스위칭가능한 공통 게이트 이득 버퍼를 갖춘 증폭기
US8774742B2 (en) High efficiency transmitter
US20140348274A1 (en) Receiver front end for carrier aggregation
EP2932594B1 (en) Tunable wide band driver amplifier
EP2430749B1 (en) Switchable input pair operational amplifiers
JP6492062B2 (ja) パワーアンプ制御回路
US8374196B2 (en) Methods and apparatus for a switchable balun for combined Bluetooth® and WLAN operation
JP6208367B2 (ja) 調整可能な負荷線
US20150054581A1 (en) Combination nmos/pmos power amplifier
US20150244401A1 (en) Transmitting device and associated transmitting method for power efficiency enhancement
CN113906685A (zh) 用于半双工收发器的发射-接收端口
US20210288613A1 (en) Integrated circuit devices with parallel power amplifier output paths
KR20070000544A (ko) 전력 증폭기의 효율 및 선형성 개선 장치 및 방법
KR20040067167A (ko) 고주파 전력 증폭기의 효율 개선 회로

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151203

R150 Certificate of patent or registration of utility model

Ref document number: 5852229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees