JP5987004B2 - チャージポンプにより導入されるアナログフロントエンドノイズを抑制するための装置及びシステム - Google Patents

Description

本願はアナログフロントエンド（ＡＦＥ）におけるノイズ抑制に関し、更に具体的には、ＡＦＥにおけるチャージポンプのクロックにより導入されるノイズ抑制に関連する。

チャージポンプは、種々の回路構成要素の外部キャパシタを駆動するため高い立ち上がり／立ち下がりレート（約３．３ボルト／ナノ秒など）のレール・トゥー・レールクロック信号を提供することができる。従来のシステムにおいて、チャージポンプクロックスイッチングノイズが、特に、「接地バウンス」として知られている現象及び電磁放電の他の形式を介して、他の高感度センサ入力に電気的に結合されることを避けるため印刷回路基板（ＰＣＢ）上のアグレシブな接地及びシールド設計ストラテジーが好ましい可能性がある。接地バウンスは、特に、ビデオ入力、リセットレベルクランプ（ＲＬＣ）、及びアナログデジタルコンバータ（ＡＤＣ）基準ピンにとって問題となる。

しかし、対抗する考えとして、結合されたチャージポンプを備えた「スキャンヘッド」のためなどのコスト主導ＰＣＢ設計は、単一接地平面を用い得る。これは典型的に、ＰＣＢ及び回路ジオメトリ制約のような考えに起因して阻害された性能を有する。そのため、チャージポンプがダイ上のセンシティブなアナログ回路から内部で物理的に隔離され得る場合でも、チャージポンプのスイッチングノイズが、接地バウンスを介する外部電気的結合のような要因に起因してＡＦＥの信号対雑音比（ＳＮＲ）を容易に悪化させる恐れがある。

１つの初期実装において、チャージポンプがイネーブルされたときＡＦＥのＳＮＲが６２ｄＢから４０ｄＢまで悪化したことが分かっている。変化するＡＦＥサンプリングされたレートに関与する更なる調査により、ＡＤＣの変換データでのノイズは、ＡＦＥのチャージポンプクロックとサンプリングされた周波数間の相互変調積であることが分かった。この結論は、チャージポンプクロックエッジが、ビデオ入力、ＲＬＣ信号、及びＡＦＥ基準信号に種々に結合されていることを見ることによっても支持されている。

チャージポンプのノイズを低減するための１つのアプローチは、１ナノ秒（ｎｓ）から３ｎｓまでなど、チャージポンプの立ち上がり／立ち下がり時間を増大させることである。この増大はＳＮＲの著しい改善は提供しないことが分かっている。また、最小クロック立ち上がり／立ち下がり時間がチャージポンプの効率及び貫通懸念により要求されるため、更なる増大はダイ上で実際には可能ではない。

従って、当業界において、ＡＦＥ及びチャージポンプに関連付けられる少なくとも幾つかの上述の問題に対処する、チャージポンプを用いるＡＦＥにおけるノイズ抑制が必要とされている。

第１の側面が或る装置を提供し、この装置は、チャージポンプと、光信号をサンプルするサンプラーとを含み、サンプラーは、ブラックサンプラー、ビデオサンプラー、及びアナログデジタルコンバータを含む。第１の側面は更に単一クロックを提供し、単一クロックは、ａ）前記チャージポンプに結合されるチャージポンプロジックと、ｂ）前記光信号をサンプルする前記サンプラーに結合されるサンプラーロジックとに結合され、それらにクロック信号を提供する。

第２の側面が或るシステムを提供し、このシステムは、チャージポンプであって、第１のスイッチの第１のゲートと、第２のスイッチの第２のゲートと、第３のスイッチの第３のゲートと、第４のスイッチの第４のゲートとを有する前記チャージポンプを含む。第２の側面は更に、光信号をサンプルするサンプラーであって、ブラックサンプラーと、ビデオサンプラーと、アナログデジタルコンバータとを含む前記サンプラーを提供する。単一クロックが、ａ）第１のクロック信号ラインにより前記第１のゲートに、第２のクロック信号ラインにより前記第２のゲートに、第３のクロック信号ラインにより前記第３のゲートに、及び第４のクロック信号ラインにより前記第４のゲートに、及びｂ）光信号をサンプルする前記サンプラーに結合される。前記第１のクロック信号ラインの第１のクロック信号の立ち上がりエッジと前記第２のクロック信号ラインの第２のクロック信号の立ち下がりエッジとが各々、前記ＡＤＣに結合されるＡＤＣラインのアナログデジタルクロック信号の立ち下がりエッジと整合される。

第３の側面が或るシステムを提供し、このシステムが、チャージポンプであって、第１のスイッチの第１のゲートと、第２のスイッチの第２のゲートと、第３のスイッチの第３のゲートと、第４のスイッチの第４のゲートとを有する前記チャージポンプを含む。光学的光センサをサンプルするためのサンプラーが、ブラックサンプラーと、ビデオサンプラーと、アナログデジタルコンバータ（ＡＤＣ）とを含む。単一クロックが、ａ）チャージポンプロジックであって、第１のクロックラインにより前記第１のゲートに、第２のクロックラインにより前記第２のゲートに、第３のクロックラインにより結合される前記第３のゲートに、及び第４のクロックラインにより前記第４のゲートに結合される、前記チャージポンプロジックに、ｂ）前記サンプラーに、及びｃ）前記ＡＤＣに、結合される。前記第１のクロックラインの第１のクロック信号の立ち下がりエッジと、前記第２のクロックラインの第２のクロック信号の立ち上がりエッジとの両方が、ビデオサンプルクロック信号の立ち上がりエッジと整合される。

例示の実施例を添付の図面を参照して説明する。

図１は、従来技術のオーバーラップするチャージポンプ信号のタイミング図である。

図２は、従来技術のＡＦＥ相関ダブルサンプリング信号のタイミング図である。

図３Ａは、第１の側面に従った、チャージポンプクロックのビデオサンプルの立ち上がりエッジとの整合のタイミング図である。

図３Ｂは、第１の実施例に従った、チャージポンプ及びブラックサンプラー、ビデオサンプラー、及びＡＤＣに結合される単一クロックドライバロジックを含むシステムを示す。

図３Ｃは、図３Ｂのチャージポンプロジックと共に用いるためのチャージポンプ状態機械の図である。

図４は、第２の側面に従った、チャージポンプクロックのＡＤＣクロック信号の立ち下がりエッジとの整合のタイミング図である。

図５は、チャージポンプ及びＡＦＥ両方を駆動するため、単一ロジックを備えた及び備えない、ＡＦＥノイズ性能のグラフである。

図１は、チャージポンプのための複数の従来技術のオーバーラップするチャージポンプクロック信号のタイミングチャート１００を図示する。チャージポンプは、図１に図示するように、２つのオーバーラップするチャージポンプクロック信号により支配され得る。

図１に図示するように、一実施例において、オペレーションの間、チャージポンプのためのサイクル毎に２つのデッドタイム、第１のデッドタイム１１０及び第２のデッドタイム１２０、がある。ＣＬＫ１が高でありＣＬＫ２が低である第１のデッドタイム１１０は、ＣＬＫ１の立ち上がりエッジ１１５からＣＬＫ２の立ち上がりエッジ１１７までの３クロックサイクルであり、ＣＬＫ１が高でありＣＬＫ２が低である第２のデッドタイム１２０は、ＣＬＫ２の立ち下がりエッジ１２５からＣＬＫ１の立ち下がりエッジ１２７までの５クロックサイクルである。これらの従来技術のクロック信号はチャージポンプがフルにイネーブルされると連続的であり、チャージポンプがディセーブルされるまでイネーブルのままである。

図２は、従来技術のＡＦＥ相関ダブルサンプリング信号のタイミングチャート２００を図示する。従来技術のＡＦＥがＡＦＥ状態機械（図示せず）を用いて３つのクロック信号、ブラックサンプルクロック信号２１０、ビデオサンプルクロック信号２２０、及びＡＤＦサンプルクロック信号２３０、を制御する。ブラックサンプルクロック信号２１０及びビデオサンプルクロック信号２２０は、所与の光信号の相関ダブルサンプリング（ＣＤＳ）に用いられる。

図３Ａは、第１の側面に従ったチャージポンプクロックのビデオサンプルの立ち上がりエッジとの整合のタイミングチャート３００である。

タイミングチャート３００において、ブラックサンプルクロック信号の立ち下がりエッジ３１０とビデオサンプルクロック信号の立ち下がりエッジ３２０、３２５は、ＣＣＤサンプリングの利用と共に、ブラック信号レベル及びビデオ信号レベル間の差をサンプルするために用いられる。この差は、アナログ入力信号としてＡＤＣ（図示せず）に印加され、デジタル変換データがその後生成される。タイミングチャート３００において、ＡＦＥ性能を改善する目的で、タイミングは、サンプリングされた光信号の読み出し時、特に、ブラックサンプルクロック信号の立ち下がりエッジ３１０及びビデオサンプルクロック信号の立ち下がりエッジ３２０、３２５の読み出し時又はその辺りで、チャージポンプからのスイッチングノイズが抑制されるようになっている。

タイミングチャート３００において、アナログデジタルクロック信号（ＡＤ２ＣＬＫ）の立ち上がりエッジ３０５、３０７でアナログデジタル変換が生じる。Ａ２ＤＣＬＫの立ち上がりエッジ３０５、３０７は、ブラックサンプル３１０、３１５の立ち下がりエッジ後複数のクロックサイクル生じる。また、図３Ａに示すように、ビデオサンプルクロック信号の立ち下がりエッジ３２０、３２５は、Ａ２ＤＣＬＫの立ち下がりエッジ３６０、３６５前に複数のクロックサイクル生じる。ブラックサンプルの立ち下がりエッジ３１０、３１５が生じた後、Ａ２ＤＣＬＫの立ち上がりエッジ３０５、３０７によりトリガされるようにＡＤＣがアナログデジタル変換を実行する。後に説明するシステム４００のサンプリングロジック４０５に組み込まれるなどの、第１のサンプリング状態機械が、タイミングチャート３００のブラックサンプリング信号、ＡＤ２ＣＬＫ、及びビデオサンプリング信号を実装及び生成することができる。

更なる実施例において、クロック１信号（ＣＬＫ１）の立ち上がりエッジ３３０とクロック２信号（ＣＬＫ２）の立ち下がりエッジ３４０は、それぞれ、ビデオサンプルクロック信号の立ち上がりエッジ３５０、３５５と整合される。幾つかの実装において、「整合」は、整合されたクロック信号のエッジの遷移の間に１つのクロックサイクルが生じていることと定義することができることに留意されたい。一実施例において、後に説明する図３Ｃの状態機械５００などのチャージポンプクロック状態機械が、タイミングチャート３００のチャージポンプクロック信号を実装する第１のサンプリング状態機械とタンデム式に用いられる。

タイミングチャート３００の実装は、それが、ブラックレベルクランプ精度に重要であるブラックサンプルのかなりの幅を提供する点で有利であり得る。タイミングチャート３００は、ブラックサンプルクロック信号の立ち下がりエッジ３１０に対して広範囲のプログラマビリティを提供することができる。

灰色で示す領域３７０、３７５は、センシティブな信号がチャージポンプ切り替えに起因してリンギングする時間の実験的に観察される期間を示す。これらの期間の間、ブラックサンプリング及びビデオサンプリングは制限されるべきである。この制限のあり得る欠点は、一実施例において、ビデオサンプルが２クロックサイクルより幅広くないことである。しかし、典型的なＡＦＥ実装において、ビデオクロック信号の立ち下がりエッジ３２０は、ビデオクロック信号の立ち上がりエッジ３５０よりビデオ信号サンプリングに関して一層重要である。概して、第１のタイミングチャート３００の実装は、ＡＦＥのフロントエンドノイズを抑制するのを助け、システム４００などにおいて用いることができる。

図３Ｂは、チャージポンプ４０９が、サンプラー４１９を備えたドライバロジック４０１の単一クロック４０６を共有する、システム４００を図示する。システム４００の要素は、すべて共通電気的接地を共有することができ、単一チップに結合され得るか又は単一チップ内で統合され得る。一実施例において、システム４００はＡＦＥである。説明を簡潔にするため、システム４００は、第１のタイミングチャート４００との組み合わせにおいて用いられるように説明している。しかし、システム４００は、第２のタイミングチャート６００との組み合わせにおいて用いることもできる。

システム４００において、ドライバロジック４０１は、チャージポンプロジック４０５、単一クロック４０６、及びサンプリングロジック４０７を含む。チャージポンプロジック４０５はチャージポンプ４０９に結合され、サンプリングロジック４０７はサンプラー４１９に結合される。単一クロック４０６は、チャージポンプロジック４０５及びサンプリングロジック４０７両方に対してクロック信号を提供し、これらはシステム４００の他の構成要素に対してクロック信号を提供する。

回路４００において、サンプリングロジック４０７は、ブラックサンプルクロックライン４２１により、サンプリング回路であり得るサンプラー４１９のブラックサンプラー４２０に結合される。サンプリングロジック４０７は、ＡＤＣクロックライン４３１によりサンプラー４１９のＡＤＣ４３０にも結合される。サンプリングロジック４０７は、ビデオクロックライン４４１によりサンプラー４１９のビデオサンプラー４４０にも結合される。

ブラックサンプラー４２０は、バス４２５によりＡＤＣ４３０に結合される。ビデオサンプラー４４０は、バス４３５によりＡＤＣ４２０に結合される。サンプラー４１９のＡＤＣ４３０は出力バス４４５を有する。

チャージポンプロジック４０５は、第１のクロックライン４５１を介して第１の電界効果トランジスタ（ＦＥＴ）４１１の第１のゲートに結合される。チャージポンプロジック４０５は、第２のクロックライン４５２を介して第２のＦＥＴ４１２の第２のゲートに結合される。チャージポンプロジック４０５は、第３のクロックライン４４３を介して第３のフィールドＦＥＴ４１３の第３のゲートに結合される。チャージポンプロジック４０５は、第４のクロックライン４４４を介して第４のＦＥＴ４１４の第４のゲートに結合される。

一実施例において、システム４００はスキャンヘッドＡＦＥを含む。チャージポンプ４０９は、接地を介してサンプラー４１９に結合され、チャージポンプ４０９は、システム４００の発光ダイオード（ＬＥＤ）（図示せず）を駆動するためにも用いられる。

更なる実施例において、システム４００のスキャンヘッドＡＦＥが、ブラックサンプラー４２０及びビデオサンプラー４４０内に又はそれらに関連して用いられ得るものなどの相関ダブルサンプリングプログラマブルゲートアレイ（ＣＤＳ−ＰＧＡ）、１６ビットパイプラインＡＤＣなどのＡＤＣ４３０、赤緑青（ＲＧＢ）ＬＥＤドライバ（図示せず）、電圧ダブラ（doubler）であり得るチャージポンプ４０９、及びドライバロジック４１０を含む。システム４００のスキャンヘッドＡＦＥのサンプリングレートが、種々のスキャナーシステムに対応するため１〜４メガサンプル毎秒（ＭＳＰＳ）でプログラム可能である。

以下に述べるように、システム４００の１つのオペレーションは、タイミングチャート３００を用いて説明することができる。ドライバロジック４１０のチャージポンプロジック４０５及びサンプリングロジック４０７両方が、タイミングチャート４００により用いられる種々のクロック信号を生成する。

ブラックサンプルクロックライン４２１はブラックサンプルクロックを搬送し、ブラックサンプルクロックは、ブラックサンプルの立ち下がりエッジ３１０を含む。ＡＤＣクロックライン４３１はＡＤ２ＣＬＫ３０３を搬送する。ビデオサンプルライン４４１はビデオサンプルクロック信号を搬送し、ビデオサンプルクロック信号はビデオクロック信号の立ち下がりエッジ３２０、３２５及びビデオクロック信号の立ち上がりエッジ３５０、３５５を含む。

チャージポンプ４０９のスタートアップが終了した後、第３のライン４４３の第３のクロック信号（ＣＬＫ３）は、第１のライン４４１のＣＬＫ１信号と同じクロックパターンタイミングを有し、第４のライン４４４の第４のクロック信号（ＣＬＫ４）は、第２のライン４４２のＣＬＫ２信号と同じ信号パターンを有する。

更なる実施例において、システム４００は、サンプラー４１９がアクティブにされないときのデフォルト「システム」クロック（図示せず）と、回路４００を駆動するための単一クロック４０６との間で、チャージポンプ４０９により用いられるクロックをシームレスに切り替えることができる。チャージポンプ４０９はまず、サンプラー４１９など、ＡＦＥの側面が実行していないときシステムクロック（図示せず）からそのクロック信号を引き出す。チャージポンプ４０９はその後、ＡＦＥサンプリングがイネーブルされているときは必ず、ドライバロジック４１０の単一クロックに切り替わる。この仕組みの結果、チャージポンプ４０９の効率は、上述のように、チャージポンプデッドサイクルの一層効率的な利用に起因して増大される。

システム４００の一実施例において、ブラックサンプラー４２０、ＡＤＣ４３０、及びビデオサンプラー４４０に対する３つのクロック信号の各エッジ（全部で６つのクロック信号エッジ遷移に対し）は、６つの８ビットレジスタを用いてプログラムされ得、これらのエッジは、サンプリングロジック４０５に組み込まれる第１のサンプリング状態機械（図示せず）を用いて制御される。第１のサンプリング状態機械は、ＣＬＫ１及びＣＬＫ２信号、ブラックサンプル信号、及びビデオサンプル信号など、状態エンジンの個々の出力間でタイミング関係があり得るが、チャージポンプ状態機械から物理的に独立し得る。一実施例において、ＡＤＣコンバータ４３０によるＡＤＣ変換の開始が、ロジック４１０の、チャージポンプ状態機械又は第１のサンプリング状態機械などの、状態機械によって決まり、これは、ロジック４１０への入力ピンの一つの上の信号によりトリガされる。

タイミングチャート３００を実装する種々の状態機械を用いるときのシステム４００の一実施例において、ビデオサンプルが単一クロック４０６の２つのクロックサイクルより幅広くない。しかし、これは典型的に、ビデオ信号サンプリングに関連して重要であるビデオ信号の立ち下がりエッジである。

図３Ｃは、上述のように、システム４００のチャージポンプ４０９のＦＥＴのゲートに印加されるクロック信号と共に用いられる状態機械５００の一実施例を図示する。状態機械５１０及びブラックサンプラー４２０のための第１のサンプリング状態機械、ＡＤＣ４３０、及びビデオサンプラー４４０は全て、システム４００の単一クロック４０６などの単一クロックによりクロックされる。状態機械５００において、システム４００のスタートアップが終了した後、ＦＥＴ３ ４１３はＦＥＴ２ ４１２のように機能し、ＦＥＴ４ ４１４はＦＥＴ１ ４１１のように機能する。

状態機械５００はチャージポンプロジック４０５内に組み込まれ得る。

スタート状態５１０において、全てのＦＥＴ、ＦＥＴ１ ４１１、ＦＥＴ２ ４１２、ＦＥＴ３ ４１３、ＦＥＴ４ ４１４がオンである。その後、状態機械５００は状態５２０に遷移する。

状態５２０において、ＦＥＴ２ ４１２及びＦＥＴ３ ４１３はオフに切り替わる。ＦＥＴ１ ４１１及びＦＥＴ４ ４１４はオンのままである。その後、状態機械５００は３クロックサイクル待機し、その後、状態機械５００は状態５３０に進む。

状態５３０において、全てのＦＥＴ１ ４１１、ＦＥＴ２ ４１２、ＦＥＴ３ ４１３、及びＦＥＴ４ ４１４はオフである。状態機械５００は状態５４０に遷移する。

状態５４０において、ＦＥＴ１ ４１１及びＦＥＴ４ ４１４がオンである。ＦＥＴ２ ４１２及びＦＥＴ３ ４１３はオフのままである。その後、状態機械５００は５クロックサイクル待機する。状態機械５００はその後巡回して状態５１０に戻る。

図４は、システム４００の利用と共に用いることもでき、更に、ロジック４１０において実装され得るものなど、タイミングチャート６００の第２の側面を図示する。タイミングチャート３００に類似するタイミングチャート６００において、ブラックサンプルクロック信号の立ち下がりエッジ６１０、６１５とビデオサンプルクロック信号の立ち下がりエッジ６２０、６２５が、ＣＣＤサンプリングの利用と共に、ブラック信号レベルとビデオ信号レベルとの間の光学的入力信号上の差をサンプルするために用いられる。この差は、アナログ入力信号としてＡＤＣ（図示せず）に印加され、デジタル変換データがその後生成される。アナログデジタル変換が、ＡＤ２ＣＬＫの立ち上がりエッジ６５０、６５５で生じる。

タイミングチャート６００において、Ａ２ＤＣＬＫの立ち上がりエッジ６５０、６５５は、ブラックサンプルクロック信号の立ち下がりエッジ６１０、６１５後複数のクロックサイクル生じる。また、図４に示すように、ビデオサンプルクロック信号の立ち下がりエッジ６２０、６２５が、Ａ２ＤＣＬＫの立ち下がりエッジ６６０、６６５前に複数のクロックサイクル生じる。ブラックサンプルクロック信号の立ち下がりエッジ６１０、６１５が生じた後、ＡＤＣがＡ２ＤＣＬＫの立ち上がりエッジ６５０、６５５時にアナログデジタル変換を実行する。一実施例において、サンプリングロジック４０５に組み込まれる第２のサンプリング状態機械が、タイミングチャート６００のブラックサンプルクロック信号、ビデオサンプルクロック信号、及びＡＤ２ＣＬＫを実装及び生成することができる。

更なる好ましい実施例において、チャージポンプクロック、ＣＬＫ１及びＣＬＫ２は、Ａ２ＤＣＬＫの立ち下がりエッジ６６０、６６５とも整合される。この更に好ましい実施例において、Ａ２ＤＣＬＫの立ち下がりエッジ６６０、６６５に関し、ＣＬＫ１及びＣＬＫ２のパターンが続き、その場合でも３及び５クロックサイクルデッドタイム期間を維持する。タイミングチャート６００において、ＣＬＫ１の立ち上がりエッジ６３０とＣＬＫ２の立ち下がりエッジ６４０は、それぞれ、Ａ２ＤＣＬＫ信号の立ち下がりエッジ６６０、６６５と整合される。幾つかの実装において、「整合」は、異なるクロック信号の整合されたエッジ間に１クロックサイクルが生じていることと定義することができることに留意されたい。

状態機械５００などのチャージポンプクロック状態機械が、ＣＬＫ１及びＣＬＫ２を生成するためシステム４００により用いられ得る。第２のサンプリング状態機械は、タイミングチャート６００を実装するため、及びブラックサンプルクロック信号、ビデオサンプルクロック信号、及びＡＤＣクロック信号を生成するためシステム４００により用いられ得る。

灰色で示す領域６７０、６７５は、センシティブな信号がチャージポンプ切り替えに起因してリンギングする第２の側面のための時間の実験的に観察される期間を示す。これらの期間の間、ブラックサンプリング及びビデオサンプリングは制限されるべきである。この制限のあり得る欠点は、ＡＦＥ性能のために利用可能なブラックサンプル位置の範囲が幾分限定されることである。

図５は、単一クロックドメイン７１０を利用した及び単一クロックドメイン７２０を利用しない、ＡＦＥノイズ性能７００を図示する。ノイズ測定結果から、チャージポンプがイネーブルされる間でも、ＡＦＥのＳＮＲ性能が４０ｄＢから６２ｄＢまで改善されたことが分かった。チャージポンプ単一クロックを備えたＡＦＥのノイズ性能は、チャージポンプが完全にディセーブルされる間生じるＳＮＲの品質と同程度高効率である。

本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。

Claims (20)

1. チャージポンプと、
   光信号をサンプルするサンプラーであって、ブラックサンプラーとビデオサンプラーとアナログデジタルコンバータ（ＡＤＣ）とを含む、前記サンプラーと、
   ａ）前記チャージポンプに結合されるチャージポンプロジックと、ｂ）前記光信号をサンプルする前記サンプラーに結合されるサンプラーロジックとに結合され、それらにクロック信号を提供する、単一クロックと、
   を含む装置であって、
   前記単一クロックが少なくとも５つのクロック信号の生成を生じさせ、
   前記少なくとも５つのクロック信号が、前記チャージポンプロジックから前記チャージポンプの第１のゲートへの第１のクロック信号と、前記チャージポンプロジックから前記チャージポンプの第２のゲートへの第２のクロック信号と、前記サンプラーロジックから前記ブラックサンプラーへのブラックサンプルクロック信号と、前記サンプラーロジックから前記ビデオサンプラーへのビデオサンプルクロック信号と、前記サンプラーロジックから前記ＡＤＣへのＡＤＣクロック信号とであり、
   ｉ）前記第１のクロック信号が前記第２のクロック信号が立ち上がる前に３クロックサイクル立ち上がり、
   ｉｉ）前記第２のクロック信号が１７クロックサイクルの間に高であり、
   ｉｉｉ）前記第２のクロック信号が前記第１のクロック信号が立ち下がる前に５クロックサイクル立ち下がり、
   ｉｖ）前記第１のクロック信号が１７クロックサイクルの間に低であり、その後立ち上がる、装置。
2. 請求項１に記載の装置であって、
   前記単一クロックと前記チャージポンプロジックと前記チャージポンプと前記サンプラーロジックと前記光信号をサンプルする前記サンプラーとが、単一チップ内で統合され、共通電気的接地を共有する、装置。
3. 請求項１に記載の装置であって、
   前記チャージポンプが電圧ダブラ（ｄｏｕｂｌｅｒ）である、装置。
4. 請求項１に記載の装置であって、
   前記光信号をサンプルする前記サンプラーが相関ダブルサンプリングを用い、前記相関ダブルサンプリングが前記ビデオサンプラーと前記ブラックサンプラーとを用いることを含む、装置。
5. 請求項１に記載の装置であって、
   ａ）前記ＡＤＣクロック信号の立ち上がりエッジが、前記ブラックサンプルクロック信号の立ち下がりエッジ後に複数のクロックサイクル生じ、
   ｂ）前記ＡＤＣクロック信号の立ち下がりエッジが、前記ビデオサンプルクロック信号の立ち下がりエッジ後に複数のクロックサイクル生じる、装置。
6. 請求項５に記載の装置であって、
   ｃ）前記第１のクロック信号の立ち上がりエッジが、前記ビデオクロック信号の立ち上がりエッジと整合され、
   ｄ）前記第２のクロック信号の立ち下がりエッジが、前記ビデオクロック信号の立ち上がりエッジと整合される、装置。
7. システムであって、
   第１のスイッチの第１のゲートと第２のスイッチの第２のゲートと第３のスイッチの第３のゲートと第４のスイッチの第４のゲートとを有する、チャージポンプと、
   光信号をサンプルするサンプラーであって、ブラックサンプラーとビデオサンプラーとアナログデジタルコンバータ（ＡＤＣ）とを含む、前記サンプラーと、
   ａ）チャージポンプロジックとｂ）サンプリングロジックとに結合される単一クロックであって、前記チャージポンプロジックが、第１のクロック信号ラインにより前記第１のゲートに結合され、第２のクロック信号ラインにより前記第２のゲートに結合され、第３のクロック信号ラインにより前記第３のゲートに結合され、そして、第４のクロック信号ラインにより記第４のゲートに結合され、前記サンプリングロジックが前記サンプラーに結合される、前記単一クロックと、
   を含み、
   前記第１のクロック信号ラインの第１のクロック信号の立ち上がりエッジと前記第２のクロック信号ラインの第２のクロック信号の立ち下がりエッジとが各々、前記ＡＤＣに結合されるＡＤＣラインのアナログデジタルクロック信号の立ち下がりエッジと整合される、システム。
8. 請求項７に記載のシステムであって、
   前記単一クロックと前記サンプリングロジックと前記サンプラーと前記チャージポンプロジックと前記チャージポンプとが、単一チップ内で統合され、共通電気的接地を共有する、システム。
9. 請求項７に記載のシステムであって、
   前記チャージポンプが電圧ダブラである、システム。
10. 請求項７に記載のシステムであって、
    前記サンプラーが相関ダブルサンプリングを用い、前記相関ダブルサンプリングが前記ブラックサンプラーと前記ビデオサンプラーとを用いる、システム。
11. 請求項７に記載のシステムであって、
    前記ＡＤＣのアナログデジタル変換が、前記アナログデジタルクロック信号の立ち上がりエッジによりトリガされる、システム。
12. 請求項７に記載のシステムであって、
    前記アナログデジタルクロック信号の前記立ち上がりエッジが、ブラックサンプルクロック信号の立ち下がりエッジ後に複数のクロックサイクル生じ、
    前記アナログデジタルクロック信号の前記立ち上がりエッジが、ビデオサンプルクロック信号の立ち下がりエッジ後に複数のクロックサイクル生じる、システム。
13. システムであって、
    第１のスイッチの第１のゲートと第２のスイッチの第２のゲートと第３のスイッチの第３のゲートと第４のスイッチの第４のゲートとを有する、チャージポンプと、
    光信号をサンプルするためのサンプラーであって、ブラックサンプラーとビデオサンプラーとアナログデジタルコンバータ（ＡＤＣ）とを含む、前記サンプラーと、
    ａ）チャージポンプロジックとｂ）前記サンプラーとｃ）前記ＡＤＣとに結合される単一クロックであって、前記チャージポンプロジックが、第１のクロックラインにより前記第１のゲートに結合され、第２のクロックラインにより前記第２のゲートに結合され、第３のクロックラインにより前記第３のゲートに結合され、第４のクロックラインにより前記第４のゲートに結合される、前記単一クロックと、
    を含み、
    前記第１のクロックラインの第１のクロック信号の立ち下がりエッジと、前記第２のクロックラインの第２のクロック信号の立ち上がりエッジとの両方が、ビデオサンプルクロック信号の立ち上がりエッジと整合される、システム。
14. 請求項１３に記載のシステムであって、
    前記単一クロックと前記チャージポンプロジックと前記チャージポンプと前記光信号をサンプルする前記サンプラーとが、単一集積チップ内で統合され、共通電気的接地を共有する、システム。
15. 請求項１３に記載のシステムであって、
    前記チャージポンプが電圧ダブラである、システム。
16. 請求項１３に記載のシステムであって、
    前記光信号をサンプルする前記サンプラーが相関ダブルサンプリングを用い、前記相関ダブルサンプリングが前記ブラックサンプラーと前記ビデオサンプラーとを用いることを含む、システム。
17. 請求項１３に記載のシステムであって、
    ａ）前記第１のクロック信号が、前記第２のクロック信号が立ち上がる前に３クロックサイクル立ち上がり、
    ｂ）前記第２のクロック信号が１７クロックサイクルの間に高であり、
    ｃ）前記第２のクロック信号が、前記第１のクロック信号が立ち下がる前に５クロックサイクル立ち下がり、
    ｄ）前記第１のクロック信号が１７クロックサイクルの間に低であり、その後立ち上がる、システム。
18. 請求項７に記載のシステムであって、
    前記第１のクロック信号と前記第３のクロック信号ライン上の第３のクロック信号とが同じクロック信号であり、前記第３のクロック信号と前記第４のクロック信号ライン上の第４のクロック信号とが同じクロック信号である、システム。
19. 請求項１に記載の装置であって、
    上記の少なくとも幾つかが、少なくとも第１のチャージポンプ状態機械と第１のサンプリング状態機械との中に構成され、
    前記サンプラー内に組み込まれた第２のサンプリング状態機械が、前記ブラックサンプルクロック信号とビデオサンプルクロック信号と第２のクロック信号とを実装して発生することができる、装置。
20. 請求項７又は１３に記載のシステムであって、
    上記の少なくとも幾つかが、少なくとも第１のチャージポンプ状態機械と第１のサンプリング状態機械との中に構成され、
    前記サンプリングロジック内に組み込まれた第２のサンプリング状態機械が、前記ブラックサンプルクロック信号とビデオサンプルクロック信号と第２のクロック信号とを実装して発生することができる、システム。

Images