JP2007201846A - アナログ入力装置 - Google Patents

アナログ入力装置 Download PDF

Info

Publication number
JP2007201846A
JP2007201846A JP2006018427A JP2006018427A JP2007201846A JP 2007201846 A JP2007201846 A JP 2007201846A JP 2006018427 A JP2006018427 A JP 2006018427A JP 2006018427 A JP2006018427 A JP 2006018427A JP 2007201846 A JP2007201846 A JP 2007201846A
Authority
JP
Japan
Prior art keywords
input
voltage
current
circuit
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006018427A
Other languages
English (en)
Other versions
JP4910405B2 (ja
Inventor
Takanobu Tateishi
貴誕 立石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2006018427A priority Critical patent/JP4910405B2/ja
Publication of JP2007201846A publication Critical patent/JP2007201846A/ja
Application granted granted Critical
Publication of JP4910405B2 publication Critical patent/JP4910405B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】電流変換精度への影響がなく、サージ吸収素子を不要とし、誤ったアナログ電圧が入力されるのを防止できる。
【解決手段】多数のアナログ入力信号をマルチプレクサで切り替えて取り込み、アナログ入力回路毎にアナログ電圧信号とアナログ電流信号を切替可能にしたアナログ入力装置において、各アナログ入力回路は、電圧/電流入力端に短絡ソケットSWと電流−電圧変換抵抗Rの直列回路とを設け、電圧入力時には短絡ソケットSWの短絡ピンを抜いて電圧入力を取り込み、電流入力時には短絡ソケットSWに短絡ピンを挿入して電流入力を電圧信号に変換して取り込み、電流−電圧変換抵抗Rの抵抗値と同程度の抵抗rを短絡ソケットに並列接続する。
【選択図】図1

Description

本発明は、多数のアナログ入力回路によって入力する各アナログ入力信号をマルチプレクサで切り替えて取り込むアナログ入力装置に係り、特にアナログ入力回路毎にアナログ電圧信号とアナログ電流信号を切替可能にしたアナログ入力装置に関する。
この種のアナログ入力装置は、図2に回路例を示すように、N個のアナログ入力信号AI1〜AINをそれぞれローパスフィルタ11〜1Nを通すことでノイズ・高周波成分を取り除き、これら各アナログ入力信号をマルチプレクサ2で順次切り替える(チャンネル選択)ことで、出力端子に各アナログ入力信号を選択的に取り出す。この選択したアナログ信号は、例えば、サンプルホールド回路3によってアナログ入力信号をコンデンサ4の電圧として保持し、A/D変換器5によるアナログ−ディジタル変換入力とすることでディジタルデータに変換し、これら変換したデータがコンピュータ処理に利用される(例えば、特許文献1、特許文献2参照)。
ここで、アナログ入力信号には、電圧信号と電流信号が混在する場合がある。この場合、アナログ入力信号を全て電圧信号に合わせるために、電流信号はアナログ入力回路に設ける抵抗で電圧信号に変換する。この変換回路は、いずれのアナログ入力回路にも持たせて汎用性を高めるには、各アナログ入力回路に電流/電圧切替スイッチ回路を設ける。
図3は、電流/電圧切替スイッチ回路を設けたアナログ入力回路の1回路分のみを示す。アナログ入力回路は、電圧/電流入力端に短絡ソケットSWと電流−電圧変換抵抗Rの直列回路を設け、電圧入力時には同図中に示すように短絡ソケットSWの短絡ピンを抜いておくことで電圧入力をそのまま取り込み、電流入力時には同図中に示すように短絡ソケットSWに短絡ピンを挿入しておくことで電流入力を電圧信号に変換して取り込む。電流/電圧変換をした電圧信号は、ローパスフィルタ1xを通してマルチプレクサ2に取り込まれる。
このような構成のアナログ入力回路によれば、電流/電圧切替スイッチ回路としては、1回路当たり抵抗Rと短絡ソケットSWのみを追加しておくことで済み、多数のアナログ入力回路を設ける場合にも回路の大型化、コストアップを招くことはない。
特開2004−080281号公報 特開平05−315958号公報
前記の電流/電圧切替スイッチ回路を設けたアナログ入力回路において、電圧入力時には短絡ソケットの短絡ピンを抜いておく構成となるため、外部からのアナログ電圧入力配線が断線した場合、アナログ入力回路がオープン状態になり、サージ電圧によるコンデンサCfやマルチプレクサの素子破損のおそれがあり、サージ吸収素子が不可欠となる。また、オープン状態では、コンデンサCfの容量で決まる放電時定数τ≒(Ri+Rf)×Cfが大きくなり、ローパスフィルタのコンデンサCfの充電電荷が放電されないままマルチプレクサに取り込まれ、誤ったアナログ電圧が入力されてしまう。
この対策として、図4に示すように、入力端に並列に抵抗Riを設けておくことが考えられる。この抵抗Riの追加により、アナログ電圧入力配線が断線した場合にはコンデンサCfの電荷を抵抗Riで放電させることができる。また、配線の断線にもアナログ電圧入力が常に零ボルトになることで、A/D変換器の出力を取り込むコンピュータ側で入力異常監視ができる。しかし、抵抗Riの介挿によって、以下の問題が起きる。
(1)電流入力精度への影響
アナログ入力回路を電流入力に切り替えたとき、図4中に示すように、抵抗Riは抵抗Rに並列接続され、電流−電圧変換精度に所期のものが得られない。すなわち、抵抗Riを設けない場合の電流−電圧変換はV=I×Rの関係にあるが、抵抗Riを設けた場合の電流−電圧変換はV=I×(R×Ri)/(R+Ri)の関係になり、抵抗RiをRの抵抗値よりも充分に大きなものとしない限り、電流変換精度に大きな影響を及ぼす。
(2)放電時間への影響
上記の電流入力精度への影響を少なくするため、抵抗RiにMΩ級のものを使用すると、アナログ電圧入力に切り替えた状態ではその入力配線が断線した場合に、前記と同様に、サージ電圧によるコンデンサCfやマルチプレクサの素子破損の問題が残る。
本発明の目的は、上記の課題を解決したアナログ入力装置を提供することにある。
本発明は、前記の課題を解決するため、電流−電圧変換抵抗Rの抵抗値と同程度の抵抗を短絡ソケットに並列接続したもので、以下の構成を特徴とする。
(1)多数のアナログ入力回路によって入力する各アナログ入力信号をマルチプレクサで切り替えて取り込み、アナログ入力回路毎にアナログ電圧信号とアナログ電流信号を切替可能にしたアナログ入力装置であって、
各アナログ入力回路は、電圧/電流入力端に短絡ソケットSWと電流−電圧変換抵抗Rの直列回路を設け、電圧入力時には前記短絡ソケットSWの短絡ピンを抜いて電圧入力を取り込み、電流入力時には前記短絡ソケットSWに短絡ピンを挿入して電流入力を電圧信号に変換して取り込み、前記電流−電圧変換抵抗Rの抵抗値と同程度の抵抗rを前記短絡ソケットに並列接続したことを特徴とする。
以上のとおり、本発明によれば、電流−電圧変換抵抗Rの抵抗値と同程度の抵抗を短絡ソケットに並列接続した構成とするため、以下の効果がある。
(1)アナログ電圧入力配線が断線した場合、サージ電圧によるコンデンサCfやマルチプレクサの素子破損を防止するためのサージ吸収素子が不要となる。また、誤ったアナログ電圧が入力されるのを防止できる。
(2)アナログ電流入力に切り替えにも、電流変換精度に影響しない。
図1は、本発明の実施形態を示すアナログ入力装置の構成図であり、アナログ入力回路は1回路分のみを示す。
同図が図3と異なる部分は、電流/電圧切替スイッチ回路として、電流−電圧変換抵抗Rと直列接続する短絡ソケットSWに並列に抵抗rを設けた点にある。ただし、抵抗rは抵抗Rの抵抗値と同等(数百Ω〜数kΩ)のものとする。
この構成にしたアナログ入力回路において、電圧入力時には同図中に示すように短絡ソケットSWの短絡ピンを抜いておくことで電圧入力をそのまま取り込む。この場合、アナログ入力配線に断線が生じた場合にも、放電時定数τ≒(r+R+Rf)×Cfと小さくなり、アナログ入力回路がオープンに近い状態になることの弊害はなくなる。すなわち、サージ吸収素子を設けなくとも、サージ電圧によるコンデンサCfやマルチプレクサの素子破損を防止でき、またアナログ電圧の誤入力を起こすこともない。
また、電流入力時には同図中に示すように短絡ソケットSWに短絡ピンが挿入されるため、抵抗rが抵抗Rに直列接続されることがなく、電流−電圧変換式はV=I×Rとなり、抵抗rが電流入力精度へ影響することはない。
なお、実施形態では、アナログ入力回路の出力をマルチプレクサで直接に取り込む場合を示したが、この間に各アナログ入力回路間を絶縁するためのリレー回路を設けた構成、さらに各アナログ入力回路の出力を個別のサンプルホールド回路で取り込み、各サンプルホールド回路の出力をマルチプレクサで切り替える構成のものなど、後段のアナログ信号処理回路は適宜設計変更して同等の作用効果を得ることができる。
本発明の実施形態を示すアナログ入力装置の構成図。 従来のアナログ入力装置の回路例。 従来の電流/電圧切替スイッチ回路を設けたアナログ入力回路図。 従来の電流/電圧切替スイッチ回路の動作説明図。
符号の説明
1〜1N ローパスフィルタ
2 マルチプレクサ
3 サンプルホールド回路
5 A/D変換器
R 電流−電圧変換抵抗
SW 短絡ソケット
r 抵抗

Claims (1)

  1. 多数のアナログ入力回路によって入力する各アナログ入力信号をマルチプレクサで切り替えて取り込み、アナログ入力回路毎にアナログ電圧信号とアナログ電流信号を切替可能にしたアナログ入力装置であって、
    各アナログ入力回路は、電圧/電流入力端に短絡ソケットSWと電流−電圧変換抵抗Rの直列回路を設け、電圧入力時には前記短絡ソケットSWの短絡ピンを抜いて電圧入力を取り込み、電流入力時には前記短絡ソケットSWに短絡ピンを挿入して電流入力を電圧信号に変換して取り込み、前記電流−電圧変換抵抗Rの抵抗値と同程度の抵抗rを前記短絡ソケットに並列接続したことを特徴とするアナログ入力装置。
JP2006018427A 2006-01-27 2006-01-27 アナログ入力装置 Active JP4910405B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006018427A JP4910405B2 (ja) 2006-01-27 2006-01-27 アナログ入力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006018427A JP4910405B2 (ja) 2006-01-27 2006-01-27 アナログ入力装置

Publications (2)

Publication Number Publication Date
JP2007201846A true JP2007201846A (ja) 2007-08-09
JP4910405B2 JP4910405B2 (ja) 2012-04-04

Family

ID=38455979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006018427A Active JP4910405B2 (ja) 2006-01-27 2006-01-27 アナログ入力装置

Country Status (1)

Country Link
JP (1) JP4910405B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011172062A (ja) * 2010-02-19 2011-09-01 Mitsubishi Electric Corp 抵抗モジュール
JP2012065536A (ja) * 2010-08-17 2012-03-29 Toshiba Schneider Inverter Corp インバータ装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993981A (ja) * 1995-09-28 1997-04-04 Toshiba Corp モータ制御装置のアナログ設定信号入力回路
JPH1151778A (ja) * 1997-08-01 1999-02-26 Yamatake Honeywell Co Ltd アナログ入力回路
JPH11134588A (ja) * 1997-10-29 1999-05-21 Hitachi Ltd アナログ入力装置
JP2002333906A (ja) * 2001-05-09 2002-11-22 Hitachi Ltd プログラマブルコントローラのアナログモジュール
JP2005071077A (ja) * 2003-08-25 2005-03-17 Saginomiya Seisakusho Inc 信号入力機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993981A (ja) * 1995-09-28 1997-04-04 Toshiba Corp モータ制御装置のアナログ設定信号入力回路
JPH1151778A (ja) * 1997-08-01 1999-02-26 Yamatake Honeywell Co Ltd アナログ入力回路
JPH11134588A (ja) * 1997-10-29 1999-05-21 Hitachi Ltd アナログ入力装置
JP2002333906A (ja) * 2001-05-09 2002-11-22 Hitachi Ltd プログラマブルコントローラのアナログモジュール
JP2005071077A (ja) * 2003-08-25 2005-03-17 Saginomiya Seisakusho Inc 信号入力機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011172062A (ja) * 2010-02-19 2011-09-01 Mitsubishi Electric Corp 抵抗モジュール
JP2012065536A (ja) * 2010-08-17 2012-03-29 Toshiba Schneider Inverter Corp インバータ装置

Also Published As

Publication number Publication date
JP4910405B2 (ja) 2012-04-04

Similar Documents

Publication Publication Date Title
US10163521B2 (en) High voltage bootstrap sampling circuit
US8203473B2 (en) Switched-capacitor input circuit and analog-to-digital converter including the same
US11054484B2 (en) Assembled battery monitoring system
CN112397000A (zh) 感测显示器中的像素的电流的系统和方法
US20190154616A1 (en) Sensor device
JP6922533B2 (ja) 電圧検出装置
JP4910405B2 (ja) アナログ入力装置
JP2011077847A (ja) A/dコンバータ及びそのオープン検出方法
JP2010154441A (ja) A/d入力回路の故障診断装置及び故障診断方法
US20170018945A1 (en) Semiconductor device, battery monitoring device, and voltage detection method of battery cell
JP4639162B2 (ja) アナログ・ディジタル変換器
US10006966B2 (en) Battery voltage detection device
KR101648715B1 (ko) 샘플 앤 홀드 회로 및 이를 포함하는 지문 검출 장치
JP2022123504A (ja) 電池監視装置
US7786794B2 (en) Amplifier circuit
JP2000209090A (ja) A/dコンバ―タ
US10715114B1 (en) Filter and operating method thereof
CN110739978B (zh) 前端接收电路及用于其的前端接收方法
JP5160145B2 (ja) 断線検出装置
JP2007243638A (ja) 増幅回路及びそれを用いた高利得モジュール
TWI426367B (zh) 陣列式通用輸入輸出引腳的測試裝置
JP2008134097A (ja) センサ装置
JP3544298B2 (ja) 二値化回路
JP2007124479A (ja) Ccdカメラ用アナログ信号処理回路
JP2007324696A (ja) スイッチトキャパシタアンプ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

R150 Certificate of patent or registration of utility model

Ref document number: 4910405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3