JP3544298B2 - 二値化回路 - Google Patents
二値化回路 Download PDFInfo
- Publication number
- JP3544298B2 JP3544298B2 JP11361598A JP11361598A JP3544298B2 JP 3544298 B2 JP3544298 B2 JP 3544298B2 JP 11361598 A JP11361598 A JP 11361598A JP 11361598 A JP11361598 A JP 11361598A JP 3544298 B2 JP3544298 B2 JP 3544298B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- slice level
- limit value
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばＤＶＤ−ＲＡＭなどの光ディスクから読み出されたアナログ信号を二値化する際に、スライスレベル上限値およびスライスレベル下限値（閾値レベル）を１個のＤ／Ａ変換器のみでスライス用の比較器に設定することを可能とした二値化回路に関するものである。
【０００２】
【従来の技術】
以下、従来の二値化回路について図４を参照しながら説明する。
図４は従来の二値化回路の構成を示す回路図である。図４において、１はアナログ信号とスライスレベル上限値とを比較する比較器、２はアナログ信号とスライスレベル下限値とを比較する比較器、３は比較器１の出力がセット入力端子Ｓに加えられるとともに第２の比較器２の出力がリセット入力端子Ｒに加えられ、出力端子Ｑよりアナログ信号をスライスレベル上限値およびスライスレベル下限値でスライスした二値化信号を出力するＲＳフリップフロップ、４はスライスレベル上限値を設定し、比較器１に対してスライスレベル上限値として与えるＤ／Ａ変換器、５はスライスレベル下限値を設定し、比較器２に対してスライスレベル下限値として与えるＤ／Ａ変換器、１４はアナログ信号入力端子、１５は二値化信号出力端子である。
【０００３】
この二値化回路では、アナログ信号入力端子１４が比較器１の非反転入力端子と比較器２の反転入力端子とに接続されている。また、Ｄ／Ａ変換器４の出力端子が比較器１の反転入力端子に接続され、Ｄ／Ａ変換器５の出力端子が比較器２の非反転入力端子に接続されている。また、比較器１の出力端子がＲＳフリップフロップ３のセット入力端子Ｓに接続され、比較器２の出力端子がＲＳフリップフロップ３のリセット入力端子Ｒに接続され、ＲＳフリップフロップ３の出力端子Ｑが二値化信号出力端子１５に接続されている。
【０００４】
以上のように構成された二値化回路について、以下、その動作を説明する。まず、Ｄ／Ａ変換器４にスライスレベル上限値に相当するデジタル値を入力することにより、Ｄ／Ａ変換器４が出力電圧をスライスレベル上限値に設定し、このスライスレベル上限値を比較器１の反転入力端子に与える。また、Ｄ／Ａ変換器５にスライスレベル下限値に相当するデジタル値を入力することにより、Ｄ／Ａ変換器５が出力電圧をスライスレベル下限値に設定し、このスライスレベル上限値を比較器２の非反転入力端子に与える。なおその際、比較器１の反転入力端子に与えるスライスレベル上限値が、比較器２の非反転入力端子に与えるスライスレベル下限値より大きくなるように設定する。
【０００５】
このように、スライスレベル上限値およびスライスレベル下限値を設定した状態において、アナログ信号入力端子１４に入力されるアナログ信号の電圧が、スライスレベル下限値つまりＤ／Ａ変換器５の出力電圧より低いときには、比較器２の出力がハイレベルとなる。このとき、スライスレベル上限値つまりＤ／Ａ変換器４の出力電圧の方が、アナログ信号の電圧より高いので、比較器１の出力はローレベルとなる。結局、ＲＳフリップフロップ３のセット入力端子Ｓには比較器１の出力つまりローレベルが加えられ、またリセット入力端子Ｒには比較器２の出力つまりハイレベルが加えられるので、ＲＳフリップフロップ３の出力端子Ｑから出力されて二値化信号出力端子１５へ送られる二値化信号はローレベルとなる。
【０００６】
一方、アナログ信号入力端子１４に入力されるアナログ信号の電圧が、スライスレベル上限値つまりＤ／Ａ変換器４の出力電圧より高いときには、比較器１の出力がハイレベルとなる。このとき、スライスレベル下限値つまりＤ／Ａ変換器５の出力電圧の方が、アナログ信号の電圧より低いので、比較器２の出力はローレベルとなる。結局、ＲＳフリップフロップ３のセット入力端子Ｓには比較器１の出力つまりハイレベルが加えられ、またリセット入力端子Ｒには比較器２の出力つまりローレベルが加えられるので、ＲＳフリップフロップ３の出力端子Ｑから出力されて二値化信号出力端子１５へ送られる二値化信号はハイレベルとなる。
【０００７】
なお、アナログ信号の二値化を行う際、Ｄ／Ａ変換器４の出力電圧を変化させることにより、スライスレベル上限値の設定変更が可能であり、Ｄ／Ａ変換器５の出力電圧を変化させることによりスライスレベル下限値の設定変更が可能である。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、スライスレベル上限値およびスライスレベル下限値を設定するには、２個のＤ／Ａ変換器４，５が必要であり、高価になるという問題があった。
本発明は上記従来の問題点を解決するもので、１個のＤ／Ａ変換器のみでスライスレベル上限値およびスライスレベル下限値を設定してスライス用の比較器へ与えることができ、安価な二値化回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この目的を達成するために、本発明の二値化回路は、Ｄ／Ａ変換器を１個に削減し、このＤ／Ａ変換器でスライスレベル上限値およびスライスレベル下限値を時分割で設定し、Ｄ／Ａ変換器でスライスレベル上限値が設定された時にＤ／Ａ変換器の出力を第１のサンプルホールド回路で取り込んで保持し、Ｄ／Ａ変換器でスライスレベル下限値が設定された時にＤ／Ａ変換器の出力を第２のサンプルホールド回路で取り込んで保持し、第１のサンプルホールド回路の出力電圧を第１の比較器へスライスレベル上限値として与えるとともに、第２のサンプルホールド回路の出力電圧を第２の比較器へスライスレベル下限値として与え、第１および第２の比較器でアナログ信号とそれぞれ比較するように構成したものである。
【００１０】
この構成によって、１個のＤ／Ａ変換器を用いるだけでスライスレベル上限値およびスライスレベル下限値を設定してスライス用の第１および第２の比較器へ与えることができ、安価な二値化回路を得ることができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は本発明の第１の実施の形態における二値化回路の構成を示す回路図である。図１において、１はアナログ信号と上側スライスレベルとを比較する比較器、２はアナログ信号と下側スライスレベルとを比較する比較器、３は比較器１の出力がセット入力端子Ｓに加えられるとともに第２の比較器２の出力がリセット入力端子Ｒに加えられ、出力端子Ｑよりアナログ信号をスライスレベル上限値およびスライスレベル下限値でスライスした二値化信号を出力するＲＳフリップフロップ、１６はスライスレベル上限値およびスライスレベル下限値を時分割で設定するＤ／Ａ変換器、６はＤ／Ａ変換器１６でスライスレベル上限値が設定された時にＤ／Ａ変換器１６の出力電圧を取り込んで保持し、比較器１に対してスライスレベル上限値として与えるサンプルホールド回路、７はＤ／Ａ変換器１６でスライスレベル下限値が設定された時にＤ／Ａ変換器１６の出力電圧を取り込んで保持し、比較器２に対してスライスレベル下限値として与えるサンプルホールド回路、１４はアナログ信号入力端子、１５は二値化信号出力端子である。
【００１２】
この二値化回路では、アナログ信号入力端子１４が比較器１の非反転入力端子と比較器２の反転入力端子とに接続されている。また、Ｄ／Ａ変換器１６の出力端子がサンプルホールド回路６，７の入力端子にそれぞれ接続され、サンプルホールド回路６の出力端子が比較器１の反転入力端子に接続され、サンプルホールド回路７の出力端子が比較器２の非反転入力端子に接続されている。また、比較器１の出力端子がＲＳフリップフロップ３のセット入力端子Ｓに接続され、比較器２の出力端子がＲＳフリップフロップ３のリセット入力端子Ｒに接続され、ＲＳフリップフロップ３の出力端子Ｑが二値化信号出力端子１５に接続されている。
【００１３】
以上のように構成された二値化回路について、以下、その動作を説明する。まず、Ｄ／Ａ変換器１６にスライスレベル上限値に相当するデジタル値を入力することにより、Ｄ／Ａ変換器１６が出力電圧をスライスレベル上限値に設定する。この時に、Ｄ／Ａ変換器１６の出力電圧をサンプルホールド回路６が取り込んで保持することにより、比較器１の反転入力端子にスライスレベル上限値を与える。つぎに、Ｄ／Ａ変換器１６にスライスレベル下限値に相当するデジタル値を入力することにより、Ｄ／Ａ変換器１６が出力電圧をスライスレベル下限値に設定する。この時に、Ｄ／Ａ変換器１６の出力電圧をサンプルホールド回路７が取り込んで保持することにより、比較器２の非反転入力端子にスライスレベル下限値を与える。なお、サンプルホールド回路６とサンプルホールド回路７は、同時に値を取り込まないようにする以外には、値の取り込みの順番は特に問わない。また、比較器１の反転入力端子の電圧つまりスライスレベル上限値が比較器２の非反転入力端子の電圧値つまりスライスレベル下限値より高くなるように設定する。
【００１４】
このように、スライスレベル上限値およびスライスレベル下限値を設定した状態において、アナログ信号入力端子１４に入力されるアナログ信号の電圧が、スライスレベル下限値つまりサンプルホールド回路７の出力電圧より低いときには、比較器２の出力がハイレベルとなる。このとき、スライスレベル上限値つまりサンプルホールド回路６の出力電圧の方が、アナログ信号の電圧より高いので、比較器１の出力はローレベルとなる。結局、ＲＳフリップフロップ３のセット入力端子Ｓには比較器１の出力つまりローレベルが加えられ、またリセット入力端子Ｒには比較器２の出力つまりハイレベルが加えられるので、ＲＳフリップフロップ３の出力端子Ｑから出力されて二値化信号出力端子１５へ送られる二値化信号はローレベルとなる。
【００１５】
一方、アナログ信号入力端子１４に入力されるアナログ信号の電圧が、スライスレベル上限値つまりサンプルホールド回路６の出力電圧より高いときには、比較器１の出力がハイレベルとなる。このとき、スライスレベル下限値つまりサンプルホールド回路７の出力電圧の方が、アナログ信号の電圧より低いので、比較器２の出力はローレベルとなる。結局、ＲＳフリップフロップ３のセット入力端子Ｓには比較器１の出力つまりハイレベルが加えられ、またリセット入力端子Ｒには比較器２の出力つまりローレベルが加えられるので、ＲＳフリップフロップ３の出力端子Ｑから出力されて二値化信号出力端子１５へ送られる二値化信号はハイレベルとなる。
【００１６】
なお、アナログ信号の二値化を行う際、Ｄ／Ａ変換器１６の出力電圧を変化させることにより、スライスレベル上限値およびスライスレベル下限値の変更が可能である。具体的に説明すると、スライスレベル上限値の変更を行う場合は、Ｄ／Ａ変換器１６の出力電圧の設定後、サンプルホールド回路６を動作させることでＤ／Ａ変換器１６の出力を取り込んで保持し、比較器１の反転入力端子にスライスレベル上限値を与えるようにする。また、スライスレベル下限値の変更を行う場合には、Ｄ／Ａ変換器１６の出力電圧の設定後、サンプルホールド回路７を動作させることでＤ／Ａ変換器１６の出力を取り込み保持し、比較器２の非反転入力端子にスライスレベル下限値を与えるようにする。
【００１７】
以上のように、この実施の形態によれば、サンプルホールド回路６，７を設けたことによりスライスレベル上限値およびスライスレベル下限値を１個のＤ／Ａ変換器１６で設定してスライス用の比較器１，２へ与えることが可能になる。その結果、安価な二値化回路を得ることができる。
以下、本発明の第２の実施の形態について図面を参照しながら説明する。
【００１８】
図２は本発明の第２の実施の形態における二値化回路の構成を示す回路図で、図１におけるサンプルホールド回路６，７を具体化した二値化回路の例を示すものであり、それ以外の構成は図１と同じである。図２において、８はアナログ信号を断続可能なスイッチ、９は電圧保持用の容量で、以上の構成で図１のサンプルホールド回路６を構成している。１０はアナログ信号を断続可能なスイッチ、１１は電圧保持用の容量であり、以上の構成で図１のサンプルホールド回路７を構成している。
【００１９】
この二値化回路では、Ｄ／Ａ変換器１６の出力端子がスイッチ８を介して容量９の一端と比較器１の反転入力端子とに接続され、容量９の他端がグランドＧＮＤに接続されている。また、Ｄ／Ａ変換器１６の出力端子がスイッチ１０を介して容量１１の一端と比較器２の非反転入力端子とに接続され、容量１１の他端がグランドＧＮＤに接続されている。
【００２０】
以上のように構成された二値化回路について、以下、その動作を説明する。
スライスレベル上限値の設定は以下のようにして行われる。すなわち、Ｄ／Ａ変換器１６で出力電圧をスライスレベル上限値に設定した後、スイッチ８を閉じることにより、Ｄ／Ａ変換器１６の出力電圧によって容量９がＤ／Ａ変換器１６の出力電圧まで充電される。そして、Ｄ／Ａ変換器１６の出力電圧による容量９の充電後、スイッチ８を開くことによりスライスレベル上限値が保持される。
【００２１】
また、スライスレベル下限値の設定は以下のようにして行われる。すなわち、Ｄ／Ａ変換器１６で出力電圧をスライスレベル下限値に設定した後、スイッチ１０を閉じることにより、Ｄ／Ａ変換器１６の出力電圧によって容量１１がＤ／Ａ変換器１６の出力電圧まで充電される。そして、Ｄ／Ａ変換器１６の出力電圧による容量１１の充電後、スイッチ１０を開くことによりスライスレベル下限値が保持される。
【００２２】
スライスレベル上限値およびスライスレベル下限値を設定した後の動作は、第１の実施の形態と同じであるので、説明を省略する。
ただし、この構成の場合、サンプルホールド容量（容量９，１１）の値と、比較器１，２の非反転入力端子および反転入力端子間の寄生容量の値とを適切にとらないと、ホールド時に容量の再配分が生じるため、スライスレベル上限値およびスライスレベル下限値が変化して、その精度が保てないおそれがある。
【００２３】
以下、この点について説明する。アナログ信号の電圧値をＶ１Ｈ、スライスレベル上限値（ホールド時）をＶ２Ｈ、スライスレベル上限値の初期値（サンプル時）をＶ２０Ｈ、比較器１の非反転入力端子と反転入力端子との間の寄生容量値をＣ１Ｈ、容量９の容量値をＣ２Ｈとすると、スライスレベル上限値Ｖ２Ｈは、
Ｖ２Ｈ＝（Ｃ１Ｈ＊Ｖ１Ｈ＋Ｃ２Ｈ＊Ｖ２０Ｈ）／（Ｃ１Ｈ＋Ｃ２Ｈ）
となる。つまり、スライスレベル上限値は、サンプル時からホールド時へ移行するときにＶ１ＨからＶ２Ｈへ変化することになる。
【００２４】
また、アナログ信号値の電圧値をＶ１Ｌ、スライスレベル下限値（ホールド時）をＶ２Ｌ、スライスレベル下限値の初期値（サンプル時）をＶ２０Ｌ、比較器２の非反転入力端子と反転入力端子との間の寄生容量値をＣ１Ｌ、容量１１の容量値をＣ２Ｌとすると、スライスレベル下限値Ｖ２Ｌは、
Ｖ２Ｌ＝（Ｃ１Ｌ＊Ｖ１Ｌ＋Ｃ２Ｌ＊Ｖ２０Ｌ）／（Ｃ１Ｌ＋Ｃ２Ｌ）
となる。つまり、スライスレベル下限値は、サンプル時からホールド時へ移行するときにＶ１ＬからＶ２Ｌへ変化することになる。
【００２５】
ここで、容量９の容量値Ｃ２Ｈを、比較器１の非反転入力端子と反転入力端子との間の寄生容量値Ｃ１Ｈよりも十分大きくとることにより、サンプル時からホールド時へ移行するときの電圧変化を少なくでき、スライスレベル上限値を精度よく保持することができる。また、容量１１の容量値Ｃ２Ｌを、比較器１の非反転入力端子と反転入力端子との間の寄生容量値Ｃ１Ｌよりも十分大きくとることにより、サンプル時からホールド時へ移行するときの電圧変化を少なくでき、スライスレベル上限値を精度よく保持することができる。
【００２６】
以下、本発明の第３の実施の形態について図面を参照しながら説明する。
図３は本発明の第３の実施の形態における二値化回路の構成を示す回路図である。この二値化回路は、図２の構成において、サンプルホールド回路６と比較器１の反転入力端子との間にオペアンプからなるバッファ１２を挿入し、サンプルホールド回路７と比較器２の非反転入力端子との間にオペアンプからなるバッファ１３を挿入したもので、その他の構成は図２と同じである。
【００２７】
具体的に説明すると、バッファ１２の入力端子は容量９のＶＨ端子（非グランド側端子）につながれており、バッファ１２の出力端子は比較器１の反転入力端子に接続されている。バッファ１３の入力端子は容量１１のＶＬ端子（非グランド側端子）につながれており、バッファ１３の出力端子は比較器２の非反転入力端子に接続されている。
【００２８】
以上のように構成された二値化回路について、以下、その動作を説明する。容量９のＶＨ端子の電圧が、バッファ１２を通じて同じ値の電圧として比較器１の反転入力端子へ与えられる。また、容量１１のＶＬ端子の電圧が、バッファ１３を通じて同じ値の電圧として比較器２の非反転入力端子へ与えられる。その他は、第２の実施の形態と同じ動作をする。
【００２９】
この構成をとることにより、比較器１の反転入力端子に容量９の電圧を直接与えるのではなくバッファ１２を介して電圧を与え、比較器２の非反転入力端子に容量１１の電圧を直接与えるのではなく、バッファ１３を介して電圧を与えることができるため、第２の実施の形態のような容量の再配分による電圧変化が生じない。このため、スライスレベル上限値およびスライスレベル下限値を高精度に設定することが可能となる。
【００３０】
以上のように、この実施の形態によれば、サンプルホールド回路６と比較器１の反転入力端子との間にオペアンプからなるバッファ１２を挿入し、サンプルホールド回路７と比較器２の非反転入力端子との間にオペアンプからなるバッファ１３を挿入したことにより、スライスレベル上限値およびスライスレベル下限値の高精度化の実現が可能となる。
【００３１】
なお、第３の実施の形態においては、オペアンプからなるバッファ１２，１３を用いて説明したが、その代わりにオペアンプからなる増幅回路を用いてもよい。
【００３２】
【発明の効果】
本発明の二値化回路によれば、Ｄ／Ａ変換器でスライスレベル上限値およびスライスレベル下限値を時分割で設定し、それらの値を第１および第２のサンプルホールド回路で取り込んで保持するようにしたので、１個のＤ／Ａ変換器を設けるだけでスライスレベル上限値およびスライスレベル下限値を設定してスライス用の第１および第２の比較器へ与えることができ、安価に製造できる。。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における二値化回路の構成を示す回路図である。
【図２】本発明の第２の実施の形態における二値化回路の構成を示す回路図である。
【図３】本発明の第３の実施の形態における二値化回路の構成を示す回路図である。
【図４】従来の二値化回路の構成を示す回路図である。
【符号の説明】
１ 比較器
２ 比較器
３ フリップフロップ
４ Ｄ／Ａ変換器
５ Ｄ／Ａ変換器
６ サンプルホールド回路
７ サンプルホールド回路
８ スイッチ
９ 容量
１０ スイッチ
１１ 容量
１２ バッファ
１３ バッファ
１４ アナログ信号入力端子
１５ 二値化信号出力端子
１６ Ｄ／Ａ変換器
【発明の属する技術分野】
本発明は、例えばＤＶＤ−ＲＡＭなどの光ディスクから読み出されたアナログ信号を二値化する際に、スライスレベル上限値およびスライスレベル下限値（閾値レベル）を１個のＤ／Ａ変換器のみでスライス用の比較器に設定することを可能とした二値化回路に関するものである。
【０００２】
【従来の技術】
以下、従来の二値化回路について図４を参照しながら説明する。
図４は従来の二値化回路の構成を示す回路図である。図４において、１はアナログ信号とスライスレベル上限値とを比較する比較器、２はアナログ信号とスライスレベル下限値とを比較する比較器、３は比較器１の出力がセット入力端子Ｓに加えられるとともに第２の比較器２の出力がリセット入力端子Ｒに加えられ、出力端子Ｑよりアナログ信号をスライスレベル上限値およびスライスレベル下限値でスライスした二値化信号を出力するＲＳフリップフロップ、４はスライスレベル上限値を設定し、比較器１に対してスライスレベル上限値として与えるＤ／Ａ変換器、５はスライスレベル下限値を設定し、比較器２に対してスライスレベル下限値として与えるＤ／Ａ変換器、１４はアナログ信号入力端子、１５は二値化信号出力端子である。
【０００３】
この二値化回路では、アナログ信号入力端子１４が比較器１の非反転入力端子と比較器２の反転入力端子とに接続されている。また、Ｄ／Ａ変換器４の出力端子が比較器１の反転入力端子に接続され、Ｄ／Ａ変換器５の出力端子が比較器２の非反転入力端子に接続されている。また、比較器１の出力端子がＲＳフリップフロップ３のセット入力端子Ｓに接続され、比較器２の出力端子がＲＳフリップフロップ３のリセット入力端子Ｒに接続され、ＲＳフリップフロップ３の出力端子Ｑが二値化信号出力端子１５に接続されている。
【０００４】
以上のように構成された二値化回路について、以下、その動作を説明する。まず、Ｄ／Ａ変換器４にスライスレベル上限値に相当するデジタル値を入力することにより、Ｄ／Ａ変換器４が出力電圧をスライスレベル上限値に設定し、このスライスレベル上限値を比較器１の反転入力端子に与える。また、Ｄ／Ａ変換器５にスライスレベル下限値に相当するデジタル値を入力することにより、Ｄ／Ａ変換器５が出力電圧をスライスレベル下限値に設定し、このスライスレベル上限値を比較器２の非反転入力端子に与える。なおその際、比較器１の反転入力端子に与えるスライスレベル上限値が、比較器２の非反転入力端子に与えるスライスレベル下限値より大きくなるように設定する。
【０００５】
このように、スライスレベル上限値およびスライスレベル下限値を設定した状態において、アナログ信号入力端子１４に入力されるアナログ信号の電圧が、スライスレベル下限値つまりＤ／Ａ変換器５の出力電圧より低いときには、比較器２の出力がハイレベルとなる。このとき、スライスレベル上限値つまりＤ／Ａ変換器４の出力電圧の方が、アナログ信号の電圧より高いので、比較器１の出力はローレベルとなる。結局、ＲＳフリップフロップ３のセット入力端子Ｓには比較器１の出力つまりローレベルが加えられ、またリセット入力端子Ｒには比較器２の出力つまりハイレベルが加えられるので、ＲＳフリップフロップ３の出力端子Ｑから出力されて二値化信号出力端子１５へ送られる二値化信号はローレベルとなる。
【０００６】
一方、アナログ信号入力端子１４に入力されるアナログ信号の電圧が、スライスレベル上限値つまりＤ／Ａ変換器４の出力電圧より高いときには、比較器１の出力がハイレベルとなる。このとき、スライスレベル下限値つまりＤ／Ａ変換器５の出力電圧の方が、アナログ信号の電圧より低いので、比較器２の出力はローレベルとなる。結局、ＲＳフリップフロップ３のセット入力端子Ｓには比較器１の出力つまりハイレベルが加えられ、またリセット入力端子Ｒには比較器２の出力つまりローレベルが加えられるので、ＲＳフリップフロップ３の出力端子Ｑから出力されて二値化信号出力端子１５へ送られる二値化信号はハイレベルとなる。
【０００７】
なお、アナログ信号の二値化を行う際、Ｄ／Ａ変換器４の出力電圧を変化させることにより、スライスレベル上限値の設定変更が可能であり、Ｄ／Ａ変換器５の出力電圧を変化させることによりスライスレベル下限値の設定変更が可能である。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、スライスレベル上限値およびスライスレベル下限値を設定するには、２個のＤ／Ａ変換器４，５が必要であり、高価になるという問題があった。
本発明は上記従来の問題点を解決するもので、１個のＤ／Ａ変換器のみでスライスレベル上限値およびスライスレベル下限値を設定してスライス用の比較器へ与えることができ、安価な二値化回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この目的を達成するために、本発明の二値化回路は、Ｄ／Ａ変換器を１個に削減し、このＤ／Ａ変換器でスライスレベル上限値およびスライスレベル下限値を時分割で設定し、Ｄ／Ａ変換器でスライスレベル上限値が設定された時にＤ／Ａ変換器の出力を第１のサンプルホールド回路で取り込んで保持し、Ｄ／Ａ変換器でスライスレベル下限値が設定された時にＤ／Ａ変換器の出力を第２のサンプルホールド回路で取り込んで保持し、第１のサンプルホールド回路の出力電圧を第１の比較器へスライスレベル上限値として与えるとともに、第２のサンプルホールド回路の出力電圧を第２の比較器へスライスレベル下限値として与え、第１および第２の比較器でアナログ信号とそれぞれ比較するように構成したものである。
【００１０】
この構成によって、１個のＤ／Ａ変換器を用いるだけでスライスレベル上限値およびスライスレベル下限値を設定してスライス用の第１および第２の比較器へ与えることができ、安価な二値化回路を得ることができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は本発明の第１の実施の形態における二値化回路の構成を示す回路図である。図１において、１はアナログ信号と上側スライスレベルとを比較する比較器、２はアナログ信号と下側スライスレベルとを比較する比較器、３は比較器１の出力がセット入力端子Ｓに加えられるとともに第２の比較器２の出力がリセット入力端子Ｒに加えられ、出力端子Ｑよりアナログ信号をスライスレベル上限値およびスライスレベル下限値でスライスした二値化信号を出力するＲＳフリップフロップ、１６はスライスレベル上限値およびスライスレベル下限値を時分割で設定するＤ／Ａ変換器、６はＤ／Ａ変換器１６でスライスレベル上限値が設定された時にＤ／Ａ変換器１６の出力電圧を取り込んで保持し、比較器１に対してスライスレベル上限値として与えるサンプルホールド回路、７はＤ／Ａ変換器１６でスライスレベル下限値が設定された時にＤ／Ａ変換器１６の出力電圧を取り込んで保持し、比較器２に対してスライスレベル下限値として与えるサンプルホールド回路、１４はアナログ信号入力端子、１５は二値化信号出力端子である。
【００１２】
この二値化回路では、アナログ信号入力端子１４が比較器１の非反転入力端子と比較器２の反転入力端子とに接続されている。また、Ｄ／Ａ変換器１６の出力端子がサンプルホールド回路６，７の入力端子にそれぞれ接続され、サンプルホールド回路６の出力端子が比較器１の反転入力端子に接続され、サンプルホールド回路７の出力端子が比較器２の非反転入力端子に接続されている。また、比較器１の出力端子がＲＳフリップフロップ３のセット入力端子Ｓに接続され、比較器２の出力端子がＲＳフリップフロップ３のリセット入力端子Ｒに接続され、ＲＳフリップフロップ３の出力端子Ｑが二値化信号出力端子１５に接続されている。
【００１３】
以上のように構成された二値化回路について、以下、その動作を説明する。まず、Ｄ／Ａ変換器１６にスライスレベル上限値に相当するデジタル値を入力することにより、Ｄ／Ａ変換器１６が出力電圧をスライスレベル上限値に設定する。この時に、Ｄ／Ａ変換器１６の出力電圧をサンプルホールド回路６が取り込んで保持することにより、比較器１の反転入力端子にスライスレベル上限値を与える。つぎに、Ｄ／Ａ変換器１６にスライスレベル下限値に相当するデジタル値を入力することにより、Ｄ／Ａ変換器１６が出力電圧をスライスレベル下限値に設定する。この時に、Ｄ／Ａ変換器１６の出力電圧をサンプルホールド回路７が取り込んで保持することにより、比較器２の非反転入力端子にスライスレベル下限値を与える。なお、サンプルホールド回路６とサンプルホールド回路７は、同時に値を取り込まないようにする以外には、値の取り込みの順番は特に問わない。また、比較器１の反転入力端子の電圧つまりスライスレベル上限値が比較器２の非反転入力端子の電圧値つまりスライスレベル下限値より高くなるように設定する。
【００１４】
このように、スライスレベル上限値およびスライスレベル下限値を設定した状態において、アナログ信号入力端子１４に入力されるアナログ信号の電圧が、スライスレベル下限値つまりサンプルホールド回路７の出力電圧より低いときには、比較器２の出力がハイレベルとなる。このとき、スライスレベル上限値つまりサンプルホールド回路６の出力電圧の方が、アナログ信号の電圧より高いので、比較器１の出力はローレベルとなる。結局、ＲＳフリップフロップ３のセット入力端子Ｓには比較器１の出力つまりローレベルが加えられ、またリセット入力端子Ｒには比較器２の出力つまりハイレベルが加えられるので、ＲＳフリップフロップ３の出力端子Ｑから出力されて二値化信号出力端子１５へ送られる二値化信号はローレベルとなる。
【００１５】
一方、アナログ信号入力端子１４に入力されるアナログ信号の電圧が、スライスレベル上限値つまりサンプルホールド回路６の出力電圧より高いときには、比較器１の出力がハイレベルとなる。このとき、スライスレベル下限値つまりサンプルホールド回路７の出力電圧の方が、アナログ信号の電圧より低いので、比較器２の出力はローレベルとなる。結局、ＲＳフリップフロップ３のセット入力端子Ｓには比較器１の出力つまりハイレベルが加えられ、またリセット入力端子Ｒには比較器２の出力つまりローレベルが加えられるので、ＲＳフリップフロップ３の出力端子Ｑから出力されて二値化信号出力端子１５へ送られる二値化信号はハイレベルとなる。
【００１６】
なお、アナログ信号の二値化を行う際、Ｄ／Ａ変換器１６の出力電圧を変化させることにより、スライスレベル上限値およびスライスレベル下限値の変更が可能である。具体的に説明すると、スライスレベル上限値の変更を行う場合は、Ｄ／Ａ変換器１６の出力電圧の設定後、サンプルホールド回路６を動作させることでＤ／Ａ変換器１６の出力を取り込んで保持し、比較器１の反転入力端子にスライスレベル上限値を与えるようにする。また、スライスレベル下限値の変更を行う場合には、Ｄ／Ａ変換器１６の出力電圧の設定後、サンプルホールド回路７を動作させることでＤ／Ａ変換器１６の出力を取り込み保持し、比較器２の非反転入力端子にスライスレベル下限値を与えるようにする。
【００１７】
以上のように、この実施の形態によれば、サンプルホールド回路６，７を設けたことによりスライスレベル上限値およびスライスレベル下限値を１個のＤ／Ａ変換器１６で設定してスライス用の比較器１，２へ与えることが可能になる。その結果、安価な二値化回路を得ることができる。
以下、本発明の第２の実施の形態について図面を参照しながら説明する。
【００１８】
図２は本発明の第２の実施の形態における二値化回路の構成を示す回路図で、図１におけるサンプルホールド回路６，７を具体化した二値化回路の例を示すものであり、それ以外の構成は図１と同じである。図２において、８はアナログ信号を断続可能なスイッチ、９は電圧保持用の容量で、以上の構成で図１のサンプルホールド回路６を構成している。１０はアナログ信号を断続可能なスイッチ、１１は電圧保持用の容量であり、以上の構成で図１のサンプルホールド回路７を構成している。
【００１９】
この二値化回路では、Ｄ／Ａ変換器１６の出力端子がスイッチ８を介して容量９の一端と比較器１の反転入力端子とに接続され、容量９の他端がグランドＧＮＤに接続されている。また、Ｄ／Ａ変換器１６の出力端子がスイッチ１０を介して容量１１の一端と比較器２の非反転入力端子とに接続され、容量１１の他端がグランドＧＮＤに接続されている。
【００２０】
以上のように構成された二値化回路について、以下、その動作を説明する。
スライスレベル上限値の設定は以下のようにして行われる。すなわち、Ｄ／Ａ変換器１６で出力電圧をスライスレベル上限値に設定した後、スイッチ８を閉じることにより、Ｄ／Ａ変換器１６の出力電圧によって容量９がＤ／Ａ変換器１６の出力電圧まで充電される。そして、Ｄ／Ａ変換器１６の出力電圧による容量９の充電後、スイッチ８を開くことによりスライスレベル上限値が保持される。
【００２１】
また、スライスレベル下限値の設定は以下のようにして行われる。すなわち、Ｄ／Ａ変換器１６で出力電圧をスライスレベル下限値に設定した後、スイッチ１０を閉じることにより、Ｄ／Ａ変換器１６の出力電圧によって容量１１がＤ／Ａ変換器１６の出力電圧まで充電される。そして、Ｄ／Ａ変換器１６の出力電圧による容量１１の充電後、スイッチ１０を開くことによりスライスレベル下限値が保持される。
【００２２】
スライスレベル上限値およびスライスレベル下限値を設定した後の動作は、第１の実施の形態と同じであるので、説明を省略する。
ただし、この構成の場合、サンプルホールド容量（容量９，１１）の値と、比較器１，２の非反転入力端子および反転入力端子間の寄生容量の値とを適切にとらないと、ホールド時に容量の再配分が生じるため、スライスレベル上限値およびスライスレベル下限値が変化して、その精度が保てないおそれがある。
【００２３】
以下、この点について説明する。アナログ信号の電圧値をＶ１Ｈ、スライスレベル上限値（ホールド時）をＶ２Ｈ、スライスレベル上限値の初期値（サンプル時）をＶ２０Ｈ、比較器１の非反転入力端子と反転入力端子との間の寄生容量値をＣ１Ｈ、容量９の容量値をＣ２Ｈとすると、スライスレベル上限値Ｖ２Ｈは、
Ｖ２Ｈ＝（Ｃ１Ｈ＊Ｖ１Ｈ＋Ｃ２Ｈ＊Ｖ２０Ｈ）／（Ｃ１Ｈ＋Ｃ２Ｈ）
となる。つまり、スライスレベル上限値は、サンプル時からホールド時へ移行するときにＶ１ＨからＶ２Ｈへ変化することになる。
【００２４】
また、アナログ信号値の電圧値をＶ１Ｌ、スライスレベル下限値（ホールド時）をＶ２Ｌ、スライスレベル下限値の初期値（サンプル時）をＶ２０Ｌ、比較器２の非反転入力端子と反転入力端子との間の寄生容量値をＣ１Ｌ、容量１１の容量値をＣ２Ｌとすると、スライスレベル下限値Ｖ２Ｌは、
Ｖ２Ｌ＝（Ｃ１Ｌ＊Ｖ１Ｌ＋Ｃ２Ｌ＊Ｖ２０Ｌ）／（Ｃ１Ｌ＋Ｃ２Ｌ）
となる。つまり、スライスレベル下限値は、サンプル時からホールド時へ移行するときにＶ１ＬからＶ２Ｌへ変化することになる。
【００２５】
ここで、容量９の容量値Ｃ２Ｈを、比較器１の非反転入力端子と反転入力端子との間の寄生容量値Ｃ１Ｈよりも十分大きくとることにより、サンプル時からホールド時へ移行するときの電圧変化を少なくでき、スライスレベル上限値を精度よく保持することができる。また、容量１１の容量値Ｃ２Ｌを、比較器１の非反転入力端子と反転入力端子との間の寄生容量値Ｃ１Ｌよりも十分大きくとることにより、サンプル時からホールド時へ移行するときの電圧変化を少なくでき、スライスレベル上限値を精度よく保持することができる。
【００２６】
以下、本発明の第３の実施の形態について図面を参照しながら説明する。
図３は本発明の第３の実施の形態における二値化回路の構成を示す回路図である。この二値化回路は、図２の構成において、サンプルホールド回路６と比較器１の反転入力端子との間にオペアンプからなるバッファ１２を挿入し、サンプルホールド回路７と比較器２の非反転入力端子との間にオペアンプからなるバッファ１３を挿入したもので、その他の構成は図２と同じである。
【００２７】
具体的に説明すると、バッファ１２の入力端子は容量９のＶＨ端子（非グランド側端子）につながれており、バッファ１２の出力端子は比較器１の反転入力端子に接続されている。バッファ１３の入力端子は容量１１のＶＬ端子（非グランド側端子）につながれており、バッファ１３の出力端子は比較器２の非反転入力端子に接続されている。
【００２８】
以上のように構成された二値化回路について、以下、その動作を説明する。容量９のＶＨ端子の電圧が、バッファ１２を通じて同じ値の電圧として比較器１の反転入力端子へ与えられる。また、容量１１のＶＬ端子の電圧が、バッファ１３を通じて同じ値の電圧として比較器２の非反転入力端子へ与えられる。その他は、第２の実施の形態と同じ動作をする。
【００２９】
この構成をとることにより、比較器１の反転入力端子に容量９の電圧を直接与えるのではなくバッファ１２を介して電圧を与え、比較器２の非反転入力端子に容量１１の電圧を直接与えるのではなく、バッファ１３を介して電圧を与えることができるため、第２の実施の形態のような容量の再配分による電圧変化が生じない。このため、スライスレベル上限値およびスライスレベル下限値を高精度に設定することが可能となる。
【００３０】
以上のように、この実施の形態によれば、サンプルホールド回路６と比較器１の反転入力端子との間にオペアンプからなるバッファ１２を挿入し、サンプルホールド回路７と比較器２の非反転入力端子との間にオペアンプからなるバッファ１３を挿入したことにより、スライスレベル上限値およびスライスレベル下限値の高精度化の実現が可能となる。
【００３１】
なお、第３の実施の形態においては、オペアンプからなるバッファ１２，１３を用いて説明したが、その代わりにオペアンプからなる増幅回路を用いてもよい。
【００３２】
【発明の効果】
本発明の二値化回路によれば、Ｄ／Ａ変換器でスライスレベル上限値およびスライスレベル下限値を時分割で設定し、それらの値を第１および第２のサンプルホールド回路で取り込んで保持するようにしたので、１個のＤ／Ａ変換器を設けるだけでスライスレベル上限値およびスライスレベル下限値を設定してスライス用の第１および第２の比較器へ与えることができ、安価に製造できる。。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における二値化回路の構成を示す回路図である。
【図２】本発明の第２の実施の形態における二値化回路の構成を示す回路図である。
【図３】本発明の第３の実施の形態における二値化回路の構成を示す回路図である。
【図４】従来の二値化回路の構成を示す回路図である。
【符号の説明】
１ 比較器
２ 比較器
３ フリップフロップ
４ Ｄ／Ａ変換器
５ Ｄ／Ａ変換器
６ サンプルホールド回路
７ サンプルホールド回路
８ スイッチ
９ 容量
１０ スイッチ
１１ 容量
１２ バッファ
１３ バッファ
１４ アナログ信号入力端子
１５ 二値化信号出力端子
１６ Ｄ／Ａ変換器
Claims (3)
- アナログ信号とスライスレベル上限値とを比較する第１の比較器と、前記アナログ信号とスライスレベル下限値とを比較する第２の比較器と、前記スライスレベル上限値および前記スライスレベル下限値を時分割で設定するＤ／Ａ変換器と、前記Ｄ／Ａ変換器で前記スライスレベル上限値が設定された時に前記Ｄ／Ａ変換器の出力電圧を取り込んで保持し、前記第１の比較器に対して前記スライスレベル上限値として与える第１のサンプルホールド回路と、前記Ｄ／Ａ変換器で前記スライスレベル下限値が設定された時に前記Ｄ／Ａ変換器の出力を取り込んで保持し、前記第２の比較器に対して前記スライスレベル下限値として与える第２のサンプルホールド回路と、前記第１の比較器の出力が一方の入力端子に加えられるとともに前記第２の比較器の出力が他方の入力端子に加えられ出力端子より前記アナログ信号をスライスレベル上限値およびスライスレベル下限値でスライスした二値化信号を出力するフリップフロップとを備えた二値化回路。
- 第１のサンプルホールド回路が前記Ｄ／Ａ変換器の出力端子と前記第１の比較器との間に接続された第１のスイッチと、前記第１のスイッチの前記第１の比較器側の端子とグランドとの間に接続された第１の容量とからなり、第２のサンプルホールド回路が前記Ｄ／Ａ変換器の出力端子と前記第２の比較器との間に接続された第２のスイッチと、前記第２のスイッチの前記第２の比較器側の端子とグランドとの間に接続された第２の容量とからなる請求項１記載の二値化回路。
- 第１のスイッチと第１の容量の接続点と第１の比較器との間に第１のオペアンプを挿入し、第２のスイッチと第２の容量の接続点と第２の比較器との間に第２のオペアンプを挿入した請求項２記載の二値化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11361598A JP3544298B2 (ja) | 1998-04-23 | 1998-04-23 | 二値化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11361598A JP3544298B2 (ja) | 1998-04-23 | 1998-04-23 | 二値化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11308081A JPH11308081A (ja) | 1999-11-05 |
| JP3544298B2 true JP3544298B2 (ja) | 2004-07-21 |
Family
ID=14616712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11361598A Expired - Fee Related JP3544298B2 (ja) | 1998-04-23 | 1998-04-23 | 二値化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544298B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5049244B2 (ja) * | 2008-10-20 | 2012-10-17 | アンリツ株式会社 | フェージングシミュレータおよび無線通信機器試験システム |
-
1998
- 1998-04-23 JP JP11361598A patent/JP3544298B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11308081A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8004435B2 (en) | Discrete-time circuit | |
| EP1922813B1 (en) | Rail-to-rail delay line for time analog-to-digital converters | |
| JP5062293B2 (ja) | サンプルホールド回路及びａ／ｄ変換装置 | |
| US6999019B2 (en) | Subranging analog-to-digital converter with integrating sample-and-hold | |
| US6031399A (en) | Selectively configurable analog signal sampler | |
| US7023352B2 (en) | Voltage-detecting method and related circuits | |
| US7830159B1 (en) | Capacitor mismatch measurement method for switched capacitor circuits | |
| JP3657218B2 (ja) | 差動入力ａ／ｄ変換器 | |
| US6642751B1 (en) | Configurable track-and-hold circuit | |
| JPS626537A (ja) | フラツシユ型ａ／ｄ変換器用負荷制限装置 | |
| US6111533A (en) | CMOS analog-to-digital converter and temperature sensing device using the same | |
| JP3544298B2 (ja) | 二値化回路 | |
| US20120025847A1 (en) | Method and sytem for measuring a time constant of an integrated circuit, and integrated circuit provided with such a system | |
| KR20210004183A (ko) | 병렬 카운팅 구조를 갖는 듀얼 슬로프 아날로그-디지털 변환기 | |
| JP3240750B2 (ja) | 二値化回路及び固体撮像装置 | |
| US10868502B2 (en) | Switched capacitor circuit to make amount of change in reference voltage even regardless of input level | |
| EP2106586B1 (en) | Analog error correction for a pipelined charge-domain a/d converter | |
| US6646584B2 (en) | Circuit design technique for increasing the bandwidth of sample-and-hold circuits in flash ADCs | |
| US7928873B1 (en) | Analog-to-digital conversion circuit | |
| CN112769417B (zh) | 时钟故障检测器 | |
| JP2004194201A (ja) | 集積回路及びａ／ｄ変換回路 | |
| KR19980082915A (ko) | 오프셋 평가 회로 및 그의 방법 | |
| JPH11266156A (ja) | アナログ／ディジタル変換器 | |
| CN110324043B (zh) | 伪差分模数转换器 | |
| JPH09196975A (ja) | 信号出力回路及びピーク検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |