JP2022049450A - 撮像装置、撮像装置の制御方法、および制御プログラム - Google Patents

Abstract

【課題】全ての画素電圧を出力するのに必要な期間を短縮できる撮像装置を提供する。【解決手段】撮像装置１は、複数のグループから構成される。複数のグループのそれぞれ、例えばグループ２０ａは、画素群２１ａ、画素群からの複数の画素電荷に対し信号処理動作を行うシフトレジスタ２２ａ、変換回路２３ａおよび変換回路からの電圧信号の出力をオン・オフするスイッチング回路２４ａと、複数のシフトレジスタおよび複数の変換回路に対し信号処理動作を同時に開始するように指示し、それから所定のタイミングに基づいて、複数のスイッチング回路に対し、同時にオンするように指示する制御部１３を備える。【選択図】図１

Description

本発明は、撮像装置、撮像装置の制御方法、および制御プログラムに関する。

従来、ＣＣＤ（Charge Coupled Device）イメージセンサ、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの撮像装置が知られている。該撮像装置では、通常、光電変換を行う複数の画素からの複数の画素電荷が複数の画素電圧に変換され、一連の電圧信号として１つの出力端子から出力される。

また、特許文献１に記載のＣＣＤイメージセンサでは、画素列により光電変換され蓄積された複数の画素電荷の一部は、第１のＣＣＤレジスタで転送され、第１の信号電荷検出部で一連の電圧信号に変換されて、第１のアンプから出力される。一方、上記複数の画素電荷の残りは、第２のＣＣＤレジスタで転送され、第２の信号電荷検出部で一連の電圧信号に変換されて、第２のアンプから出力される。上記ＣＣＤイメージセンサは、１つの出力端子から一連の電圧信号を出力する上記撮像装置に比べて、全ての画素電圧を出力するのに必要な期間（出力期間）を短縮することができる。

特開２０１０－９３００２号公報

しかしながら、特許文献１に記載のＣＣＤイメージセンサに用いられる２つのアンプは、アナログ回路であるため、一連の電圧信号の出力タイミングに個体差によるバラツキが生じることになる。該バラツキを抑えるには、２つの電圧信号の出力タイミングを調整する必要があり、このことが、上記出力期間をさらに短縮することを困難にしている。

本発明の一態様は、上記の問題点を鑑みてなされたものであり、その目的は、上記出力期間をさらに短縮できる撮像装置を提供することにある。

上記の課題を解決するために、本発明の一態様に係る撮像装置は、複数のグループのそれぞれについて、光電変換を行う複数の画素と、該複数の画素からの複数の画素電荷を複数の画素電圧に変換し、一連の電圧信号として出力する信号処理動作を行う信号処理回路と、該信号処理回路からの電圧信号の出力をオン・オフするスイッチング回路と、を備え、前記複数のグループにおける複数の信号処理回路に対し前記信号処理動作を同時に開始するように指示し、それから所定のタイミングに基づいて、前記複数のグループにおける複数のスイッチング回路に対し、同時にオンするように指示する制御部を備える。

上述のように、複数の信号処理回路は、アナログ回路であるため、一連の電圧信号の出力タイミングには個体差によるバラツキが存在する。これに対し、上記構成によれば、所定のタイミングに基づいて複数のスイッチング回路を同時にオンする。これにより、複数のグループにおける複数の画素電圧が同時に出力されることになる。

従って、一連の電圧信号を受信する外部装置は、同時に出力された画素電圧をトリガとして次の画素電圧を特定でき、これを繰り返すことにより、複数の画素に対応する複数の画素電圧を特定できる。

これにより、複数のグループにおける複数の電圧信号の出力タイミングを揃えなくても、前記外部装置は、複数のグループに含まれる複数の画素に対応する複数の画素電圧を特定でき、全ての画素に対応する全ての画素電圧を特定できる。その結果、全ての画素電圧を出力するのに必要な期間（出力期間）をさらに短縮することができる。

本態様に係る撮像装置では、前記制御部は、前記複数のグループのそれぞれについて、前記信号処理回路から最初に出力される第１の画素電圧を検出し、前記所定のタイミングは、前記制御部が前記複数のグループの第１の画素電圧を検出した以後のタイミングであってもよい。この場合、前記複数の信号処理回路の少なくとも１つの出力タイミングが不安定または不明であっても、前記撮像装置は、複数のグループにおける前記複数の画素電圧を同時かつ確実に出力することができる。

本態様に係る撮像装置では、前記所定のタイミングは、前記複数の信号処理回路が前記信号処理動作を開始してから所定の期間以後のタイミングであってもよい。この場合、前記複数のグループのそれぞれについて、前記信号処理回路から最初に出力される第１の画素電圧を検出する構成を省略することができ、前記撮像装置のサイズの拡大を抑制することができる。

本発明の他の態様に係る撮像装置の制御方法は、複数のグループのそれぞれについて、光電変換を行う複数の画素と、該複数の画素からの複数の画素電荷を複数の画素電圧に変換し、一連の電圧信号として出力する信号処理動作を行う信号処理回路と、を備える撮像装置の制御方法であって、前記複数のグループにおける複数の信号処理回路に対し前記信号処理動作を同時に開始させるステップと、前記複数のグループについて、前記複数の信号処理回路からの電圧信号の出力をそれぞれオン・オフする複数のスイッチング回路に対し、前記開始から所定のタイミングに基づいて同時にオンさせるステップと、を含んでいる。

上記の制御方法によれば、上述の撮像装置と同様の効果を奏することができる。

本発明の各態様に係る撮像装置は、コンピュータによって実現してもよく、この場合には、コンピュータを前記撮像装置が備える制御部（ソフトウェア要素）として動作させることにより前記撮像装置をコンピュータにて実現させる撮像装置の制御プログラム、およびそれを記録したコンピュータ読み取り可能な記録媒体も、本発明の範疇に入る。

本発明の一態様によれば、上記出力期間をさらに短縮できるという効果を奏する。

本発明の一実施形態に係る撮像装置の概略構成を示すブロック図である。 上記撮像装置における制御部が、１出力サイクルにて実行する処理の流れを示すフローチャートである。 上記撮像装置の動作の一例を示すタイミングチャートである。 上記撮像装置が出力する電圧信号の測定データを示すグラフである。 本発明の他の実施形態に係る撮像装置の概略構成を示すブロック図である。 上記撮像装置における制御部が、１出力サイクルにて実行する処理の流れを示すフローチャートである。 上記撮像装置の動作の一例を示すタイミングチャートである。

〔実施形態１〕
（撮像装置１の構成例）
図１は、本実施形態に係る撮像装置１の概略構成を示すブロック図である。図１に示すように、撮像装置１は、１次元ＣＣＤイメージセンサ１１、スイッチング回路群１２、および制御部１３を備える。

１次元ＣＣＤイメージセンサ１１は、直線状に配列され、光電変換を行う複数の画素と、信号処理回路とを備える。該信号処理回路は、上記複数の画素からの複数の画素電荷を順次移動させるシフトレジスタと、該シフトレジスタの出力部に移動した画素電荷を画素電圧に変換し増幅する変換回路とを備える。これにより、１次元ＣＣＤイメージセンサ１１では、複数の画素電圧を順次示す一連の電圧信号が上記変換回路から出力され、これが繰り返される。

スイッチング回路群１２は、複数のスイッチング回路を備える。制御部１３は、撮像装置１の各種構成の動作を統括的に制御する。制御部１３は、例えばＣＰＵ（Central Processing Unit）及びメモリを含むコンピュータによって構成されてもよいし、ＦＰＧＡ（Field Programmable Gate Array、書替え可能ゲートアレイ）によって構成されてもよい。

本実施形態では、１次元ＣＣＤイメージセンサ１１およびスイッチング回路群１２に含まれる各種構成は、複数のグループ２０に分けられる。すなわち、複数のグループ２０のそれぞれは、画素群２１、シフトレジスタ２２（信号処理回路）、変換回路２３（信号処理回路）、スイッチング回路２４、および出力端子２５を備える。以下、説明の便宜上、グループ２０の数を８とするが、グループ２０の数としてはこれに限定されるものではない。

画素群２１は、所定数（例えば２５６）の上記画素を含む。すなわち、１次元ＣＣＤイメージセンサ１１では、上記所定数とグループ２０の数との積（例えば２０４８）の画素が線状に配置されている。

シフトレジスタ２２は、ＣＣＤ（電荷結合素子）であり、画素群２１に沿って配置されている。シフトレジスタ２２は、画素群２１からの複数の画素電荷を、制御部からの転送ゲートパルスに同期して、個別に格納し、格納した複数の画素電荷を、制御部１３からのシフトパルスに同期して、出力部の方向Ａに順次転送する。

変換回路２３は、シフトレジスタ２２の出力部に接続され、出力部の画素電荷を画素電圧に変換し増幅するアンプを備える。従って、変換回路２３は、画素群２１からの複数の画素電荷に対応する複数の画素電圧を順次示す一連の電圧信号を出力する。上記一連の電圧信号には、画素電圧どうしの間、および／または、画素電圧を含まない期間に、基準電圧（ベース電圧）が含まれている。該基準電圧を用いて、上記一連の電圧信号から上記画素電圧の値を決定することができる。

なお、上記アンプの一例としては、フローティングディフュージョンアンプ、フローティングゲートアンプ、ＣＤＳ（相関二重サンプリング）回路、Ａ／Ｄコンバータなどが挙げられる。また、変換回路の一部または全部は、１次元ＣＣＤイメージセンサ１１の外部に設けられていてもよい。また、変換回路の一部は、スイッチング回路２４の出力側に設けられていてもよい。

スイッチング回路２４は、変換回路２３と出力端子２５との間に設けられ、変換回路２３と出力端子２５との間の導通を開閉（オフ・オン）するものである。スイッチング回路群１２は、制御部１３からの指示に基づき、全てのスイッチング回路２４を同時に開閉する。

制御部１３は、１次元ＣＣＤイメージセンサ１１を駆動するための駆動信号を１次元ＣＣＤイメージセンサ１１に送信する。上記駆動信号の一例としては、上記転送ゲートパルス、上記シフトパルス、サミングゲートパルス、リセットゲートパルスなどが挙げられる。

さらに、制御部１３は、出力サイクルの開始を示す駆動信号（例えば、上記転送ゲートパルス）に同期して、スイッチング回路群１２にオフ信号を送信する。これにより、複数のグループ２０における複数のシフトレジスタ２２および複数の変換回路２３は、動作（信号処理動作）を同時に開始すると共に、スイッチング回路群１２は、複数のスイッチング回路２４を同時にオフ状態とする。なお、上記駆動信号を生成して１次元ＣＣＤイメージセンサ１１に送信するタイミング回路を、制御部１３の内部に設けてもよいし、制御部１３の外部に設けてもよい。

また、制御部１３は、各変換回路２３からの電圧信号をフィードバック信号として受信する。制御部１３は、受信したフィードバック信号から、上記電圧信号における最初の画素電圧（第１の画素電圧）を検出する。さらに、制御部１３は、全ての変換回路２３から上記最初の画素電圧を検出した場合に、スイッチング回路群１２にオン信号を送信する。これにより、スイッチング回路群１２は、複数のスイッチング回路２４を同時にオン状態とする。

なお、制御部１３は、バッファを介してスイッチング回路群１２にオン信号またはオフ信号を送信してもよい。上記バッファにより、スイッチング回路群１２が動作するタイミングを調整することができる。

（１出力サイクルの流れ）
図２は、上記構成の撮像装置１における制御部１３が、１出力サイクルにて実行する処理の流れを示すフローチャートである。制御部１３は、当該処理を繰り返し実行する。

図２に示すように、制御部１３は、まず、複数のグループ２０における複数のシフトレジスタ２２および複数の変換回路２３の動作（信号処理動作）を同時に開始させ（Ｓ１１）、複数のスイッチング回路２４を同時にオフ状態とする（Ｓ１２）。次に、制御部１３は、全ての変換回路２３から最初の画素電圧を検出すると（Ｓ１３）、複数のスイッチング回路２４を同時にオン状態とする（Ｓ１４）。

そして、全ての変換回路２３から全ての画素電圧が出力されると（Ｓ１５）、上記処理を終了する。なお、ステップＳ１２は、ステップＳ１５の後に実行してもよい。

（撮像装置１の動作例）
図３は、上記構成の撮像装置１における動作の一例を示すタイミングチャートである。なお、図３では、１次元ＣＣＤイメージセンサ１１を駆動する信号として、転送ゲートパルスＴＧのみを示している。

図３に示すように、制御部１３は、時点ｔ０において転送ゲートパルスＴＧを１次元ＣＣＤイメージセンサ１１に送信する。これにより、１次元ＣＣＤイメージセンサ１１における処理が開始され、各画素群２１における複数の画素にて光電変換された複数の画素電荷がシフトレジスタ２２および変換回路２３を介して一連の電圧信号として出力される。

しかしながら、シフトレジスタ２２および変換回路２３はアナログ回路であるため、各グループの変換回路２３が出力する電圧信号の出力タイミングにバラツキが生じることになる。

そこで、制御部１３は、各グループの変換回路２３からのフィードバック信号を受信して、各グループの変換回路２３が電圧信号の出力を開始する開始タイミングを検出する。図３の例では、時点ｔ１にて、第８グループの変換回路２３ｈが最初に電圧信号の出力を開始し、時点ｔ２にて、第１グループの変換回路２３ａが最後に電圧信号の出力を開始する。従って、時点ｔ１から時点ｔ２までの期間が、変換回路２３ａ～２３ｈの個体差によって生じる電圧信号のタイミングのずれとなる。

このとき、制御部１３は、時点ｔ１から時点ｔ２までの期間以後の時点ｔ３にてオン信号をスイッチング回路群１２に送信する。これにより、全てのスイッチング回路２４ａ～２４ｈがオン状態となり、時点ｔ４にて全グループの変換回路２３ａ～２３ｈから電圧信号が出力端子２５ａ～２５ｈを介して外部に出力されることになる。

そして、時点ｔ５にて、各グループは、全ての画素電荷に対応する画素電圧を順次示す電圧信号の出力が完了する。その後、制御部１３は、次の時点ｔ０において転送ゲートパルスＴＧを１次元ＣＣＤイメージセンサ１１に送信し、上記動作が繰り返される。従って、時点ｔ０から次の時点ｔ０までの期間が１次元ＣＣＤイメージセンサ１１からの出力の１サイクル（１出力サイクル）となり、上記期間の逆数が、１秒間における上記出力の回数（ラインレート）となる。

従って、本実施形態の撮像装置１では、所定のタイミングに基づいて複数のスイッチング回路２４が同時にオン状態となる。これにより、複数のグループ２０における複数の画素電圧が同時に出力されることになる。

従って、一連の電圧信号を受信する外部装置は、同時に出力された画素電圧をトリガとして次の画素電圧を特定でき、これを繰り返すことにより、複数の画素に対応する複数の画素電圧を特定できる。

これにより、複数のグループ２０における複数の電圧信号の出力タイミングを揃えなくても、上記外部装置は、複数のグループ２０に含まれる複数の画素に対応する複数の画素電圧を特定でき、全ての画素に対応する全ての画素電圧を特定できる。従って、全ての画素電圧を出力するのに必要な期間（出力期間、図３に示す時点ｔ０から時点ｔ５までの期間）をさらに短縮することができる。その結果、上記１出力サイクルの期間をさらに短縮することができ、上記ラインレートをさらに向上することができる。

また、制御部１３は、複数のグループ２０のそれぞれについて、変換回路２３から最初に出力される第１の画素電圧を検出しており、上記所定のタイミングは、制御部１３が複数のグループ２０の複数の第１の画素電圧を検出した以後のタイミング（図３に示す時点ｔ３）である。これにより、複数の変換回路２３の少なくとも１つの出力タイミングが不安定または不明であっても、撮像装置１は、複数のグループ２０における上記複数の画素電圧を同時かつ確実に出力することができる。

（実施例）
図４は、撮像装置１における或るグループ２０から出力される電圧信号の時間変化を示すグラフである。このグラフは、或る試料からのラマン散乱光を分光し、１次元ＣＣＤイメージセンサ１１にて電圧信号に変換され、デジタルオシロスコープなどによって測定された測定データである。

図４のグラフにおいて、縦軸は電圧、すなわち光強度を示し、横軸は時間を示している。上記グラフの場合、上記時間は、分光された光の波長に対応する。また、上記グラフにおける時点ｔ０・ｔ４・ｔ５は、図３に示すものと同様である。

図４に示すように、時点ｔ０から時点ｔ４までの測定データは、スイッチング回路２４がオフ状態であるので、ホワイトノイズである。時点ｔ４の直前に発生しているパルス状の測定データは、スイッチング回路２４がオフ状態からオン状態となるときのスイッチングノイズである。

時点ｔ４から時点ｔ５までの測定データは、変換回路２３から出力された電圧信号と上記ホワイトノイズとが重畳されている。このホワイトノイズは当業者が想到し得る任意の方法によって除去され得る。時点ｔ５にて電圧信号の出力が完了するので、時点ｔ５から次の出力サイクルの時点ｔ０までの測定データは、再びホワイトノイズとなる。

図４に示すように、上記１出力サイクルは３３μｓであり、すなわち、ラインレートは３０ｋＨｚである。これに対し、１つの出力端子から一連の電圧信号を出力する市販の撮像装置のラインレートは、最大で５ｋＨｚ程度である。一方、本実施例の撮像装置１は、８つの出力端子２５から一連の電圧信号を出力しているので、単純計算すると、ラインレートが最大で４０ｋＨｚ程度となる。従って、本実施例の撮像装置１は、性能を良好に引き出していることが理解できる。

図４における時点ｔ４から時点ｔ５までの期間における測定データは、画素群２１に照射された光のスペクトルの一部と捉えることができる。また、図４に示すような測定データは、グループ２０ａ～２０ｈのそれぞれにおいて測定される。従って、グループ２０ａ～２０ｈにおいてそれぞれ測定される時点ｔ４から時点ｔ５までの期間における測定データを繋ぎ合わせることで、従来の撮像装置に比べて、波長の分解能を向上させた分光のスペクトルを高速に取得することができる。

〔実施形態２〕
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。

図５は、本実施形態に係る撮像装置３１の概略構成を示すブロック図である。本実施形態の撮像装置３１は、図１から図４に示す撮像装置１に比べて、制御部１３に代えて制御部３２が設けられている点が異なり、その他の構成は同様である。

図６は、撮像装置３１における制御部３２が、１出力サイクルにて実行する処理の流れを示すフローチャートである。また、図７は、上記構成の撮像装置３１における動作の一例を示すタイミングチャートである。

本実施形態の制御部３２は、図１に示す制御部１３に比べて、各グループの変換回路２３からのフィードバック信号を受信する構成が省略されている点と、オン信号をスイッチング回路群１２に送信する時点ｔ３が、時点ｔ０から所定の期間が経過した時点である点とが異なり、その他の構成は同様である。また、図６に示す制御部３２の処理は、図２に示す制御部１３の処理に比べて、上記所定の期間が経過すると（Ｓ２１）、複数のスイッチング回路２４を同時にオン状態とする（Ｓ１４）点が異なり、その他の処理は同様である。

本実施形態の撮像装置３１は、各グループの変換回路２３における上記出力タイミングのバラツキが安定している場合に好適である。この場合、図７に示す時点ｔ１から時点ｔ２までの期間が安定することになる。そこで、本実施形態では、当該期間を予め測定し、測定した期間に基づき、上記所定の期間を設定している。この場合、複数の変換回路２３からそれぞれ最初に出力される複数の第１の画素電圧を検出する構成を省略することができ、撮像装置３１のサイズの拡大を抑制することができる。

〔ソフトウェアによる実現例〕
撮像装置１・３１の制御ブロック（特に制御部１３・３２）は、集積回路（ＩＣチップ）等に形成された論理回路（ハードウェア）によって実現してもよいし、ソフトウェアによって実現してもよい。

後者の場合、撮像装置１・３１は、各機能を実現するソフトウェアであるプログラムの命令を実行するコンピュータを備えている。このコンピュータは、例えば１つ以上のプロセッサを備えていると共に、上記プログラムを記憶したコンピュータ読み取り可能な記録媒体を備えている。そして、上記コンピュータにおいて、上記プロセッサが上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記プロセッサとしては、例えばＣＰＵ（Central Processing Unit）を用いることができる。上記記録媒体としては、「一時的でない有形の媒体」、例えば、ＲＯＭ（Read Only Memory）等の他、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路などを用いることができる。また、上記プログラムを展開するＲＡＭ（Random Access Memory）などをさらに備えていてもよい。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体（通信ネットワークや放送波等）を介して上記コンピュータに供給されてもよい。なお、本発明の一態様は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。

〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

例えば、上記実施形態では、１次元ＣＣＤイメージセンサ１１を利用しているが、これに限定されるものではない。２次元ＣＣＤイメージセンサに本発明を適用することもできるし、１次元または２次元のＣＭＯＳイメージセンサに本発明を適用することもできる。

また、上記実施形態では、図１および図５に示すように、複数の画素群２１ａ～２１ｈおよび複数のシフトレジスタ２２ａ～２２ｈは、一体に形成されているが、複数のグループ２０ａ～２０ｈごとに分割されていてもよい。

１、３１ 撮像装置
１１ １次元ＣＣＤイメージセンサ
１２ スイッチング回路群
１３、３２ 制御部
２０ グループ
２１ 画素群
２２ シフトレジスタ（信号処理回路）
２３ 変換回路（信号処理回路）
２４ スイッチング回路
２５ 出力端子

Claims (5)

1. 複数のグループのそれぞれについて、
   光電変換を行う複数の画素と、
   該複数の画素からの複数の画素電荷を複数の画素電圧に変換し、一連の電圧信号として出力する信号処理動作を行う信号処理回路と、
   該信号処理回路からの電圧信号の出力をオン・オフするスイッチング回路と、を備え、
   前記複数のグループにおける複数の信号処理回路に対し前記信号処理動作を同時に開始するように指示し、それから所定のタイミングに基づいて、前記複数のグループにおける複数のスイッチング回路に対し、同時にオンするように指示する制御部を備える撮像装置。
2. 前記制御部は、前記複数のグループのそれぞれについて、前記信号処理回路から最初に出力される第１の画素電圧を検出し、
   前記所定のタイミングは、前記制御部が前記複数のグループの第１の画素電圧を検出した以後のタイミングである、請求項１に記載の撮像装置。
3. 前記所定のタイミングは、前記複数の信号処理回路が前記信号処理動作を開始してから所定の期間以後のタイミングである、請求項１に記載の撮像装置。
4. 請求項１から３の何れか１項に記載の撮像装置としてコンピュータを機能させるための制御プログラムであって、上記制御部としてコンピュータを機能させるための制御プログラム。
5. 複数のグループのそれぞれについて、光電変換を行う複数の画素と、該複数の画素からの複数の画素電荷を複数の画素電圧に変換し、一連の電圧信号として出力する信号処理動作を行う信号処理回路と、を備える撮像装置の制御方法であって、
   前記複数のグループにおける複数の信号処理回路に対し前記信号処理動作を同時に開始させるステップと、
   前記複数のグループについて、前記複数の信号処理回路からの電圧信号の出力をそれぞれオン・オフする複数のスイッチング回路に対し、前記開始から所定のタイミングに基づいて同時にオンさせるステップと、を含む撮像装置の制御方法。

Images