KR20210147324A - 이미지 센싱 장치 및 그의 동작 방법 - Google Patents

이미지 센싱 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20210147324A
KR20210147324A KR1020200064367A KR20200064367A KR20210147324A KR 20210147324 A KR20210147324 A KR 20210147324A KR 1020200064367 A KR1020200064367 A KR 1020200064367A KR 20200064367 A KR20200064367 A KR 20200064367A KR 20210147324 A KR20210147324 A KR 20210147324A
Authority
KR
South Korea
Prior art keywords
signal
circuit
pixel
signals
ramp
Prior art date
Application number
KR1020200064367A
Other languages
English (en)
Inventor
송정은
박유진
서강봉
신민석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200064367A priority Critical patent/KR20210147324A/ko
Publication of KR20210147324A publication Critical patent/KR20210147324A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H04N5/36965—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H04N5/378—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 일실시예는 이미지 센싱 장치에 관한 것으로, 제1 및 제2 램프신호와 피사체와의 거리를 측정하기 위한 제1 및 제2 측정신호에 기초하여, 상기 제1 및 제2 측정신호의 레벨 차이에 대응하는 비교신호를 생성하기 위한 비교기; 및 상기 비교신호와 클럭신호에 기초하여 상기 제1 및 제2 측정신호의 레벨 차이에 대응하는 카운트신호를 생성하기 위한 카운터를 포함하는 이미지 센싱 장치를 제공한다.

Description

이미지 센싱 장치 및 그의 동작 방법{IMAGE SENSING DEVICE AND METHOD OF OPERATING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 이미지 센싱 장치 및 그의 동작 방법에 관한 것이다.
이미지 센싱 장치는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 소자이다. 이미지 센싱 장치는 크게 CCD(Charge Coupled Device)를 이용한 이미지 센싱 장치와, CMOS(Complementary Metal Oxide Semiconductor)를 이용한 이미지 센싱 장치로 구분될 수 있다. 최근에는 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점으로 인하여 CMOS를 이용한 이미지 센싱 장치가 많이 이용되고 있다.
본 발명의 실시예는 복수의 픽셀신호를 한 번의 A/D(analog to digital) 변환 동작을 통해 변환할 수 있는 이미지 센싱 장치 및 그의 동작 방법을 제공한다.
본 발명의 일 측면에 따르면, 이미지 센싱 장치는, 제1 및 제2 램프신호와 피사체와의 거리를 측정하기 위한 제1 및 제2 측정신호에 기초하여, 상기 제1 및 제2 측정신호의 레벨 차이에 대응하는 비교신호를 생성하기 위한 비교기; 및 상기 비교신호와 클럭신호에 기초하여 상기 제1 및 제2 측정신호의 레벨 차이에 대응하는 카운트신호를 생성하기 위한 카운터를 포함할 수 있다.
상기 비교기는, 상기 제1 램프신호를 입력받는 제1 비반전 입력단; 상기 제1 측정신호를 입력받는 제1 반전 입력단; 상기 제2 측정신호를 입력받는 제2 비반전 입력단; 상기 제2 램프신호를 입력받는 제2 반전 입력단; 및 상기 비교신호를 출력하는 제1 출력단을 포함할 수 있다.
상기 비교기는, 제1 전압단과 출력단 쌍 사이에 접속된 공통 전류 공급 회로; 상기 출력단 쌍과 제1 노드 사이에 접속되고, 상기 제1 측정신호와 상기 제2 램프신호를 입력받는 제1 입력 회로; 상기 제1 노드와 제2 전압단 사이에 접속되는 제1 싱크 회로; 상기 출력단 쌍과 제2 노드 사이에 접속되고, 상기 제2 측정신호와 상기 제2 램프신호를 입력받는 제2 입력 회로; 및 상기 제2 노드와 상기 제2 전압단 사이에 접속되는 제2 싱크 회로를 포함할 수 있다.
상기 제1 입력 회로는, 상기 출력단 쌍 중 제1 출력단과 상기 제1 노드 사이에 접속되고, 상기 제1 측정신호를 입력받는 제1 입력 소자; 및 상기 출력단 쌍 중 제2 출력단과 상기 제1 노드 사이에 접속되고, 상기 제1 램프신호를 입력받는 제2 입력 소자를 포함할 수 있다.
상기 제2 입력 회로는, 상기 출력단 쌍 중 제1 출력단과 상기 제2 노드 사이에 접속되고, 상기 제2 램프신호를 입력받는 제3 입력 소자; 및 상기 출력단 쌍 중 제2 출력단과 상기 제2 노드 사이에 접속되고, 상기 제2 측정신호를 입력받는 제4 입력 소자를 포함할 수 있다.
상기 비교기는, 상기 제1 및 제2 측정신호의 레벨 차이보다 상기 제1 및 제2 램프신호의 레벨 차이가 클 때 상기 비교신호를 제1 레벨에서 제2 레벨로 천이(transition)할 수 있다.
상기 제1 및 제2 램프신호는 동일한 램핑 범위에서 서로 반대 방향으로 램핑할 수 있다.
상기 이미지 센싱 장치는, 상기 피사체와의 거리를 측정하기 위한 픽셀 쌍; 상기 픽셀 쌍으로부터 생성되는 픽셀신호 쌍 중 제1 픽셀신호를 샘플링하여 상기 제1 측정신호를 생성하기 위한 제1 샘플링 회로; 및 상기 픽셀신호 쌍 중 제2 픽셀신호를 샘플링하여 상기 제2 측정신호를 생성하기 위한 제2 샘플링 회로를 더 포함할 수 있다.
본 발명의 다른 측면에 따르면, 이미지 센싱 장치의 동작 방법은, 적어도 하나의 픽셀 쌍으로부터 제1 및 제2 픽셀신호가 생성되는 단계; 및 한 번의 A/D(analog to digital) 변환 동작을 통해 상기 제1 및 제2 픽셀신호의 레벨 차이에 대응하는 거리 정보 신호를 생성하는 단계를 포함할 수 있다.
상기 거리 정보 신호는 제1 및 제2 램프신호와 상기 제1 및 제2 픽셀신호에 기초하여 생성될 수 있다.
상기 거리 정보 신호를 생성하는 단계는, 상기 제1 및 제2 램프신호가 램핑하기 시작하는 시점부터 다음의 수학식 1 내지 3을 총족하는 최초 시점까지 클럭신호를 카운팅함으로써 상기 거리 정보 신호를 생성할 수 있다.
[수학식 1]
Figure pat00001
[수학식 2]
Figure pat00002
[수학식 3]
Figure pat00003
여기서, "VREFP"는 상기 제1 램프신호에 대응하고, "VINN"은 상기 제1 픽셀신호에 대응하고, "VINP"는 상기 제2 픽셀신호에 대응하고, "VREFN"은 상기 제2 램프신호에 대응함.
상기 제1 및 제2 램프신호는 동일한 램핑 범위에서 서로 반대 방향으로 램핑할 수 있다.
본 발명의 실시예는 복수의 픽셀신호를 한 번의 A/D(analog to digital) 변환 동작을 통해 변환함으로써 상기 A/D 변환과 관련된 회로(즉, 신호변환기)의 면적을 줄일 수 있고 상기 A/D 변환 시 시간 소요 및 전력 소모를 줄일 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 이미지 센싱 장치의 블록 구성도이다.
도 2는 도 1에 도시된 픽셀 어레이의 픽셀 쌍의 회로도이다.
도 3은 도 1에 도시된 신호변환기의 일예를 보인 블록 구성도이다.
도 4는 도 3에 도시된 비교기의 회로도이다.
도 5는 도 1에 도시된 신호변환기의 다른 예를 보인 블록 구성도이다.
도 6은 도 5에 도시된 비교기의 회로도이다.
도 7은 도 1에 도시된 이미지 센싱 장치의 동작을 설명하기 위한 타이밍도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "접속"되어 있다고 할 때 이는 "직접적으로 접속"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 접속"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1에는 본 발명의 제1 실시예에 따른 이미지 센싱 장치가 블록 구성도로 도시되어 있다.
도 1을 참조하면, 이미지 센싱 장치(100)는 TOF(time of flight) 방식을 이용하여 피사체(200)와의 거리(depth)를 나타내는 거리 정보 신호(DOUT)를 생성할 수 있다. 예컨대, 이미지 센싱 장치(100)는 피사체(200)에게 출력되는 제1 광신호(MS)와 피사체(200)로부터 반사되는 제2 광신호(RS)의 위상차를 검출함으로써 거리 정보 신호(DOUT)를 생성할 수 있다.
이미지 센싱 장치(100)는 광 발신기(110), 로우(row) 컨트롤러(130), 위상 컨트롤러(140), 픽셀 어레이(150), 램프신호 생성기(160) 및 신호변환기(170)를 포함할 수 있다.
광 발신기(110)는 파사체(200)에게 제1 광신호(MS)를 출력할 수 있다. 예컨대, 제1 광신호(MS)는 주기적으로 토글링하는 주기신호일 수 있다. 제1 광신호(MS)는 파사체(200)로부터 반사되어 제2 광신호(RS)로서 픽셀 어레이(150)로 수신될 수 있다.
로우(row) 컨트롤러(130)는 픽셀 어레이(150)를 로우 별로 제어하기 위한 복수의 로우 제어신호(CTRLs)를 생성할 수 있다. 예컨대, 로우 컨트롤러(130)는 픽셀 어레이(150)의 제1 로우에 배열된 픽셀들을 제어하기 위한 제1 로우 제어신호들을 생성할 수 있고, 픽셀 어레이(150)의 제n 로우에 배열된 픽셀들을 제어하기 위한 제n 로우 제어신호들을 생성할 수 있다(단, 'n'은 2보다 큰 자연수).
위상 컨트롤러(140)는 서로 다른 위상을 가지는 제1 및 제2 제어신호(MIXA, MIXB)를 생성할 수 있다. 예컨대, 제1 및 제2 제어신호(MIXA, MIXB)는 180도의 위상 차이를 가질 수 있다. 제1 및 제2 제어신호(MIXA, MIXB)는 제1 광신호(MS)와 동일한 주기를 가지며, 제1 및 제2 제어신호(MIXA, MIXB) 중 어느 하나는 제1 광신호(MS)와 동일한 위상을 가질 수 있다.
픽셀 어레이(150)는 제2 광신호(RS), 복수의 로우 제어신호(CTRLs), 제1 및 제2 제어신호(MIXA, MIXB)를 입력받고 복수의 픽셀신호(VPXs)를 생성할 수 있다. 픽셀 어레이(150)는 제2 광신호(RS)를 입력받을 때 주변광(background light)을 함께 입력받을 수 있다. 픽셀 어레이(150)는 피사체(200)와의 거리를 측정하기 위한 적어도 하나의 픽셀 쌍을 포함할 수 있다. 예컨대, 상기 픽셀 쌍은 복수의 로우 제어신호(CTRLs)에 기초하여 선택될 수 있고, 제1 및 제2 제어신호(MIXA, MIXB)와 제2 광신호(RS)에 기초하여 제1 및 제2 픽셀신호(VPX_A, VPX_B)를 생성할 수 있다. 제1 및 제2 제어신호(MIXA, MIXB)는 180도 위상 차이를 가지는 신호들일 수 있다. 상기 픽셀 쌍은 도 2를 참조하여 더욱 자세하게 설명한다.
램프신호 생성기(160)는 제1 및 제2 램프신호(VRAMP_A, VRAMP_B)를 생성할 수 있다. 제1 램프신호(VRAMP_A)와 제2 램프신호(VRAMP_B)는 동일한 램핑 범위에서 서로 반대 방향으로 램핑할 수 있다.
신호변환기(170)는 복수의 픽셀신호(VPXs)에 기초하여 거리 정보 신호(DOUT)를 생성할 수 있다. 예컨대, 신호변환기(170)는 제1 및 제2 픽셀신호(VPX_A, VPX_B)를 한꺼 번에 A/D(analog to digital) 변환하여 하나의 거리 정보 신호(DOUT)를 생성할 수 있다.
도 2에는 도 1에 설명된 상기 픽셀 쌍의 회로도가 도시되어 있다.
도 2를 참조하면, 상기 픽셀 쌍은 제1 픽셀(TAPA), 및 제2 픽셀(TAPB)을 포함할 수 있다.
제1 픽셀(TAPA)은 리셋신호(RX), 전달신호(TX), 선택신호(SX), 및 제1 제어신호(MIXA)에 기초하여 제1 픽셀신호(VPX_A)를 생성할 수 있다. 리셋신호(RX), 전달신호(TX), 및 선택신호(SX)는 앞서 설명한 복수의 로우 제어신호(CTRLs)에 포함되는 신호들일 수 있다. 예컨대, 제1 픽셀(TAPA)은 제1 센싱 회로(P1), 제1 전달회로(TT1), 제1 전하 저장 회로(C1), 제1 리셋회로(RT1), 제1 구동회로(DT1), 및 제1 선택회로(ST1)를 포함할 수 있다.
제1 센싱 회로(P1)는 제1 전달회로(TT1)와 저전압단 사이에 접속될 수 있다. 제1 센싱 회로(P1)는 제1 제어신호(MIXA)에 기초하여 제2 광신호(RS)와 상기 주변광에 대응하는 제1 전하들을 생성할 수 있다. 예컨대, 제1 센싱 회로(P1)는 포토 다이오드를 포함할 수 있다.
제1 전달회로(TT1)는 제1 플로팅 확산(floating diffusion) 노드(FD1)와 제1 센싱 회로(P1) 사이에 접속될 수 있다. 제1 전달회로(TT1)는 전달신호(TX)에 기초하여 제1 센싱 회로(P1)가 리셋될 때 제1 리셋회로(RT1)와 제1 센싱회로(P1) 사이를 연결해 주거나 또는 제1 센싱 회로(P1)로부터 생성된 상기 제1 전하들을 제1 전하 저장 회로(C1)에게 전달할 수 있다. 예컨대, 제1 전달회로(TT1)는 NMOS 트랜지스터를 포함할 수 있다.
제1 전하 저장 회로(C1)는 제1 플로팅 확산 노드(FD1)와 상기 저전압단 사이에 접속될 수 있다. 예컨대, 제1 전하 저장 회로(C1)는 기생 커패시터일 수 있다.
제1 리셋회로(RT1)는 고전압단과 제1 센싱회로(P1) 사이에 접속될 수 있다. 제1 리셋회로(RT1)는 리셋신호(RX)에 기초하여 제1 센싱 회로(P1)와 제1 전하 저장 노드(C1)를 리셋할 수 있다. 예컨대, 제1 리셋회로(RT1)는 NMOS 트랜지스터를 포함할 수 있다.
제1 구동회로(DT1)는 상기 고전압단과 제1 선택회로(ST1) 사이에 접속될 수 있다. 제1 구동회로(DT1)는 제1 플로팅 확산 노드(FD1)에 걸린 전압에 기초하여 상기 고전압단을 통해 공급되는 고전압으로 제1 컬럼라인(COL1)을 구동할 수 있다. 예컨대, 제1 구동회로(DT1)는 NMOS 트랜지스터를 포함할 수 있다.
제1 선택회로(ST1)는 제1 구동회로(DT1)와 제1 컬럼라인(COL1) 사이에 접속될 수 있다. 제1 선택회로(ST1)는 선택신호(SX)에 기초하여 제1 구동회로(DT1)와 제1 컬럼라인(COL1)을 선택적으로 접속할 수 있다. 예컨대, 제1 선택회로(ST1)는 NMOS 트랜지스터를 포함할 수 있다.
제2 픽셀(TAPB)은 리셋신호(RX), 전달신호(TX), 선택신호(SX), 및 제1 제어신호(MIXA)에 기초하여 제2 픽셀신호(VPX_B)를 생성할 수 있다. 예컨대, 제2 픽셀(TAPB)은 제2 센싱 회로(P2), 제2 전달회로(TT2), 제2 전하 저장 회로(C2), 제2 리셋회로(RT2), 제2 구동회로(DT2), 및 제2 선택회로(ST2)를 포함할 수 있다.
제2 센싱 회로(P2)는 제2 전달회로(TT2)와 저전압단 사이에 접속될 수 있다. 제2 센싱 회로(P2)는 제2 제어신호(MIXB)에 기초하여 제2 광신호(RS)와 상기 주변광에 대응하는 제2 전하들을 생성할 수 있다. 예컨대, 제2 센싱 회로(P2)는 포토 다이오드를 포함할 수 있다.
제2 전달회로(TT2)는 제2 플로팅 확산 노드(FD2)와 제2 센싱 회로(P2) 사이에 접속될 수 있다. 제2 전달회로(TT2)는 전달신호(TX)에 기초하여 제2 센싱 회로(P2)가 리셋될 때 제2 리셋회로(RT2)와 제2 센싱회로(P2) 사이를 연결해 주거나 또는 제2 센싱 회로(P2)로부터 생성된 상기 제2 전하들을 제2 전하 저장 회로(C2)에게 전달할 수 있다. 예컨대, 제2 전달회로(TT2)는 NMOS 트랜지스터를 포함할 수 있다.
제2 전하 저장 회로(C2)는 제2 플로팅 확산 노드(FD2)와 상기 저전압단 사이에 접속될 수 있다. 예컨대, 제2 전하 저장 회로(C2)는 기생 커패시터일 수 있다.
제2 리셋회로(RT2)는 상기 고전압단과 제2 센싱회로(P2) 사이에 접속될 수 있다. 제2 리셋회로(RT2)는 리셋신호(RX)에 기초하여 제2 센싱 회로(P2)와 제2 전하 저장 노드(C2)를 리셋할 수 있다. 예컨대, 제2 리셋회로(RT2)는 NMOS 트랜지스터를 포함할 수 있다.
제2 구동회로(DT2)는 상기 고전압단과 제2 선택회로(ST2) 사이에 접속될 수 있다. 제2 구동회로(DT2)는 제2 플로팅 확산 노드(FD2)에 걸린 전압에 기초하여 상기 고전압단을 통해 공급되는 고전압으로 제2 컬럼라인(COL2)을 구동할 수 있다. 예컨대, 제2 구동회로(DT2)는 NMOS 트랜지스터를 포함할 수 있다.
제2 선택회로(ST2)는 제2 구동회로(DT2)와 제2 컬럼라인(COL2) 사이에 접속될 수 있다. 제2 선택회로(ST2)는 선택신호(SX)에 기초하여 제1 구동회로(DT2)와 제2 컬럼라인(COL2)을 선택적으로 접속할 수 있다. 예컨대, 제2 선택회로(ST2)는 NMOS 트랜지스터를 포함할 수 있다.
도 3에는 도 1에 도시된 신호변환기(170)의 일예를 보인 블록 구성도가 도시되어 있다. 도 3에는 상기 픽셀 쌍에 대응하는 구성들만이 도시되어 있음에 유의한다.
도 3을 참조하면, 신호변환기(170)는 제1 샘플링회로(C1), 제2 샘플링회로(C2), 제3 샘플링회로(C3), 제4 샘플링회로(C4), 비교회로(171), 및 카운트회로(173)를 포함할 수 있다.
제1 샘플링회로(C1)는 제1 램프신호(VRAMP_A)를 샘플링하여 제1 기준램프신호(VREFP)를 생성할 수 있다. 예컨대, 제1 샘플링회로(C1)는 커패시터를 포함할 수 있다.
제2 샘플링회로(C2)는 제1 픽셀신호(VPX_A)를 샘플링하여 제1 측정신호(VINN)를 생성할 수 있다. 예컨대, 제2 샘플링회로(C2)는 커패시터를 포함할 수 있다.
제3 샘플링회로(C3)는 제2 픽셀신호(VPX_B)를 샘플링하여 제2 측정신호(VINP)를 생성할 수 있다. 예컨대, 제3 샘플링회로(C3)는 커패시터를 포함할 수 있다.
제4 샘플링회로(C4)는 제2 램프신호(VRAMP_B)를 샘플링하여 제2 기준램프신호(VREFN)를 생성할 수 있다. 예컨대, 제4 샘플링회로(C4)는 커패시터를 포함할 수 있다.
비교회로(171)는 4-입력(4-input)/2-출력(2-output) 구조를 가질 수 있다. 예컨대, 비교회로(171)는 제1 기준램프신호(VREFP)를 입력받는 제1 비반전(+) 입력단과, 제1 측정신호(VINN)를 입력받는 제1 반전(-) 입력단과, 제2 측정신호(VINP)를 입력받는 제2 비반전(+) 입력단과, 제2 기준램프신호(VREFN)를 입력받는 제2 반전(-) 입력단과, 비교신호(VOUTP)를 출력하는 제1 출력단을 가질 수 있다. 본 발명의 실시예에 따른 비교회로(171)는 제1 및 제2 출력단을 가지나 상기 제1 및 제2 출력단 중 제1 출력단을 통해 비교신호(COUTP)를 출력하는 것을 예로 들어 설명한다.
비교회로(171)는 제1 및 제2 기준램프신호(VREFP, VREFN)와 제1 및 제2 측정신호(VINN, VINP)를 입력받고, 제1 및 제2 측정신호(VINN, VINP)의 레벨 차이에 대응하는 비교신호(VOUTP)를 출력할 수 있다. 예컨대, 비교회로(171)는 한 번의 비교 동작을 통해 제1 및 제2 측정신호(VINN, VINP)의 레벨 차이에 대응하는 비교신호(VOUTP)를 생성할 수 있다.
카운트회로(173)는 비교신호(VOUP)와 클럭신호(CLK)에 기초하여 제1 및 제2 측정신호(VINN, VINP)의 레벨 차이에 대응하는 카운트신호를 거리 정보 신호(DOUT)로서 생성할 수 있다.
도 4에는 도 3에 도시된 비교회로(171)가 회로도로 도시되어 있다.
도 4를 참조하면, 비교회로(171)는 공통 전류 공급 회로(CL), 제1 입력회로(IN1), 제1 싱크 회로(CS1), 제2 입력회로(IN2), 제2 싱크 회로(CS2), 및 제1 내지 제4 스위치(SW1 ~ SW4)를 포함할 수 있다.
공통 전류 공급 회로(CL)는 고전압단과 출력단 쌍(NN, PP) 사이에 접속될 수 있다.
제1 입력회로(IN1)는 출력단 쌍(NN, PP)과 제1 노드(CC1) 사이에 접속될 수 있다. 제1 입력회로(IN1)는 제1 측정신호(VINN)와 제1 기준램프신호(VREFP)를 입력받을 수 있다. 예컨대, 제1 입력회로(IN1)는 제1 입력소자와 제2 입력소자를 포함할 수 있다. 상기 제1 입력소자는 출력단 쌍(NN, PP) 중 제1 출력단(PP)과 제1 노드(CC1) 사이에 접속되고 제1 측정신호(VINN)를 입력받을 수 있다. 상기 제2 입력소자는 출력단 쌍(NN, PP) 중 제2 출력단(NN)과 제1 노드(CC1) 사이에 접속되고, 제1 기준램프신호(VREFP)를 입력받을 수 있다.
제1 싱크 회로(CS1)는 제1 노드(CC1)와 저전압단 사이에 접속될 수 있다.
제2 입력회로(IN2)는 출력단 쌍(NN, PP)과 제2 노드(CC2) 사이에 접속될 수 있다. 제2 입력회로(IN2)는 제2 측정신호(VINP)와 제2 기준램프신호(VREFN)를 입력받을 수 있다. 예컨대, 제2 입력회로(IN2)는 제3 입력소자와 제4 입력소자를 포함할 수 있다. 상기 제3 입력소자는 출력단 쌍(NN, PP) 중 제2 출력단(NN)과 제2 노드(CC2) 사이에 접속되고 제2 측정신호(VINP)를 입력받을 수 있다. 상기 제4 입력소자는 출력단 쌍(NN, PP) 중 제2 출력단(PP)과 제2 노드(CC2) 사이에 접속되고, 제2 기준램프신호(VREFN)를 입력받을 수 있다.
제2 싱크 회로(CS2)는 제2 노드(CC2)와 상기 저전압단 사이에 접속될 수 있다.
제1 스위치(SW1)는 상기 제1 비반전(+) 입력단과 제2 출력단(NN) 사이에 접속될 수 있다.
제2 스위치(SW2)는 상기 제1 반전(-) 입력단과 제1 출력단(PP) 사이에 접속될 수 있다.
제3 스위치(SW3)는 상기 제2 비반전(+) 입력단과 제2 출력단(NN) 사이에 접속될 수 있다.
제4 스위치(SW4)는 상기 제2 반전(-) 입력단과 제1 출력단(PP) 사이에 접속될 수 있다.
상기와 같이 구성되는 비교회로(171)는 다음의 수학식 1 내지 3의 조건에 따라 비교신호(VOUTP)를 천이(transition)할 수 있다.
Figure pat00004
Figure pat00005
Figure pat00006
즉, 비교회로(171)는 제1 및 제2 측정신호(VINN, VINP)의 레벨 차이보다 제1 및 제2 기준램프신호(VREFP, VREFN)의 레벨 차이가 클 때 비교신호(VOUTP)를 제1 레벨(예: 논리 로우 레벨)에서 제2 레벨(예: 논리 하이 레벨)로 천이할 수 있다. 특히, 비교회로(171)는 제1 및 제2 측정신호(VINN, VINP)의 레벨 차이에 기초하여 비교신호(VOUTP)를 생성하기 때문에, 비교신호(VOUTP)에는 상기 주변광이 상쇄된 결과가 반영될 수 있다.
도 5에는 도 1에 도시된 신호변환기(170)의 다른 예를 보인 블록 구성도가 도시되어 있다. 도 5에는 상기 픽셀 쌍에 대응하는 구성들만이 도시되어 있음에 유의한다.
도 5를 참조하면, 신호변환기(170)는 제1 샘플링회로(C1), 제2 샘플링회로(C2), 제3 샘플링회로(C3), 제4 샘플링회로(C4), 비교회로(171), 및 카운트회로(173)를 포함할 수 있다.
제1 샘플링회로(C1)는 제2 픽셀신호(VPX_B)를 샘플링하여 제2 측정신호(VINP)를 생성할 수 있다. 예컨대, 제1 샘플링회로(C1)는 커패시터를 포함할 수 있다.
제2 샘플링회로(C2)는 제2 램프신호(VRAMP_B)를 샘플링하여 제2 기준램프신호(VREFN)를 생성할 수 있다. 예컨대, 제2 샘플링회로(C2)는 커패시터를 포함할 수 있다.
제3 샘플링회로(C3)는 제1 램프신호(VRAMP_A)를 샘플링하여 제1 기준램프신호(VREFP)를 생성할 수 있다. 예컨대, 제3 샘플링회로(C3)는 커패시터를 포함할 수 있다.
제4 샘플링회로(C4)는 제1 픽셀신호(VPX_A)를 샘플링하여 제1 측정신호(VINN)를 생성할 수 있다. 예컨대, 제4 샘플링회로(C4)는 커패시터를 포함할 수 있다.
비교회로(171)는 4-입력(4-input)/2-출력(2-output) 구조를 가질 수 있다. 예컨대, 비교회로(171)는 제2 측정신호(VINP)를 입력받는 제1 비반전(+) 입력단과, 제2 기준램프신호(VREFN)를 입력받는 제1 반전(-) 입력단과, 제1 기준램프신호(VREFP)를 입력받는 제2 비반전(+) 입력단과, 제1 측정신호(VINN)를 입력받는 제2 반전(-) 입력단과, 비교신호(VOUTP)를 출력하는 제1 출력단을 가질 수 있다. 본 발명의 실시예에 따른 비교회로(171)는 제1 및 제2 출력단을 가지나, 상기 제1 및 제2 출력단 중 제1 출력단을 통해 비교신호(VOUTP)를 출력하는 것을 예로 들어 설명한다.
비교회로(171)는 제1 및 제2 기준램프신호(VREFP, VREFN)와 제1 및 제2 측정신호(VINN, VINP)를 입력받고, 제1 및 제2 측정신호(VINN, VINP)의 레벨 차이에 대응하는 비교신호(VOUTP)를 출력할 수 있다. 예컨대, 비교회로(171)는 한 번의 비교 동작을 통해 제1 및 제2 측정신호(VINN, VINP)의 레벨 차이에 대응하는 비교신호(VOUTP)를 생성할 수 있다.
카운트회로(173)는 비교신호(VOUP)와 클럭신호(CLK)에 기초하여 제1 및 제2 측정신호(VINN, VINP)의 레벨 차이에 대응하는 카운트신호를 거리 정보 신호(DOUT)로서 생성할 수 있다.
도 6에는 도 5에 도시된 비교회로(171)가 회로도로 도시되어 있다.
도 6을 참조하면, 비교회로(171)는 공통 전류 공급 회로(CL), 제1 입력회로(IN1), 제1 싱크 회로(CS1), 제2 입력회로(IN2), 제2 싱크 회로(CS2), 제1 내지 제4 스위치(SW1 ~ SW4)를 포함할 수 있다.
공통 전류 공급 회로(CL)는 고전압단과 출력단 쌍(NN, PP) 사이에 접속될 수 있다.
제1 입력회로(IN1)는 출력단 쌍(NN, PP)과 제1 노드(CC1) 사이에 접속될 수 있다. 제1 입력회로(IN1)는 제2 측정신호(VINP)와 제2 기준램프신호(VREFN)를 입력받을 수 있다. 예컨대, 제1 입력회로(IN1)는 제1 입력소자와 제2 입력소자를 포함할 수 있다. 상기 제1 입력소자는 출력단 쌍(NN, PP) 중 제1 출력단(PP)과 제1 노드(CC1) 사이에 접속되고 제2 기준램프신호(VREFN)를 입력받을 수 있다. 상기 제2 입력소자는 출력단 쌍(NN, PP) 중 제2 출력단(NN)과 제1 노드(CC1) 사이에 접속되고, 제2 측정신호(VINP)를 입력받을 수 있다.
제1 싱크 회로(CS1)은 제1 노드(CC1)와 저전압단 사이에 접속될 수 있다.
제2 입력회로(IN2)는 출력단 쌍(NN, PP)과 제2 노드(CC2) 사이에 접속될 수 있다. 제2 입력회로(IN2)는 제1 측정신호(VINN)와 제1 기준램프신호(VREFP)를 입력받을 수 있다. 예컨대, 제2 입력회로(IN2)는 제3 입력소자와 제4 입력소자를 포함할 수 있다. 상기 제3 입력소자는 출력단 쌍(NN, PP) 중 제2 출력단(NN)과 제2 노드(CC2) 사이에 접속되고 제1 기준램프신호(VREFP)를 입력받을 수 있다. 상기 제4 입력소자는 출력단 쌍(NN, PP) 중 제2 출력단(PP)과 제2 노드(CC2) 사이에 접속되고 제1 측정신호(VINN)를 입력받을 수 있다.
제2 싱크 회로(CS2)은 제2 노드(CC2)와 상기 저전압단 사이에 접속될 수 있다.
제1 스위치(SW1)는 상기 제1 비반전(+) 입력단과 제2 출력단(NN) 사이에 접속될 수 있다.
제2 스위치(SW2)는 상기 제1 반전(-) 입력단과 제1 출력단(PP) 사이에 접속될 수 있다.
제3 스위치(SW3)는 상기 제2 비반전(+) 입력단과 제2 출력단(NN) 사이에 접속될 수 있다.
제4 스위치(SW4)는 상기 제2 반전(-) 입력단과 제1 출력단(PP) 사이에 접속될 수 있다.
상기와 같이 구성되는 비교회로(171)는 위의 수학식 1 내지 3의 조건에 따라 비교신호(VOUTP)를 천이할 수 있다. 즉, 비교회로(171)는 제1 및 제2 측정신호(VINN, VINP)의 레벨 차이보다 제1 및 제2 기준램프신호(VREFP, VREFN)의 레벨 차이가 클 때 비교신호(VOUTP)를 제1 레벨(예: 논리 하이 레벨)에서 제2 레벨(예: 논리 로우 레벨)로 천이할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 이미지 센싱 장치(100)의 동작을 설명한다.
도 7 및 도 8에는 도 1에 도시된 이미지 센싱 장치의 동작을 설명하기 위한 타이밍도가 도시되어 있다. 도 7은 제1 픽셀신호(VPX_A)의 전압 레벨이 제2 픽셀신호(VPX_B)의 전압 레벨보다 낮은 경우를 보여주고, 도 8은 제1 픽셀신호(VPX_A)의 전압 레벨이 제2 픽셀신호(VPX_B)의 전압 레벨보다 높은 경우를 보여준다. 이하에서는 도 7을 대표적으로 설명한다.
도 7을 참조하면, 리드아웃 구간은 리셋신호(RX)와 선택신호(SX)가 논리 하이 레벨로 활성화된 구간을 포함할 수 있다. 상기 리드아웃 구간은 노출(integration) 구간(도면에 미도시) 직후의 구간을 포함할 수 있다. 참고로, 상기 노출 구간은 리셋신호(RX)와 선택신호(SX)가 논리 로우 레벨로 비활성화된 구간을 포함할 수 있고, 제1 광신호(MS)가 출력되고 제2 광신호(RS)가 수신되는 구간을 포함할 수 있다.
상기 리드아웃 구간 중 초기 구간 동안, 제1 내지 제4 스위치(SW1 ~ SW4)는 스위치 제어신호(SW)에 기초하여 단락(short)되고, 그로 인해 비교회로(171)는 오토 제로(auto-zero) 동작을 수행할 수 있다. 이때, 상기 픽셀 쌍으로부터 출력되는 제1 및 제2 픽셀신호(VPX_A, VPX_B)는 제1 및 제2 측정신호(VINN, VINP)로서 각각의 샘플링회로에 샘플링될 수 있다.
상기 리드아웃 구간 중 후기 구간 동안, 신호변환기(170)는 한 번의 A/D 변환 동작을 통해 제1 및 제2 픽셀신호(VPX_A, VPX_B)의 레벨 차이에 대응하는 거리 정보 신호(DOUT)를 생성할 수 있다. 예컨대, 비교회로(171)는 제1 및 제2 픽셀신호(VPX_A, VPX_B)에 대응하는 제1 및 제2 측정신호(VINN, VINP)와 서로 반대 방향으로 램핑하는 제1 및 제2 기준램프신호(VREFN, VREFP)를 입력받고, 위의 수학식 1 내지 3의 조건을 충족할 때 비교신호(VOUTP)를 천이할 수 있다. 카운트회로(173)는 제1 및 제2 기준램프신호(VREFP, VREFN)가 램핑하기 시작하는 시점부터 비교신호(VOUTP)가 천이하는 시점(즉, 위의 수학식 1 내지 3의 조건을 충족하는 최초 시점)까지 클럭신호(CLK)를 카운팅함으로써 거리 정보 신호(DOUT)를 생성할 수 있다.
이와 같은 본 발명의 실시예에 따르면, 제1 및 제2 픽셀신호를 대상으로 한 번의 A/D 변환 동작을 수행할 수 있는 이점이 있고, 상기 제1 및 제2 픽셀신호의 레벨 차이에 대응하는 거리 정보 신호를 상기 한 번의 A/D 변환 동작의 결과로서 얻을 수 있는 이점이 있다. 아울러, 상기 한 번의 A/D 변환 동작 시 상기 제1 및 제2 픽셀신호의 레벨 차이를 이용함으로써 상기 제1 및 제2 픽셀신호에 각각 반영된 주변광이 상쇄되는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 이미지 센싱 장치 110 : 광 발신기
130 : 로우 컨트롤러 140 : 위상 컨트롤러
150 : 픽셀 어레이 160 : 램프신호 생성기
170 : 신호변환기

Claims (12)

  1. 제1 및 제2 램프신호와 피사체와의 거리를 측정하기 위한 제1 및 제2 측정신호에 기초하여, 상기 제1 및 제2 측정신호의 레벨 차이에 대응하는 비교신호를 생성하기 위한 비교회로; 및
    상기 비교신호와 클럭신호에 기초하여 상기 제1 및 제2 측정신호의 레벨 차이에 대응하는 카운트신호를 생성하기 위한 카운트회로
    를 포함하는 이미지 센싱 장치.
  2. 제1항에 있어서,
    상기 비교회로는,
    상기 제1 램프신호를 입력받는 제1 비반전 입력단;
    상기 제1 측정신호를 입력받는 제1 반전 입력단;
    상기 제2 측정신호를 입력받는 제2 비반전 입력단;
    상기 제2 램프신호를 입력받는 제2 반전 입력단; 및
    상기 비교신호를 출력하는 제1 출력단을 포함하는 이미지 센싱 장치.
  3. 제1항에 있어서,
    상기 비교회로는,
    제1 전압단과 출력단 쌍 사이에 접속된 공통 전류 공급 회로;
    상기 출력단 쌍과 제1 노드 사이에 접속되고, 상기 제1 측정신호와 상기 제1 램프신호를 입력받는 제1 입력 회로;
    상기 제1 노드와 제2 전압단 사이에 접속되는 제1 싱크 회로;
    상기 출력단 쌍과 제2 노드 사이에 접속되고, 상기 제2 측정신호와 상기 제2 램프신호를 입력받는 제2 입력 회로; 및
    상기 제2 노드와 상기 제2 전압단 사이에 접속되는 제2 싱크 회로를 포함하는 이미지 센싱 장치.
  4. 제3항에 있어서,
    상기 제1 입력 회로는,
    상기 출력단 쌍 중 제1 출력단과 상기 제1 노드 사이에 접속되고, 상기 제1 측정신호를 입력받는 제1 입력 소자; 및
    상기 출력단 쌍 중 제2 출력단과 상기 제1 노드 사이에 접속되고, 상기 제1 램프신호를 입력받는 제2 입력 소자를 포함하는 이미지 센싱 장치.
  5. 제3항에 있어서,
    상기 제2 입력 회로는,
    상기 출력단 쌍 중 제1 출력단과 상기 제2 노드 사이에 접속되고, 상기 제2 램프신호를 입력받는 제3 입력 소자; 및
    상기 출력단 쌍 중 제2 출력단과 상기 제2 노드 사이에 접속되고, 상기 제2 측정신호를 입력받는 제4 입력 소자를 포함하는 이미지 센싱 장치.
  6. 제1항에 있어서,
    상기 비교회로는,
    상기 제1 및 제2 측정신호의 레벨 차이보다 상기 제1 및 제2 램프신호의 레벨 차이가 클 때 상기 비교신호를 제1 레벨에서 제2 레벨로 천이(transition)하는 이미지 센싱 장치.
  7. 제1항에 있어서,
    상기 제1 및 제2 램프신호는 동일한 램핑 범위에서 서로 반대 방향으로 램핑하는 이미지 센싱 장치.
  8. 제1항에 있어서,
    상기 피사체와의 거리를 측정하기 위한 픽셀 쌍;
    상기 픽셀 쌍으로부터 생성되는 픽셀신호 쌍 중 제1 픽셀신호를 샘플링하여 상기 제1 측정신호를 생성하기 위한 제1 샘플링회로; 및
    상기 픽셀신호 쌍 중 제2 픽셀신호를 샘플링하여 상기 제2 측정신호를 생성하기 위한 제2 샘플링회로를 더 포함하는 이미지 센싱 장치.
  9. 적어도 하나의 픽셀 쌍으로부터 제1 및 제2 픽셀신호가 생성되는 단계; 및
    한 번의 A/D(analog to digital) 변환 동작을 통해 상기 제1 및 제2 픽셀신호의 레벨 차이에 대응하는 거리 정보 신호를 생성하는 단계
    를 포함하는 이미지 센싱 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 거리 정보 신호는 제1 및 제2 램프신호와 상기 제1 및 제2 픽셀신호에 기초하여 생성되는 이미지 센싱 장치의 동작 방법.
  11. 제10항에 있어서,
    상기 거리 정보 신호를 생성하는 단계는,
    상기 제1 및 제2 램프신호가 램핑하기 시작하는 시점부터 다음의 수학식 1 내지 3을 총족하는 최초 시점까지 클럭신호를 카운팅함으로써 상기 거리 정보 신호를 생성하는 이미지 센싱 장치의 동작 방법.
    [수학식 1]
    Figure pat00007

    [수학식 2]
    Figure pat00008

    [수학식 3]
    Figure pat00009

    여기서, "VREFP"는 상기 제1 램프신호에 대응하고, "VINN"은 상기 제1 픽셀신호에 대응하고, "VINP"는 상기 제2 픽셀신호에 대응하고, "VREFN"은 상기 제2 램프신호에 대응함.
  12. 제10항에 있어서,
    상기 제1 및 제2 램프신호는 동일한 램핑 범위에서 서로 반대 방향으로 램핑하는 이미지 센싱 장치의 동작 방법.
KR1020200064367A 2020-05-28 2020-05-28 이미지 센싱 장치 및 그의 동작 방법 KR20210147324A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200064367A KR20210147324A (ko) 2020-05-28 2020-05-28 이미지 센싱 장치 및 그의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200064367A KR20210147324A (ko) 2020-05-28 2020-05-28 이미지 센싱 장치 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210147324A true KR20210147324A (ko) 2021-12-07

Family

ID=78868441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200064367A KR20210147324A (ko) 2020-05-28 2020-05-28 이미지 센싱 장치 및 그의 동작 방법

Country Status (1)

Country Link
KR (1) KR20210147324A (ko)

Similar Documents

Publication Publication Date Title
US9979920B2 (en) Solid-state image device, image data transmission method, and camera system with a single-end driver and differential driver
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
JP5734121B2 (ja) 固体撮像装置
KR100718646B1 (ko) 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법
JP4305507B2 (ja) 撮像装置およびカメラ
US8243178B2 (en) Physical quantity distribution detecting apparatus and imaging apparatus
US20130206961A1 (en) Solid-state image sensing device
KR101926606B1 (ko) 이미지 센서 및 이를 이용한 이미지 처리 장치
JP2012165168A (ja) 半導体装置、物理情報取得装置、及び、信号読出し方法
WO2015190288A1 (ja) イメージセンサ、電子機器、コンパレータ、及び、駆動方法
US9900538B2 (en) Phase delay counting analog-to-digital converter circuitry
JPWO2008018363A1 (ja) イメージセンサ駆動装置
KR20190001971A (ko) 이미지 센서 및 그것에 포함되는 전자 회로
JP2012160845A (ja) 撮像装置
US8817146B2 (en) Imaging device including latch circuits with switching devices in between
US8520796B2 (en) Signal transfer circuit and image pickup device
KR100843194B1 (ko) 램프신호 발생회로
US10757357B2 (en) Imaging element, imaging device, and endoscope
KR20210147324A (ko) 이미지 센싱 장치 및 그의 동작 방법
JP5070945B2 (ja) 固体撮像装置、撮像装置
JP2007306348A (ja) 固体撮像装置
KR20220141624A (ko) 이미지 센싱 장치
JP2017212564A (ja) 撮像装置、および制御方法
US7298403B2 (en) Image reading device
KR20220105292A (ko) 이미지 센싱 장치 및 그의 동작 방법