JP2009130799A - 信号処理回路およびそれを備えた撮像装置 - Google Patents

Abstract

【課題】ノイズを低減し、かつ画質の劣化を防ぐことが可能な信号処理回路およびそれを備えた撮像装置を提供する。
【解決手段】信号処理回路１０１は、受けた光をアナログ電気信号に変換する光／電気変換回路ＰＤＵと、変換されたアナログ電気信号をサンプリングして保持するサンプル／ホールド回路ＳＨと、保持されたアナログ電気信号をデジタル信号に変換するアナログ／デジタル変換回路ＡＤとを複数組備え、複数組のうちの少なくとも１組に属するサンプル／ホールド回路ＳＨおよびアナログ／デジタル変換回路ＡＤのうちの少なくともいずれか一方は、他の組に属するサンプル／ホールド回路ＳＨおよびアナログ／デジタル変換回路ＡＤとは異なるタイミング信号に基づいて動作し、複数組に属する各光／電気変換回路ＰＤＵは共通のタイミング信号に基づいて動作する。
【選択図】図１

Description

本発明は、信号処理回路およびそれを備えた撮像装置に関し、特に、複数の回路の動作タイミングをずらす信号処理回路およびそれを備えた撮像装置に関する。

従来、ＣＭＯＳイメージセンサの設計方法として、多くの提案がなされており、非特許文献１においても６種類の方法が開示されている。これらの提案では、主にどのようにして画質を改善するかということを目的としており、結果として今日非常に高いレベルまで画質が向上している。しかしながら、ＥＭＩ（Electro Magnetic Interference）等、機器が外部へ及ぼす電気的影響についてはほとんど考慮されていないのが現状である。

一方、一般的な電子回路のＥＭＩ低減方法として、並列に動作する複数の回路の動作タイミングをずらすことによって半導体装置のノイズピークを低減する方法については、多くの提案がなされている。たとえば、特許文献１記載の方法では、半導体集積回路を複数のエリアに分け、それぞれに位相の異なるクロックを与えて動作させることにより、ノイズを低減している。
特許第３６２０４４０号公報 米本和也著,"CCD/CMOSイメージセンサの基礎と応用",pp.192-203

しかしながら、特許文献１記載の方法をＣＭＯＳイメージセンサ等の撮像装置に適用すると、複数画素の各々に対応する各回路の動作タイミングがずれることから、画質が劣化してしまうという問題点があった。

それゆえに、本発明の目的は、ノイズを低減し、かつ画質の劣化を防ぐことが可能な信号処理回路およびそれを備えた撮像装置を提供することである。

上記課題を解決するために、本発明のある局面に係わる信号処理回路は、受けた光をアナログ電気信号に変換して出力する光／電気変換回路と、光／電気変換回路から受けたアナログ電気信号をサンプリングし、サンプリングしたアナログ電気信号を保持するとともに出力するサンプル／ホールド回路と、サンプル／ホールド回路から受けたアナログ電気信号をデジタル信号に変換するアナログ／デジタル変換回路とを複数組備え、複数組のうちの少なくとも１組に属するサンプル／ホールド回路およびアナログ／デジタル変換回路のうちの少なくともいずれか一方は、他の組に属するサンプル／ホールド回路およびアナログ／デジタル変換回路とは異なるタイミング信号に基づいて動作し、複数組に属する各光／電気変換回路は共通のタイミング信号に基づいて動作する。

好ましくは、複数組のうちの少なくとも１組に属するサンプル／ホールド回路およびアナログ／デジタル変換回路は、それぞれ他の組に属するサンプル／ホールド回路およびアナログ／デジタル変換回路とは異なるタイミング信号に基づいて動作する。

好ましくは、信号処理回路は、光／電気変換回路、サンプル／ホールド回路およびアナログ／デジタル変換回路をｎ組（ｎは２以上の自然数）と、時間差をもって順番にアサートされるｋ個（ｋはｋ≦ｎを満たす自然数）のタイミング信号を対応の組へそれぞれ出力するｋ個のタイミング回路とを備え、ｎ個のサンプル／ホールド回路およびｎ個のアナログ／デジタル変換回路は、対応のタイミング信号がアサートされると動作を開始する。

より好ましくは、ｋ個のタイミング回路は、以下の式を用いて時間差をもって順番にアサートされるタイミング信号をそれぞれ出力する。

Ｔ＜１／ＢＷ
ただし、Ｔは時間差、ＢＷは信号処理回路がノイズを低減する周波数帯域における最大周波数である。

好ましくは、複数個のサンプル／ホールド回路の各々は、光／電気変換回路から受けたアナログ電気信号のレベルに対応する電荷が蓄えられるキャパシタを含み、信号処理回路は、さらに、キャパシタへランプ信号を出力するランプ信号生成回路と、ランプ信号の出力開始に同期してカウントを開始し、カウント値を出力するカウンタとを備え、複数個のアナログ／デジタル変換回路の各々は、キャパシタの充電電圧が閾値より大きくなるとラッチ信号を出力するラッチ信号生成回路と、ラッチ信号を受けて、カウンタから受けたカウント値をラッチするラッチ回路とを含み、ランプ信号生成回路は、複数個のサンプル／ホールド回路のうちの少なくともいずれか１個と他のサンプル／ホールド回路とへ異なるタイミングでランプ信号を出力する。

好ましくは、複数個のサンプル／ホールド回路の各々は、光／電気変換回路から受けたアナログ電気信号のレベルに対応する電荷が蓄えられるキャパシタと、キャパシタに電荷を蓄え、かつ保持するためのスイッチを含み、信号処理回路は、さらに、キャパシタへランプ信号を出力するランプ信号生成回路と、ランプ信号の出力開始に同期してカウントを開始し、カウント値を出力するカウンタとを備え、複数個のアナログ／デジタル変換回路の各々は、キャパシタの充電電圧が閾値より大きくなるとラッチ信号を出力するラッチ信号生成回路と、ラッチ信号を受けて、カウンタから受けたカウント値をラッチするラッチ回路とを含み、複数個のアナログ／デジタル変換回路のうちの少なくともいずれか１個に含まれるスイッチと他のアナログ／デジタル変換回路に含まれるスイッチとは、異なるタイミングでオン・オフされる。

好ましくは、複数個のサンプル／ホールド回路の各々は、光／電気変換回路から受けたアナログ電気信号のレベルに対応する電荷が蓄えられるキャパシタを含み、信号処理回路は、さらに、キャパシタへランプ信号を出力するランプ信号生成回路と、ランプ信号の出力開始に同期してカウントを開始し、カウント値を出力するカウンタとを備え、複数個のアナログ／デジタル変換回路の各々は、キャパシタの充電電圧を受けるノードを初期化するためのスイッチを有し、ノードのレベルが閾値より大きくなるとラッチ信号を出力するラッチ信号生成回路と、ラッチ信号を受けて、カウンタから受けたカウント値をラッチするラッチ回路とを含み、複数個のラッチ信号生成回路のうちの少なくともいずれか１個に含まれるスイッチと他のラッチ信号生成回路に含まれるスイッチとは、異なるタイミングでオン・オフされる。

上記課題を解決するために、本発明のある局面に係わる撮像装置は、光を照射する光学部と、信号処理回路とを備え、信号処理回路は、光学部から照射された光による像をアナログ電気信号に変換して出力する光／電気変換回路と、光／電気変換回路から受けたアナログ電気信号をサンプリングし、サンプリングしたアナログ電気信号を保持するとともに出力するサンプル／ホールド回路と、サンプル／ホールド回路から受けたアナログ電気信号をデジタル信号に変換するアナログ／デジタル変換回路とを複数組含み、複数組のうちの少なくとも１組に属するサンプル／ホールド回路およびアナログ／デジタル変換回路のうちの少なくともいずれか一方は、他の組に属するサンプル／ホールド回路およびアナログ／デジタル変換回路とは異なるタイミング信号に基づいて動作し、複数組に属する各光／電気変換回路は共通のタイミング信号に基づいて動作する。

本発明によれば、ノイズを低減し、かつ画質の劣化を防ぐことができる。

以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

［構成および基本動作］
図１は、本発明の実施の形態に係る信号処理回路の構成を示す図である。

図１を参照して、信号処理回路１０１は、光学部Ｌと、光／電気変換回路ＰＤＵ１〜ＰＤＵｎと、サンプル＆ホールド回路ＳＨ１〜ＳＨｎと、アナログ／デジタル変換回路ＡＤ１〜ＡＤｎと、タイミング回路Ｔ１〜Ｔ５とを備える。

以下、光／電気変換回路ＰＤＵ１〜ＰＤＵｎの各々を光／電気変換回路ＰＤＵと称する場合がある。また、サンプル＆ホールド回路ＳＨ１〜ＳＨｎの各々をサンプル＆ホールド回路ＳＨと称する場合がある。また、アナログ／デジタル変換回路ＡＤ１〜ＡＤｎの各々をアナログ／デジタル変換回路ＡＤと称する場合がある。ここでは、光／電気変換回路ＰＤＵ１，ＰＤＵ２，ＰＤＵｎ−１，ＰＤＵｎと、サンプル＆ホールド回路ＳＨ１，ＳＨ２，ＳＨｎ−１，ＳＨｎと、アナログ／デジタル変換回路ＡＤ１，ＡＤ２，ＡＤｎ−１，ＡＤｎとを代表的に図示して説明する。

信号処理回路１０１では、光／電気変換回路ＰＤＵと、サンプル＆ホールド回路ＳＨと、アナログ／デジタル変換回路ＡＤとの組がｎ個配置される。ｎは、たとえば数１００〜数１０００の数値である。

光学部Ｌは、光／電気変換回路ＰＤＵ１〜ＰＤＵｎに光を照射する。光／電気変換回路ＰＤＵ１〜ＰＤＵｎは、それぞれ撮像素子を含み、光学部Ｌから照射された光による像をアナログ電気信号に変換して対応のサンプル＆ホールド回路ＳＨへ出力する。

サンプル＆ホールド回路ＳＨ１〜ＳＨｎの各々は、対応の光／電気変換回路ＰＤＵから受けたアナログ電気信号をサンプリングして保持し、対応のアナログ／デジタル変換回路ＡＤへ出力する。

アナログ／デジタル変換回路ＡＤ１〜ＡＤｎの各々は、対応のサンプル＆ホールド回路ＳＨから受けたアナログ電気信号をデジタル信号に変換する。

タイミング回路Ｔ１は、光／電気変換回路ＰＤＵ１，ＰＤＵ２，ＰＤＵｎ−１，ＰＤＵｎへ共通のタイミング信号Ｔ１を出力する。タイミング回路Ｔ２は、サンプル＆ホールド回路ＳＨ１，ＳＨ２へ共通のタイミング信号Ｔ２を出力する。タイミング回路Ｔ３は、サンプル＆ホールド回路ＳＨｎ−１，ＳＨｎへ共通のタイミング信号Ｔ３を出力する。タイミング回路Ｔ４は、アナログ／デジタル変換回路ＡＤ１，ＡＤ２へ共通のタイミング信号Ｔ４を出力する。タイミング回路Ｔ５は、アナログ／デジタル変換回路ＡＤｎ−１，ＡＤｎへ共通のタイミング信号Ｔ５を出力する。タイミング信号Ｔ１〜Ｔ５は、それぞれ異なるタイミングでアサートされる。

これにより、光／電気変換回路ＰＤＵ１〜ＰＤＵｎは同じタイミングで動作する。また、サンプル＆ホールド回路ＳＨ１，ＳＨ２と、サンプル＆ホールド回路ＳＨｎ−１，ＳＨｎとは異なるタイミングで動作する。また、アナログ／デジタル変換回路ＡＤ１，ＡＤ２と、アナログ／デジタル変換回路ＡＤｎ−１，ＡＤｎとは異なるタイミングで動作する。

図２は、本発明の実施の形態に係る信号処理回路における各回路の動作タイミングを示すタイミングチャートである。

図２を参照して、まず、タイミング信号Ｔ１がアサートされる、すなわち論理ローレベルから論理ハイレベルに遷移する。そうすると、光／電気変換回路ＰＤＵ１，ＰＤＵ２，ＰＤＵｎ−１，ＰＤＵｎは図２の矢印で示すタイミングで同時に動作を開始し、光学部Ｌから照射された光による像をアナログ電気信号に変換してそれぞれサンプル＆ホールド回路ＳＨ１，ＳＨ２，ＳＨｎ−１，ＳＨｎへ出力する。

次に、タイミング信号Ｔ２がアサートされる、すなわち論理ローレベルから論理ハイレベルに遷移する。そうすると、サンプル＆ホールド回路ＳＨ１，ＳＨ２は、図２の矢印で示すタイミングで同時に動作を開始し、それぞれ光／電気変換回路ＰＤＵ１，ＰＤＵ２から受けたアナログ電気信号をサンプリングして保持し、アナログ／デジタル変換回路ＡＤ１，ＡＤ２へそれぞれ出力する。

次に、タイミング信号Ｔ３がアサートされる、すなわち論理ローレベルから論理ハイレベルに遷移する。そうすると、サンプル＆ホールド回路ＳＨｎ−１，ＳＨｎは、図２の矢印で示すタイミングで同時に動作を開始し、それぞれ光／電気変換回路ＰＤＵｎ−１，ＰＤＵｎから受けたアナログ電気信号をサンプリングして保持し、アナログ／デジタル変換回路ＡＤｎ−１，ＡＤｎへそれぞれ出力する。

次に、タイミング信号Ｔ４がアサートされる、すなわち論理ローレベルから論理ハイレベルに遷移する。そうすると、アナログ／デジタル変換回路ＡＤ１，ＡＤ２は、図２の矢印で示すタイミングで同時に動作を開始し、それぞれサンプル＆ホールド回路ＳＨ１，ＳＨ２から受けたアナログ電気信号をデジタル信号に変換する。

次に、タイミング信号Ｔ５がアサートされる、すなわち論理ローレベルから論理ハイレベルに遷移する。そうすると、アナログ／デジタル変換回路ＡＤｎ−１，ＡＤｎは、図２の矢印で示すタイミングで同時に動作を開始し、それぞれサンプル＆ホールド回路ＳＨｎ−１，ＳＨｎから受けたアナログ電気信号をデジタル信号に変換する。

ここで、光／電気変換回路ＰＤＵ、サンプル＆ホールド回路ＳＨおよびアナログ／デジタル変換回路ＡＤのｎ組をｋ（ｋは２以上かつｎ未満の自然数）個のグループに分けた場合について考える。

光／電気変換回路ＰＤＵは、すべてのグループで同時に動作を開始する。サンプル＆ホールド回路ＳＨ１〜ＳＨｎおよびアナログ／デジタル変換回路ＡＤ１〜ＡＤｎについては各グループ間で動作開始タイミングに時間差を与える。サンプル＆ホールド回路ＳＨ１〜ＳＨｎおよびアナログ／デジタル変換回路ＡＤ１〜ＡＤｎへそれぞれタイミング信号を出力するタイミング回路は、ｋ個のグループに対応してｋ個ずつ設けられる。これにより、サンプル＆ホールド回路ＳＨおよびアナログ／デジタル変換回路ＡＤをグループごとに別々のタイミングで動作させることができる。

図３は、各タイミング回路を起動するための信号を生成する構成の一例を示す図である。図３では、タイミング回路Ｔ１〜Ｔ３を代表的に示している。

図３を参照して、この回路は、直列接続された遅延素子Ｇ１〜Ｇ４を含む。遅延素子Ｇ１〜Ｇ４は、タイミング回路Ｔ１〜Ｔ３の動作を開始させるためのスイッチ信号Ｓを遅延させて出力する。

タイミング回路Ｔ１は、スイッチ信号Ｓを受けて、タイミング信号の出力を開始する。タイミング回路Ｔ２は、遅延素子Ｇ１，Ｇ２を通過したスイッチ信号Ｓを受けて、タイミング信号の出力を開始する。タイミング回路Ｔ３は、遅延素子Ｇ１〜Ｇ４を通過したスイッチ信号Ｓを受けて、タイミング信号の出力を開始する。

このように、信号処理回路１０１における各回路を異なるタイミングで動作させるためには、タイミング回路を任意の時間差で動作させればよい。すなわち、タイミング回路Ｔ１〜Ｔ３へ時間差をもって順番にアサートされる信号を与えればよい。

ところで、特許文献１記載の方法をＣＭＯＳイメージセンサ等の撮像装置に適用すると、複数画素の各々に対応する各回路の動作タイミングがずれることから、画質が劣化してしまうという問題点があった。

しかしながら、本発明の実施の形態に係る信号処理回路では、光／電気変換回路ＰＤＵ１〜ＰＤＵｎは共通のタイミング信号に基づいて動作する。そして、光／電気変換回路ＰＤＵ、サンプル＆ホールド回路ＳＨおよびアナログ／デジタル変換回路ＡＤの組のうち少なくとも１組に属するサンプル＆ホールド回路ＳＨおよびアナログ／デジタル変換回路ＡＤのうち少なくともいずれか一方は、他の組に属するサンプル＆ホールド回路ＳＨおよびアナログ／デジタル変換回路ＡＤとは異なるタイミング信号に基づいて動作する。このような構成により、受けた光をアナログ電気信号に変換するタイミングを光／電気変換回路ＰＤＵ間すなわち各画素間で共通にすることができるため、画質の劣化を防ぐことができる。また、サンプル＆ホールド回路ＳＨおよびアナログ／デジタル変換回路ＡＤの動作タイミングをずらすことにより、ノイズとなるピーク電流を小さくすることができるため、ノイズを低減することができる。

さらに、本発明の実施の形態に係る信号処理回路では、以下のような効果を得ることができる。すなわち、各回路の動作タイミングの時間差を調整することにより、信号処理回路１０１における任意の周波数成分のノイズレベルを低減することができる。

たとえば、同一振幅の２つの過渡波形を５ｎ（ナノ）秒ずらして足した場合には、足された２つの信号のうちの１００ＭＨｚの周波数成分は、互いに１８０度の位相差を持つことから打ち消しあって振幅が０になる。

すなわち、ノイズが発生し易い周波数が分かっている場合には、その周波数に合わせた時間差を各タイミング信号に与えることにより、ノイズを効果的に低減することができる。

図４は、本発明の実施の形態に係る信号処理回路におけるノイズ低減効果を示す図である。

ここでは、たとえばｎ＝１０００、ｋ＝４とする、すなわち信号処理回路１０１における１０００個の光／電気変換回路ＰＤＵ、１０００個のサンプル＆ホールド回路ＳＨおよび１０００個のアナログ／デジタル変換回路ＡＤを、各々が２５０個の光／電気変換回路ＰＤＵ、２５０個のサンプル＆ホールド回路ＳＨおよび２５０個のアナログ／デジタル変換回路ＡＤで構成される４つのグループに分ける。

そして、グループ間にＴ＝５ｎ秒の時間差を与えて動作させる、たとえば図１に示す信号処理回路１０１において、タイミング信号Ｔ２，Ｔ３に５ｎ秒の時間差を与え、かつタイミング信号Ｔ４，Ｔ５に５ｎ秒の時間差を与える。

そうすると、図４に示すように、５０ＭＨｚ、１００ＭＨｚ、１５０ＭＨｚの周波数成分のレベルを低減することができる。

ただし、ｆ＝１／Ｔより、ｆ＝２００ＭＨｚの信号については各タイミング信号の位相が一致するため、上記減衰効果は得られない。

したがって、タイミング回路Ｔ２〜Ｔ５が、以下の式を用いて所定時間差で順番にアサートされるタイミング信号を出力するように前述のスイッチ信号Ｓの遅延量を設定する。

Ｔ＜１／ＢＷ
ただし、Ｔは所定時間差、ＢＷは信号処理回路１０１がノイズを低減すべき周波数帯域における最大周波数である。

次に、より具体的な回路例として、カラムＡＤＣ方式を用いた撮像装置について説明する。

図５は、本発明の実施の形態に係る撮像装置の構成を示す図である。
図５を参照して、撮像装置２０１は、光／電気変換回路ＰＤＵと、基準電圧発生回路ＶＳと、アナログ／デジタル変換部５１と、カウンタ５２と、ランプ信号生成回路５３と、制御線ＲＳと、制御線ＡＤＲと、制御線ＴＧと、列信号線ＣＬとを備える。光／電気変換回路ＰＤＵは、フォトダイオード（撮像素子）ＰＤと、ＮチャネルＭＯＳトランジスタＭ１〜Ｍ４とを含む。アナログ／デジタル変換部５１は、サンプル＆ホールド回路ＳＨと、アナログ／デジタル変換回路ＡＤとを含む。サンプル＆ホールド回路ＳＨは、スイッチＳ３およびＳ４と、キャパシタＣ３とを含む。アナログ／デジタル変換回路ＡＤは、ラッチ信号生成回路６１と、ラッチＬＴ１とを含む。ラッチ信号生成回路６１は、スイッチＳ１およびＳ２と、ＮＯＴ回路Ａ１およびＡ２と、キャパシタＣ１およびＣ２とを含む。

なお、以下の説明において、制御線ＡＤＲが延伸する方向を行方向と称し、列信号線ＣＬが延伸する方向を列方向と称する。

図５では、撮像装置２０１における１画素分の構成が代表的に示されているが、たとえば撮像装置２０１がイメージセンサである場合には同様の構成が行方向に数百個〜数千個配置される。また、列方向に数百個〜数千個の画素分の光／電気変換回路ＰＤＵが配置され、列信号線ＣＬを介して基準電圧発生回路ＶＳおよびアナログ／デジタル変換部５１が共有される。

光／電気変換回路ＰＤＵにおいて、ＮチャネルＭＯＳトランジスタＭ１のゲートが制御線ＲＳに接続され、ドレインが電源電圧ＶＤＤの供給される電源ノードＶＤＤに接続され、ソースがノードＦＤに接続される。ＮチャネルＭＯＳトランジスタＭ２のゲートが制御線ＴＧに接続され、ドレインがノードＦＤに接続され、ソースがフォトダイオードＰＤのカソードに接続される。フォトダイオードＰＤのアノードが接地電圧ＶＳＳの供給される接地ノードＶＳＳに接続される。ＮチャネルＭＯＳトランジスタＭ３のゲートが制御線ＡＤＲに接続され、ドレインが電源ノードＶＤＤに接続され、ソースがＮチャネルＭＯＳトランジスタＭ４のドレインに接続される。ＮチャネルＭＯＳトランジスタＭ４のゲートがノードＦＤに接続され、ソースが列信号線ＣＬに接続される。

アナログ／デジタル変換部５１において、スイッチＳ３の第１端が列信号線ＣＬに接続され、第２端がキャパシタＣ１の第１端およびキャパシタＣ３の第１端に接続される。スイッチＳ４の第１端がランプ信号生成回路５３の出力ノードＲＭＰに接続され、第２端がキャパシタＣ３の第２端に接続される。スイッチＳ１の第１端がキャパシタＣ１の第２端およびＮＯＴ回路Ａ１の入力端子に接続され、第２端がＮＯＴ回路Ａ１の出力端子およびキャパシタＣ２の第１端に接続される。スイッチＳ２の第１端がキャパシタＣ２の第２端およびＮＯＴ回路Ａ２の入力端子に接続され、第２端がＮＯＴ回路Ａ２の出力端子およびラッチＬＴ１に接続される。

図６は、本発明の実施の形態に係る撮像装置の動作を示す波形図である。
図６を参照して、フォトダイオードＰＤは、受けた光に基づいて、ＮチャネルＭＯＳトランジスタＭ２のソースとフォトダイオードＰＤのカソードとの間のノードに電荷を蓄える。基準電圧発生回路ＶＳは、列信号線ＣＬにリセット基準電圧を供給している。

まず、制御線ＡＤＲが論理ローレベルから論理ハイレベルに設定されることにより、制御線ＡＤＲに接続されたＮチャネルＭＯＳトランジスタＭ３がオンする。

次に、制御線ＲＳが論理ローレベルから論理ハイレベルに設定されることにより、制御線ＲＳに接続されたＮチャネルＭＯＳトランジスタＭ１がオンする。これにより、ノードＦＤが初期化される、すなわちノードＦＤの電位が基準電位となる。

次に、スイッチＳ３がオンし、その後、スイッチＳ１およびＳ２がオンする。そして、スイッチＳ１がオフし、その後、スイッチＳ２がオフする。これにより、ＮＯＴ回路Ａ１の入力ノードであるノードＶＩＮと、ＮＯＴ回路Ａ２の入力ノードとが初期化される。すなわち、ＮＯＴ回路Ａ１の入力電圧と、ＮＯＴ回路Ａ２の入力電圧とが、ＮＯＴ回路Ａ１およびＡ２の各々の閾値電圧すなわちレベルＶＲＳＴにそれぞれクランプされる。

次に、制御線ＴＧが論理ローレベルから論理ハイレベルに設定されることにより、フォトダイオードＰＤによって蓄えられた電荷がノードＦＤに伝達される。ＮチャネルＭＯＳトランジスタＭ４は、ノードＦＤに蓄えられた電荷に基づいて列信号線ＣＬに電圧を供給する、すなわちノードＦＤの電圧を増幅したアナログ電気信号を画素信号として列信号線ＣＬへ出力する。

次に、スイッチＳ４がオンすることにより、画素信号がサンプリングされる、すなわちキャパシタＣ３に列信号線ＣＬの電圧に対応する電荷が蓄えられる。

次に、スイッチＳ３がオフすることにより、画素信号がホールドされる、すなわちキャパシタＣ３に蓄えられた電荷が保持される。このとき、ノードＶＩＮのレベルはＶＰである。

次に、ランプ信号生成回路５３は、ランプ信号ＲＭＰをスイッチＳ４を介してキャパシタＣ３へ出力する。そうすると、ランプ信号ＲＭＰのレベル上昇に従ってキャパシタＣ３の充電電圧レベルすなわちノードＶＩＮのレベルがＶＰから上昇する。そして、ノードＶＩＮのレベルがＮＯＴ回路Ａ１の閾値電圧すなわちレベルＶＲＳＴを超えると、ＮＯＴ回路Ａ１およびＡ２の出力信号の論理レベルが反転する。これにより、ラッチ信号が出力される、すなわちノードＶＬＡＴＣＨのレベルが論理ローレベルから論理ハイレベルに遷移する。

また、カウンタ５２は、ランプ信号生成回路５３によるランプ信号ＲＭＰの出力開始に同期してカウントを開始し、たとえば１０ビットのカウント信号ＣＮＴをラッチＬＴ１へ出力する。

ラッチＬＴ１は、ノードＶＬＡＴＣＨのレベルが論理ローレベルから論理ハイレベルに遷移すると、カウンタ５２から受けたカウント信号をラッチする、すなわちこのカウント信号ＣＮＴが示すカウント値を保持し、フォトダイオードＰＤの受光量として出力する。

ここで、各光／電気変換回路ＰＤＵ間で制御線ＡＤＲおよびＲＳは、異なるタイミングでアサートされる。このような構成により、光／電気変換回路ＰＤＵ１〜ＰＤＵｎにおけるピーク電流を小さくすることができる。しかしながら、フォトダイオードＰＤによって蓄えられた電荷をノードＦＤに伝達し、列信号線ＣＬへ画素信号を出力するタイミングを規定する制御線ＴＧをアサートするタイミングは各光／電気変換回路ＰＤＵ間で共通に設定する。このような構成により、画質の劣化を防ぐことができる。

また、複数列のうちのいずれか１列に対応するアナログ／デジタル変換部５１に含まれるスイッチＳ１〜Ｓ４と他の列に対応するアナログ／デジタル変換部５１に含まれるスイッチＳ１〜Ｓ４とを、異なるタイミングでオン・オフする。たとえば、図３に示すような回路を用いることにより、時間差をもって順番にアサートされるタイミング信号を各アナログ／デジタル変換部５１のスイッチへそれぞれ出力する。このような構成により、複数列における各アナログ／デジタル変換部５１によるピーク電流を小さくすることができる。

図７は、本発明の実施の形態に係る撮像装置が備える複数個のアナログ／デジタル変換回路におけるランプ信号およびカウント信号の波形図である。

図７を参照して、ランプ信号生成回路５３およびカウンタ５２は、複数列のうちのいずれか１列に対応するアナログ／デジタル変換回路ＡＤへランプ信号ＲＭＰ１およびカウント信号ＣＮＴ１を出力し、他の列に対応するアナログ／デジタル変換回路ＡＤへランプ信号ＲＭＰ２およびカウント信号ＣＮＴ２を出力する。

ラッチＬＴ１は、たとえば１０ビットのデータをラッチするため、複数個のラッチＬＴ１が同時に動作した場合に発生するノイズは他の回路と比べて大きい。本発明の実施の形態に係る撮像装置では、上記のような構成により、ラッチＬＴ１の動作タイミングを各アナログ／デジタル変換回路ＡＤ間で分散させることができるため、ノイズを大幅に低減することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の実施の形態に係る信号処理回路の構成を示す図である。 本発明の実施の形態に係る信号処理回路における各回路の動作タイミングを示すタイミングチャートである。 各タイミング回路を起動するための信号を生成する構成の一例を示す図である。 本発明の実施の形態に係る信号処理回路におけるノイズ低減効果を示す図である。 本発明の実施の形態に係る撮像装置の構成を示す図である。 本発明の実施の形態に係る撮像装置の動作を示す波形図である。 本発明の実施の形態に係る撮像装置が備える複数個のアナログ／デジタル変換回路におけるランプ信号およびカウント信号の波形図である。

符号の説明

５１ アナログ／デジタル変換部、５２ カウンタ、５３ ランプ信号生成回路、６１ ラッチ信号生成回路、１０１ 信号処理回路、２０１ 撮像装置、Ｌ 光学部、ＰＤＵ１〜ＰＤＵｎ 光／電気変換回路、ＳＨ１〜ＳＨｎ サンプル＆ホールド回路、ＡＤ１〜ＡＤｎ アナログ／デジタル変換回路、Ｔ１〜Ｔ５ タイミング回路、ＶＳ 基準電圧発生回路、ＲＳ，ＡＤＲ，ＴＧ 制御線、ＣＬ 列信号線、ＰＤ フォトダイオード（撮像素子）、Ｍ１〜Ｍ４ ＮチャネルＭＯＳトランジスタ、Ｓ１〜Ｓ４ スイッチ、Ｃ１〜Ｃ３ キャパシタ、ＬＴ１ ラッチ、Ａ１，Ａ２ ＮＯＴ回路。

Claims (8)

1. 受けた光をアナログ電気信号に変換して出力する光／電気変換回路と、
   前記光／電気変換回路から受けた前記アナログ電気信号をサンプリングし、前記サンプリングした前記アナログ電気信号を保持するとともに出力するサンプル／ホールド回路と、
   前記サンプル／ホールド回路から受けた前記アナログ電気信号をデジタル信号に変換するアナログ／デジタル変換回路とを複数組備え、
   前記複数組のうちの少なくとも１組に属する前記サンプル／ホールド回路および前記アナログ／デジタル変換回路のうちの少なくともいずれか一方は、他の組に属する前記サンプル／ホールド回路および前記アナログ／デジタル変換回路とは異なるタイミング信号に基づいて動作し、
   前記複数組に属する各前記光／電気変換回路は共通のタイミング信号に基づいて動作する信号処理回路。
2. 前記複数組のうちの少なくとも１組に属する前記サンプル／ホールド回路および前記アナログ／デジタル変換回路は、それぞれ他の組に属する前記サンプル／ホールド回路および前記アナログ／デジタル変換回路とは異なるタイミング信号に基づいて動作する請求項１記載の信号処理回路。
3. 前記信号処理回路は、
   前記光／電気変換回路、前記サンプル／ホールド回路および前記アナログ／デジタル変換回路をｎ組（ｎは２以上の自然数）と、
   時間差をもって順番にアサートされるｋ個（ｋはｋ≦ｎを満たす自然数）のタイミング信号を対応の前記組へそれぞれ出力するｋ個のタイミング回路とを備え、
   ｎ個の前記サンプル／ホールド回路およびｎ個の前記アナログ／デジタル変換回路は、対応の前記タイミング信号がアサートされると動作を開始する請求項１記載の信号処理回路。
4. 前記ｋ個のタイミング回路は、以下の式を用いて時間差をもって順番にアサートされる前記タイミング信号をそれぞれ出力する請求項３記載の信号処理回路。
   Ｔ＜１／ＢＷ
   ただし、Ｔは前記時間差、ＢＷは前記信号処理回路がノイズを低減する周波数帯域における最大周波数である。
5. 前記複数個のサンプル／ホールド回路の各々は、
   前記光／電気変換回路から受けた前記アナログ電気信号のレベルに対応する電荷が蓄えられるキャパシタを含み、
   前記信号処理回路は、さらに、
   前記キャパシタへランプ信号を出力するランプ信号生成回路と、
   前記ランプ信号の出力開始に同期してカウントを開始し、前記カウント値を出力するカウンタとを備え、
   前記複数個のアナログ／デジタル変換回路の各々は、
   前記キャパシタの充電電圧が閾値より大きくなるとラッチ信号を出力するラッチ信号生成回路と、
   前記ラッチ信号を受けて、前記カウンタから受けた前記カウント値をラッチするラッチ回路とを含み、
   前記ランプ信号生成回路は、前記複数個のサンプル／ホールド回路のうちの少なくともいずれか１個と他の前記サンプル／ホールド回路とへ異なるタイミングで前記ランプ信号を出力する請求項１記載の信号処理回路。
6. 前記複数個のサンプル／ホールド回路の各々は、
   前記光／電気変換回路から受けた前記アナログ電気信号のレベルに対応する電荷が蓄えられるキャパシタと、
   前記キャパシタに電荷を蓄え、かつ保持するためのスイッチを含み、
   前記信号処理回路は、さらに、
   前記キャパシタへランプ信号を出力するランプ信号生成回路と、
   前記ランプ信号の出力開始に同期してカウントを開始し、前記カウント値を出力するカウンタとを備え、
   前記複数個のアナログ／デジタル変換回路の各々は、
   前記キャパシタの充電電圧が閾値より大きくなるとラッチ信号を出力するラッチ信号生成回路と、
   前記ラッチ信号を受けて、前記カウンタから受けた前記カウント値をラッチするラッチ回路とを含み、
   前記複数個のアナログ／デジタル変換回路のうちの少なくともいずれか１個に含まれる前記スイッチと他の前記アナログ／デジタル変換回路に含まれる前記スイッチとは、異なるタイミングでオン・オフされる請求項１記載の信号処理回路。
7. 前記複数個のサンプル／ホールド回路の各々は、
   前記光／電気変換回路から受けた前記アナログ電気信号のレベルに対応する電荷が蓄えられるキャパシタを含み、
   前記信号処理回路は、さらに、
   前記キャパシタへランプ信号を出力するランプ信号生成回路と、
   前記ランプ信号の出力開始に同期してカウントを開始し、前記カウント値を出力するカウンタとを備え、
   前記複数個のアナログ／デジタル変換回路の各々は、
   前記キャパシタの充電電圧を受けるノードを初期化するためのスイッチを有し、前記ノードのレベルが閾値より大きくなるとラッチ信号を出力するラッチ信号生成回路と、
   前記ラッチ信号を受けて、前記カウンタから受けた前記カウント値をラッチするラッチ回路とを含み、
   前記複数個のラッチ信号生成回路のうちの少なくともいずれか１個に含まれる前記スイッチと他の前記ラッチ信号生成回路に含まれる前記スイッチとは、異なるタイミングでオン・オフされる請求項１記載の信号処理回路。
8. 光を照射する光学部と、
   信号処理回路とを備え、
   前記信号処理回路は、
   前記光学部から照射された光による像をアナログ電気信号に変換して出力する光／電気変換回路と、
   前記光／電気変換回路から受けた前記アナログ電気信号をサンプリングし、前記サンプリングした前記アナログ電気信号を保持するとともに出力するサンプル／ホールド回路と、
   前記サンプル／ホールド回路から受けた前記アナログ電気信号をデジタル信号に変換するアナログ／デジタル変換回路とを複数組含み、
   前記複数組のうちの少なくとも１組に属する前記サンプル／ホールド回路および前記アナログ／デジタル変換回路のうちの少なくともいずれか一方は、他の組に属する前記サンプル／ホールド回路および前記アナログ／デジタル変換回路とは異なるタイミング信号に基づいて動作し、
   前記複数組に属する各前記光／電気変換回路は共通のタイミング信号に基づいて動作する撮像装置。

Images