JP5982923B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5982923B2 JP5982923B2 JP2012068095A JP2012068095A JP5982923B2 JP 5982923 B2 JP5982923 B2 JP 5982923B2 JP 2012068095 A JP2012068095 A JP 2012068095A JP 2012068095 A JP2012068095 A JP 2012068095A JP 5982923 B2 JP5982923 B2 JP 5982923B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- wire
- semiconductor chip
- relay terminal
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
本発明は、半導体チップと接続端子部とをボンディングワイヤにより電気接続した構成の半導体装置に関する。
従来の半導体装置には、リードフレームのステージ部の搭載領域面に半導体チップを搭載し、ステージ部の周囲に複数配列されたリードフレームのリード（接続端子部）と半導体チップとをボンディングワイヤにより電気接続したものがある。また、この半導体装置は、ボンディングワイヤが埋設されるように、半導体チップ、ステージ部及び複数のリードを一体に固定する樹脂モールド部を形成して構成されることがある。
ところで、この種の半導体装置において、半導体チップの大きさがステージ部の搭載領域面の面積よりも小さい場合には、あるいは、ステージ部の搭載領域面に対する半導体チップの配置によっては、半導体チップからリードまでの距離が、ステージ部からリードまでの距離と比較して長くなることがある。
そこで、従来では、例えば特許文献１のように、ステージ部（アイランド）の搭載領域面のうち半導体チップ（ペレット）とリード（信号入出力用アウターリード）との間に導電性の中継端子を設け、半導体チップと中継端子との間、及び、中継端子とリードとの間にそれぞれボンディングワイヤを配することで、各ボンディングワイヤの長さを短くすることを図っている。
そこで、従来では、例えば特許文献１のように、ステージ部（アイランド）の搭載領域面のうち半導体チップ（ペレット）とリード（信号入出力用アウターリード）との間に導電性の中継端子を設け、半導体チップと中継端子との間、及び、中継端子とリードとの間にそれぞれボンディングワイヤを配することで、各ボンディングワイヤの長さを短くすることを図っている。
しかしながら、特許文献１に記載の半導体装置では、半導体チップと中継端子との間に配された複数のボンディングワイヤのループ高さが互いに等しいため、相互に隣り合うボンディングワイヤ同士が干渉する、という問題がある。また、相互に隣り合うボンディングワイヤの長さを異ならせることで、ループ高さを相互に異ならせることも考えられるが、この場合には、ループ高さの高いボンディングワイヤの張力が小さくなる。すなわち、ループ高さの高いボンディングワイヤは揺れ動きやすく、隣り合う他のボンディングワイヤと干渉する虞がある。このように、隣り合うボンディングワイヤ同士が干渉することは、特に樹脂モールド部の成形時における溶融樹脂の流れによって生じ易い。
なお、上述した問題は、リードフレームによって構成される半導体装置に限らず、インターポーザ基板等の配線基板の搭載領域面に半導体チップを搭載し、搭載領域面の周囲に複数配列された内部端子面（接続端子部）と半導体チップとをボンディングワイヤにより電気接続した構成の半導体装置にも同様に生じる虞がある。
なお、上述した問題は、リードフレームによって構成される半導体装置に限らず、インターポーザ基板等の配線基板の搭載領域面に半導体チップを搭載し、搭載領域面の周囲に複数配列された内部端子面（接続端子部）と半導体チップとをボンディングワイヤにより電気接続した構成の半導体装置にも同様に生じる虞がある。
本発明は、上述した事情に鑑みてなされたものであって、半導体チップからリード等の接続端子部までの距離がステージ部等の搭載領域面と接続端子部との距離と比較して長くても、相互に隣り合うボンディングワイヤ同士が干渉することを防止できる半導体装置を提供することを目的とする。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の半導体装置は、半導体チップと、該半導体チップを搭載する搭載領域面、及び、該搭載領域面の周囲に配列された複数の接続端子部を有するベース部とを備え、前記搭載領域面のうち前記半導体チップと複数の前記接続端子部との間には、前記複数の接続端子部の配列方向に配列された複数の接合面を有する中継端子部が設けられ、両端が前記半導体チップと前記接続端子部とに接合されると共に、中途部が前記接合面に接合されることで、前記半導体チップと前記接続端子部とを電気接続するボンディングワイヤを有し、複数の前記接合面のうち、少なくとも前記配列方向に沿って互いに隣り合う二つの接合面の高さ位置が、互いに異なることを特徴とする。
なお、この半導体装置では、複数の接合面に一つずつ接合された複数のボンディングワイヤが、接続端子部の配列方向に沿って配列されることになる。したがって、互いに隣り合うと共に高さ位置が互いに異なる二つの接合面にそれぞれ接合された二つのボンディングワイヤは、接続端子部の配列方向に沿って隣り合うことになる。
本発明の半導体装置は、半導体チップと、該半導体チップを搭載する搭載領域面、及び、該搭載領域面の周囲に配列された複数の接続端子部を有するベース部とを備え、前記搭載領域面のうち前記半導体チップと複数の前記接続端子部との間には、前記複数の接続端子部の配列方向に配列された複数の接合面を有する中継端子部が設けられ、両端が前記半導体チップと前記接続端子部とに接合されると共に、中途部が前記接合面に接合されることで、前記半導体チップと前記接続端子部とを電気接続するボンディングワイヤを有し、複数の前記接合面のうち、少なくとも前記配列方向に沿って互いに隣り合う二つの接合面の高さ位置が、互いに異なることを特徴とする。
なお、この半導体装置では、複数の接合面に一つずつ接合された複数のボンディングワイヤが、接続端子部の配列方向に沿って配列されることになる。したがって、互いに隣り合うと共に高さ位置が互いに異なる二つの接合面にそれぞれ接合された二つのボンディングワイヤは、接続端子部の配列方向に沿って隣り合うことになる。
そして、前記半導体装置においては、複数の前記接続端子部の一部が直線状に配列されると共に、複数の前記接合面の一部が直線配列された前記接続端子部の配列方向に沿って配列され、直線状に配列された複数の前記接合面は、前記直線状の配列方向の中央に位置する前記接合面から前記配列方向の両端に位置する前記接合面に向かうにしたがって、前記接合面の高さ位置が高くなる、あるいは、低くなるように、階段状に配列されていてもよい。
これらの半導体装置によれば、互いに隣り合う接合面の高さ位置を異ならせることで、半導体チップから中継端子部に至る各ボンディングワイヤのループ高さを最小限に抑えたとしても、隣り合うボンディングワイヤのループ高さが互いに異なるので、接続端子部の配列方向に隣り合うボンディングワイヤが互いに干渉することを防止できる。
また、半導体チップから中継端子部に至る全てのボンディングワイヤの長さを最小限にすることで、半導体チップと中継端子部との間に張設されたボンディングワイヤの張力が保たれるので、張設されたボンディングワイヤが外力によって揺れ動くことを抑制できる。さらに、本発明では、相互に隣り合う接合面の高さ位置が互いに異なるので、たとえ張設されたボンディングワイヤが外力によって揺れ動いたとしても、接続端子部の配列方向に隣り合うボンディングワイヤが互いに干渉することを防止できる。
例えば、上記構成の半導体装置が、半導体チップ及びベース部を一体に固定する樹脂モールド部を備える場合でも、この樹脂モールド部の成形時における溶融樹脂の流れによるボンディングワイヤの揺れを抑制でき、樹脂モールド部の成形後においてボンディングワイヤが互いに干渉することを防止できる。
例えば、上記構成の半導体装置が、半導体チップ及びベース部を一体に固定する樹脂モールド部を備える場合でも、この樹脂モールド部の成形時における溶融樹脂の流れによるボンディングワイヤの揺れを抑制でき、樹脂モールド部の成形後においてボンディングワイヤが互いに干渉することを防止できる。
また、前記半導体装置は、前記ボンディングワイヤの中途部が、前記中継端子部にめり込むように前記接合面に接合されていてもよい。
この半導体装置によれば、中継端子部に対してボンディングワイヤを強固に接合することができる。
この半導体装置によれば、中継端子部に対してボンディングワイヤを強固に接合することができる。
本発明によれば、半導体チップと接続端子部との距離が、搭載領域面と接続端子部との距離と比較して長くても、接続端子部の配列方向に隣り合うボンディングワイヤが互いに干渉することを防止できる。
以下、図１〜４を参照して本発明の一実施形態に係る半導体装置について説明する。図１及び図２に示すように、この実施形態に係る半導体装置１は、半導体チップ３と、これを搭載する上面（搭載領域面）５ａを有するステージ部５と、ステージ部５の周囲に間隔をあけて配列される複数のリード（接続端子部）７と、半導体チップ３及び各リード７を相互に電気接続する複数の接続用ワイヤ（ボンディングワイヤ）９と、半導体チップ３、ステージ部５、リード７及び接続用ワイヤ９を一体に固定する樹脂モールド部１１とを備えている。
ステージ部５は、平面視矩形の板状に形成されており、リード７は、ステージ部５の各辺の長手方向に沿って直線状に複数（図示例では７つ）ずつ配列されている。なお、これらステージ部５及びリード７は、金属製薄板に形成されるリードフレーム（ベース部）２を構成するものであり、ステージ部５及びリード７の厚さ寸法は互いに等しい。
半導体チップ３は、ステージ部５と同様に平面視矩形に形成されており、半導体チップ３の各辺がステージ部５の各辺に沿うようにステージ部５の上面５ａに搭載されている。この搭載状態において、半導体チップ３の各辺から各リード７までの距離は、ステージ部５の各辺からリード７までの距離と比較して長く設定されている。
各接続用ワイヤ９の一端は半導体チップ３の上面３ａの周縁に形成された電極パッド（不図示）に接合されており、他端はリード７の上面（内部端子面）７ａに接合されている。なお、電極パッドは、半導体チップ３の上面３ａの各辺に沿って配列されている。
半導体チップ３は、ステージ部５と同様に平面視矩形に形成されており、半導体チップ３の各辺がステージ部５の各辺に沿うようにステージ部５の上面５ａに搭載されている。この搭載状態において、半導体チップ３の各辺から各リード７までの距離は、ステージ部５の各辺からリード７までの距離と比較して長く設定されている。
各接続用ワイヤ９の一端は半導体チップ３の上面３ａの周縁に形成された電極パッド（不図示）に接合されており、他端はリード７の上面（内部端子面）７ａに接合されている。なお、電極パッドは、半導体チップ３の上面３ａの各辺に沿って配列されている。
また、上記構成の半導体装置１において、ステージ部５の上面５ａには、各接続用ワイヤ９の中途部を接合する複数の中継端子部２０が設けられている。
各中継端子部２０は、その全体がシリコーンゴムや発泡ゴム等のようにワイヤボンディング時に用いるキャピラリの先端よりも塑性変形しやすく、かつ、リード７よりも展性が高い絶縁材料によって形成されており、半導体チップ３の各辺と直線配列されたリード７との間に配されている。また、各中継端子部２０の突出方向の先端面は、接続用ワイヤ９の中途部を接合する接合面２１をなしている。各中継端子部２０はこの接合面２１を複数有しており、これら複数の接合面２１は直線配列されたリード７の配列方向に沿って配列されている。
各中継端子部２０は、その全体がシリコーンゴムや発泡ゴム等のようにワイヤボンディング時に用いるキャピラリの先端よりも塑性変形しやすく、かつ、リード７よりも展性が高い絶縁材料によって形成されており、半導体チップ３の各辺と直線配列されたリード７との間に配されている。また、各中継端子部２０の突出方向の先端面は、接続用ワイヤ９の中途部を接合する接合面２１をなしている。各中継端子部２０はこの接合面２１を複数有しており、これら複数の接合面２１は直線配列されたリード７の配列方向に沿って配列されている。
そして、同一の中継端子部２０に形成された複数の接合面２１は、図２，３に示すように、その配列方向の中央に位置する接合面２１Ａから両端に位置する接合面２１Ｄに向かうにしたがって、接合面２１の高さ位置が高くなるように、階段状に配列されている。なお、図示例においては、中央の接合面２１Ａの両隣に位置する２つの接合面２１Ｂの高さ位置が互いに等しく、また、２つの接合面２１Ｂの外側に隣り合う２つの接合面２１Ｃの高さ位置が互いに等しい。さらに、両端に位置する２つの接合面２１Ｄの高さ位置が互いに等しい。
上記構成の中継端子部２０は、ステージ部５の上面５ａに対向する中継端子部２０の下面自体に接着性を有するように、あるいは、中継端子部２０の下面に接着性を有するテープを設けて構成されてもよいが、例えば別途接着剤によってステージ部５の上面５ａに固定されてもよい。
上記構成の中継端子部２０は、ステージ部５の上面５ａに対向する中継端子部２０の下面自体に接着性を有するように、あるいは、中継端子部２０の下面に接着性を有するテープを設けて構成されてもよいが、例えば別途接着剤によってステージ部５の上面５ａに固定されてもよい。
そして、図４に示すように、接続用ワイヤ９の中途部は、上記構成の中継端子部２０にめり込むようにして接合面２１に接合されている。この接合状態において、接合面２１には接続用ワイヤ９の中途部が埋設される凹部２３が形成されている。なお、図示例において、接続用ワイヤ９の中途部は、その全てが凹部２３内に埋設されているが、例えば一部のみがこの凹部２３内に埋設されていてもよい。このように接続用ワイヤ９の中途部が凹部２３内に埋設されることで、中継端子部２０に対して接続用ワイヤ９を強固に接合することができる。
図２に示すように、樹脂モールド部１１は、ステージ部５の上面５ａ及び側面、リード７の上面７ａ及び側面の一部、半導体チップ３、中継端子部２０、並びに、接続用ワイヤ９を封止している。なお、樹脂モールド部１１の側部には、リード７の側面の一部が露出している。また、ステージ部５の厚さ方向に面する樹脂モールド部１１の平坦な下面１１ｂには、ステージ部５の下面５ｂ及びリード７の下面７ｂが外方に露出しており、樹脂モールド部１１の下面１１ｂと共に同一平面を形成している。
すなわち、本実施形態の半導体装置１は、所謂ＱＦＮ（Quad Flat Non-leaded package）として構成されている。
すなわち、本実施形態の半導体装置１は、所謂ＱＦＮ（Quad Flat Non-leaded package）として構成されている。
上記構成の半導体装置１を製造する際には、ステージ部５の上面５ａに半導体チップ３及び中継端子部２０を搭載し（搭載工程）、半導体チップ３と各リード７とをそれぞれ接続用ワイヤ９により接続すればよい（配線工程）。また、これら搭載工程及び配線工程の後に、リードフレーム２を不図示の金型内に配置し、この金型内に溶融樹脂を射出する（モールド工程）ことにより、半導体チップ３、ステージ部５、リード７及び接続用ワイヤ９を一体に固定する樹脂モールド部１１を形成すればよい。
なお、配線工程では、例えば以下の手順でワイヤボンディングを実施すればよい。はじめに、予めキャピラリ（例えば図５参照）の先端にトーチ等により接続用ワイヤ９を溶融したボールを形成した状態で、該ボールを半導体チップ３の上面３ａに接合してファーストボンドを形成する。次いで、キャピラリから引き出される接続用ワイヤ９が半導体チップ３の上面３ａと中継端子部２０の接合面２１との間で湾曲したループ形状を形成するように、キャピラリを接合面２１に向けて移動させる。
そして、キャピラリの先端部により接続用ワイヤ９を接合面２１に接合する。なお、この接合の際には、接続用ワイヤ９が切断されないようにする。
その後、中継端子部２０の接合面２１とリード７の上面７ａとの間で湾曲したループ形状を形成するようにキャピラリをリード７に向けて移動させた上で、キャピラリの先端部により接続用ワイヤ９をリード７の上面７ａに接合してセカンドボンドを形成する。最後に、接続用ワイヤ９を切断することで配線工程が完了する。
なお、上述した配線工程においては、半導体チップ３、中継端子部２０、リード７の順番で接続用ワイヤ９を接合しているが、例えば逆の順番で接合しても構わない。また、配線工程においてファーストボンド及びセカンドボンドを形成した後に、接続用ワイヤ９の中途部を接合面２１に接合してもよい。
その後、中継端子部２０の接合面２１とリード７の上面７ａとの間で湾曲したループ形状を形成するようにキャピラリをリード７に向けて移動させた上で、キャピラリの先端部により接続用ワイヤ９をリード７の上面７ａに接合してセカンドボンドを形成する。最後に、接続用ワイヤ９を切断することで配線工程が完了する。
なお、上述した配線工程においては、半導体チップ３、中継端子部２０、リード７の順番で接続用ワイヤ９を接合しているが、例えば逆の順番で接合しても構わない。また、配線工程においてファーストボンド及びセカンドボンドを形成した後に、接続用ワイヤ９の中途部を接合面２１に接合してもよい。
ところで、上述した配線工程において、接続用ワイヤ９を切断することなく、接続用ワイヤ９の中途部が中継端子部２０にめり込むように、接続用ワイヤ９を接合面２１に接合するためには、例えば図５に示すキャピラリ９０を用いることが好ましい。
このキャピラリ９０は、円錐筒状に形成され、先端部９１に設けられたボンディングワイヤ９９（以下、ワイヤ９９と呼ぶ。）の導出口９３と、導出口９３の周囲に設けられた押付面９４とを有している。ワイヤ９９は、このキャピラリ９０の導出口９３から自在に繰り出せるようになっている。一方、押付面９４は、前述したファーストボンドやセカンドボンドを形成する際に、熱圧着や超音波圧着を実施するための加熱面やホーンの役割を果たす。
このキャピラリ９０は、円錐筒状に形成され、先端部９１に設けられたボンディングワイヤ９９（以下、ワイヤ９９と呼ぶ。）の導出口９３と、導出口９３の周囲に設けられた押付面９４とを有している。ワイヤ９９は、このキャピラリ９０の導出口９３から自在に繰り出せるようになっている。一方、押付面９４は、前述したファーストボンドやセカンドボンドを形成する際に、熱圧着や超音波圧着を実施するための加熱面やホーンの役割を果たす。
そして、キャピラリ９０の先端部９１は、その中心軸Ｏを含む面で前端側半体部９５と後端側半体部９６とに分割されている。後端側半体部９６は、キャピラリ９０の基端部９２と一体に形成されている。
前端側半体部９５は、キャピラリ９０の基端部９２に対して中心軸Ｏに沿う方向（図５において上下方向）に移動可能に取り付けられている。具体的に説明すれば、前端側半体部９５は、後端側半体部９６に対する前端側半体部９５の下方向への突出長さＬが、ワイヤ９９の径寸法Ｄに対して同等以上となる位置（第一位置９５Ａ）と、ワイヤ９９の径寸法Ｄよりも小さくなる位置（第二位置９５Ｂ）との間で移動可能となっている。
前端側半体部９５は、キャピラリ９０の基端部９２に対して中心軸Ｏに沿う方向（図５において上下方向）に移動可能に取り付けられている。具体的に説明すれば、前端側半体部９５は、後端側半体部９６に対する前端側半体部９５の下方向への突出長さＬが、ワイヤ９９の径寸法Ｄに対して同等以上となる位置（第一位置９５Ａ）と、ワイヤ９９の径寸法Ｄよりも小さくなる位置（第二位置９５Ｂ）との間で移動可能となっている。
また、前端側半体部９５は、弾性体（不図示）によって第一位置９５Ａから第二位置９５Ｂに向かう方向（図５において下方向）に付勢されている。なお、弾性体の具体例としては、例えば、ゴムやバネなどが挙げられるが、前端側半体部９５が第一位置９５Ａから第二位置９５Ｂに近づくほど、弾性体の付勢力が増すものであればよい。
さらに、このキャピラリ９０は、ワイヤボンディングの際に前端側半体部９５がキャピラリ９０の進行方向前方側に位置するように、中心軸Ｏを中心に回転可能となっている。
さらに、このキャピラリ９０は、ワイヤボンディングの際に前端側半体部９５がキャピラリ９０の進行方向前方側に位置するように、中心軸Ｏを中心に回転可能となっている。
上記構成のキャピラリ９０を用いて、図６（ａ）に示すように、ワイヤ９９を接続用ワイヤ９として中継端子部２０に接合する場合には、前端側半体部９５における押付面９４を接合面２１に押し付けながら矢印ｉ方向（接合面２１に沿う方向）に進行させればよい。
ここで、中継端子部２０の接合面２１部分は、キャピラリ９０の先端部９１よりも塑性変形しやすく、かつ、リード７よりも展性が高い材料からなるため、前端側半体部９５を接合面２１に押し付けると、前端側半体部９５は、図示例のように弾性体の弾性力に抗って第一位置９５Ａから少しだけ上方向に移動し、あるいは、第一位置９５Ａから移動することなく、前端側半体部９５の先端部分が中継端子部２０にめり込むことになる。なお、弾性体の弾性係数が適切に調整されているため、前端側半体部９５がめり込んだ状態でも、ワイヤ９９は後端側半体部９６によって中継端子部２０に押し付けられない。
そして、前端側半体部９５を中継端子部２０にめり込ませた状態でキャピラリ９０を矢印ｉ方向に進行させることで、前端側半体部９５の先端部分が接合面２１部分を切り裂いて凹部２３を形成しながら、ワイヤ９９を中継端子部２０にめり込ませることができる。ただし、後端側半体部９６は、凹部２３に入り込むワイヤ９９を押し付けないため、この接合に際してワイヤ９９が切断されることはない。
ここで、中継端子部２０の接合面２１部分は、キャピラリ９０の先端部９１よりも塑性変形しやすく、かつ、リード７よりも展性が高い材料からなるため、前端側半体部９５を接合面２１に押し付けると、前端側半体部９５は、図示例のように弾性体の弾性力に抗って第一位置９５Ａから少しだけ上方向に移動し、あるいは、第一位置９５Ａから移動することなく、前端側半体部９５の先端部分が中継端子部２０にめり込むことになる。なお、弾性体の弾性係数が適切に調整されているため、前端側半体部９５がめり込んだ状態でも、ワイヤ９９は後端側半体部９６によって中継端子部２０に押し付けられない。
そして、前端側半体部９５を中継端子部２０にめり込ませた状態でキャピラリ９０を矢印ｉ方向に進行させることで、前端側半体部９５の先端部分が接合面２１部分を切り裂いて凹部２３を形成しながら、ワイヤ９９を中継端子部２０にめり込ませることができる。ただし、後端側半体部９６は、凹部２３に入り込むワイヤ９９を押し付けないため、この接合に際してワイヤ９９が切断されることはない。
また、例えば図６（ｂ）に示すように、ワイヤ９９をリード７に接合してセカンドボンドを形成する場合には、前端側半体部９５における押付面９４をリード７の上面７ａに押し付けるように矢印ｊ方向（斜め下方向）に進行させればよい。
ただし、リード７は、キャピラリ９０の先端部９１よりも塑性変形しやすいものの、中継端子部２０よりも展性が低い材料からなるため、押付面９４をリード７の上面７ａに押し付けると、前端側半体部９５が第二位置９５Ｂまで移動し、ワイヤ９９が後端側半体部９６によってリード７の上面７ａに押し付けられることになる。なお、この押し付け状態では、前端側半体部９５の先端部分が少しだけリード７にめり込む。
そして、この押し付け状態において、ワイヤ９９を加熱する、あるいは、ワイヤ９９に超音波を付与することで、ワイヤ９９をリード７に対して熱圧着あるいは超音波圧着で接合することができる。また、この接合後に、キャピラリ９０を固定したままワイヤ９９を矢印ｋ方向（上方向）に引っ張ることで、ワイヤ９９を切断することができる。
なお、半導体チップ３の上面３ａにファーストボンドを形成する際も、上述したセカンドボンドの場合と同様の熱圧着あるいは超音波圧着により、ワイヤ９９を半導体チップ３の上面３ａに接合することが可能である。
ただし、リード７は、キャピラリ９０の先端部９１よりも塑性変形しやすいものの、中継端子部２０よりも展性が低い材料からなるため、押付面９４をリード７の上面７ａに押し付けると、前端側半体部９５が第二位置９５Ｂまで移動し、ワイヤ９９が後端側半体部９６によってリード７の上面７ａに押し付けられることになる。なお、この押し付け状態では、前端側半体部９５の先端部分が少しだけリード７にめり込む。
そして、この押し付け状態において、ワイヤ９９を加熱する、あるいは、ワイヤ９９に超音波を付与することで、ワイヤ９９をリード７に対して熱圧着あるいは超音波圧着で接合することができる。また、この接合後に、キャピラリ９０を固定したままワイヤ９９を矢印ｋ方向（上方向）に引っ張ることで、ワイヤ９９を切断することができる。
なお、半導体チップ３の上面３ａにファーストボンドを形成する際も、上述したセカンドボンドの場合と同様の熱圧着あるいは超音波圧着により、ワイヤ９９を半導体チップ３の上面３ａに接合することが可能である。
以上説明したように、本実施形態の半導体装置においては、図２に示すように、相互に隣り合う接合面２１の高さ位置が異なっていることで、半導体チップ３から中継端子部２０に至る各接続用ワイヤ９のループ高さを最小限に抑えたとしても、隣り合う接続用ワイヤ９のループ高さが互いに異なるので、リード７の配列方向に隣り合う接続用ワイヤ９が互いに干渉することを防止できる。
また、半導体チップ３から中継端子部２０に至る全ての接続用ワイヤ９の長さを最小限にすることで、半導体チップ３と中継端子部２０との間に張設された接続用ワイヤ９の張力が保たれるので、張設された接続用ワイヤ９が外力によって揺れ動くことを抑制できる。さらに、相互に隣り合う接合面２１の高さ位置が互いに異なるので、たとえ張設された接続用ワイヤ９が外力によって揺れ動いたとしても、リード７の配列方向に隣り合う接続用ワイヤ９が互いに干渉することを防止できる。
例えば、モールド工程における溶融樹脂の流れによる接続用ワイヤ９の揺れを抑制でき、モールド工程後において接続用ワイヤ９が互いに干渉することを防止できる。
以上のことから、半導体チップ３の各辺からリード７までの距離が、ステージ部５の各辺からリード７までの距離と比較して長くても、リード７の配列方向に隣り合う接続用ワイヤ９が互いに干渉することを防止できる。
例えば、モールド工程における溶融樹脂の流れによる接続用ワイヤ９の揺れを抑制でき、モールド工程後において接続用ワイヤ９が互いに干渉することを防止できる。
以上のことから、半導体チップ３の各辺からリード７までの距離が、ステージ部５の各辺からリード７までの距離と比較して長くても、リード７の配列方向に隣り合う接続用ワイヤ９が互いに干渉することを防止できる。
なお、上記実施形態の半導体装置１においては、中継端子部２０全体が電気的な絶縁材料によって形成されるとしたが、少なくともステージ部５の上面５ａに対する中継端子部２０の接触部分と各接合面２１との間で電気的に絶縁されるように構成されればよい。
したがって、例えば図７，８に示すように、中継端子部３０は、ステージ部５の上面５ａに絶縁材料からなる基台３１を設けると共に、基台３１の上面に導電性材料からなる導電パッド３３を積層して構成されてもよい。この構成の半導体装置４では、導電パッド３３の上面が中継端子部３０の接合面３４をなす。
なお、上記実施形態と同様に半導体チップ３とリード７との間を一本の接続用ワイヤ９により接続する場合には、導電パッド３３をリード７よりも展性が高い導電性材料、例えば金、錫、アルミニウム等により形成することが好ましい。この場合、基台３１をなす絶縁材料は、展性が高くても低くても構わない。
したがって、例えば図７，８に示すように、中継端子部３０は、ステージ部５の上面５ａに絶縁材料からなる基台３１を設けると共に、基台３１の上面に導電性材料からなる導電パッド３３を積層して構成されてもよい。この構成の半導体装置４では、導電パッド３３の上面が中継端子部３０の接合面３４をなす。
なお、上記実施形態と同様に半導体チップ３とリード７との間を一本の接続用ワイヤ９により接続する場合には、導電パッド３３をリード７よりも展性が高い導電性材料、例えば金、錫、アルミニウム等により形成することが好ましい。この場合、基台３１をなす絶縁材料は、展性が高くても低くても構わない。
また、中継端子部３０では、基台３１が上記実施形態の中継端子部２０と同様の階段状（図３参照）に形成され、様々な高さ位置に設定された基台３１の各上面に、同一厚さの導電パッド３３がそれぞれ積層されている。そして、複数の導電パッド３３からなる複数の接合面３４は、上記実施形態と同様に、その配列方向の中央に位置する接合面３４Ａから両端に位置する接合面３４Ｄ，３４Ｅに向かうにしたがって、接合面３４の高さ位置が高くなるように、階段状に配列されている。なお、図示例においては、中央の接合面３４Ａの両隣に位置する２つの接合面３４Ｂ，３４Ｃの高さ位置が互いに等しく、また、両端に位置する２つの接合面３４Ｄ，３４Ｅの高さ位置が互いに等しくなるように設定されている。
さらに、中継端子部３０の接合面３４部分を導電パッド３３により構成する場合には、半導体チップ３とリード７との間が、上記実施形態のように一本の接続用ワイヤ９で接続されなくてもよく、例えば図７，８に示すように、半導体チップ３と中継端子部３０とを接続する第一ワイヤ部９Ａ、及び、中継端子部３０とリード７とを接続する第二ワイヤ部９Ｂによって接続されてもよい。言い換えれば、半導体チップ３とリード７とを接続する接続用ワイヤ９は、その中途部において第一ワイヤ部９Ａと第二ワイヤ部９Ｂとに分割して構成されてもよい。
なお、第一ワイヤ部９Ａや第二ワイヤ部９Ｂを配する際に、上記実施形態の配線工程のように、接合面３４においてセカンドボンドを形成する場合には、該当する導電パッド３３をリード７のように展性が低い導電性材料により形成することが好ましい。
なお、第一ワイヤ部９Ａや第二ワイヤ部９Ｂを配する際に、上記実施形態の配線工程のように、接合面３４においてセカンドボンドを形成する場合には、該当する導電パッド３３をリード７のように展性が低い導電性材料により形成することが好ましい。
なお、図７，８に示す構成においては、半導体チップ３から引き出される一部（図示例では２本）の接続用ワイヤ９が、電気的に同一の役割（例えばグランド配線、電源配線、同一の電気信号の入出力配線としての役割）を果たしている。この場合には、同一の役割を果たす複数（図示例では２つ）の導電パッド３３Ｃ，３３Ｄをリード７側において互いに連結しておけばよい。そして、複数の導電パッド３３Ｃ，３３Ｄにそれぞれ第一ワイヤ部９Ａを接合し、複数の導電パッド３３Ｃ，３３Ｄの連結部分３５に一つの第二ワイヤ部９Ｂを接合すればよい。すなわち、この構成では、複数の第一ワイヤ部９Ａ及び一つの第二ワイヤ部９Ｂによって半導体チップ３とリード７とを接続する接続用ワイヤ９が構成されている。
また、中継端子部２０，３０の各接合面２１，３４には、半導体チップ３とリード７とを電気接続する接続用ワイヤ９の中途部のみが接合されるとしたが、これに限ることは無く、例えば図９に示すように、一部の接合面３４Ａ，３４Ｄ，３４Ｅに接地用のボンディングワイヤ３９（以下、接地用ワイヤ３９と呼ぶ。）が接合されていてもよい。
そして、この構成の半導体装置６において、接地用ワイヤ３９の一端は半導体チップ３の周囲近傍に形成された接地用パッド３７に接合され、他端は中継端子部３０の接合面３４に接合されている。この場合、ステージ部５は接地を目的としたものとされ、接地用パッド３７はこのステージ部５に電気接続されている。なお、図示例においては、接地用パッド３７が半導体チップ３の周囲を囲む矩形環状に形成されているが、例えば半導体チップ３の周囲に複数配列されていても構わない。
そして、この構成の半導体装置６において、接地用ワイヤ３９の一端は半導体チップ３の周囲近傍に形成された接地用パッド３７に接合され、他端は中継端子部３０の接合面３４に接合されている。この場合、ステージ部５は接地を目的としたものとされ、接地用パッド３７はこのステージ部５に電気接続されている。なお、図示例においては、接地用パッド３７が半導体チップ３の周囲を囲む矩形環状に形成されているが、例えば半導体チップ３の周囲に複数配列されていても構わない。
また、図９における中継端子部３０の複数の接合面３４は、図７に記載の構成と同様の階段状に配列されている。そして、接続用ワイヤ９が接合された一の接合面３４Ｂ，３４Ｃの両隣に位置する他の接合面３４Ａ，３４Ｄ，３４Ｅに、接地用ワイヤ３９が接合されている。なお、図示例の中継端子部３０は、図７，８に記載のものと同様に、基台３１上に複数の導電パッド３３を積層して構成されているが、例えば上記実施形態の中継端子部２０と同様に、上記導電パッド３３を設けなくても構わない。
これにより、上記接地用ワイヤ３９及び接続用ワイヤ９は、それぞれ半導体チップ３側から中継端子部３０側に向けて延びるように配され、さらに、接地用ワイヤ３９の間に接続用ワイヤ９が配されるように、複数の接合面３４の配列方向に沿って交互に配列されている。
以上のように構成された上記半導体装置６では、上記実施形態の場合と同様に、接続用ワイヤ９や接地用ワイヤ３９が外力によって揺れ動くことを抑制できる。また、たとえ接続用ワイヤ９や接地用ワイヤ３９が揺れ動いたとしても、隣り合う接続用ワイヤ９及び接地用ワイヤ３９のループ高さが異なるため、隣り合う接続用ワイヤ９及び接地用ワイヤ３９が互いに干渉することを防止できる。
さらに、接続用ワイヤ９が半導体チップ３から出力される電気信号を通す信号用ワイヤであっても、外部からの電磁気的なノイズを接地用ワイヤ３９において除去することができ、接続用ワイヤ９のＳ／Ｎ比の向上を図ることができる。
以上のように構成された上記半導体装置６では、上記実施形態の場合と同様に、接続用ワイヤ９や接地用ワイヤ３９が外力によって揺れ動くことを抑制できる。また、たとえ接続用ワイヤ９や接地用ワイヤ３９が揺れ動いたとしても、隣り合う接続用ワイヤ９及び接地用ワイヤ３９のループ高さが異なるため、隣り合う接続用ワイヤ９及び接地用ワイヤ３９が互いに干渉することを防止できる。
さらに、接続用ワイヤ９が半導体チップ３から出力される電気信号を通す信号用ワイヤであっても、外部からの電磁気的なノイズを接地用ワイヤ３９において除去することができ、接続用ワイヤ９のＳ／Ｎ比の向上を図ることができる。
また、中継端子部２０，３０は、いずれも複数の接合面２１，３４を有するように基台３１等によって一体に形成されているが、例えば図１０に示すように、中継端子部４０は、ステージ部５の上面５ａから突出する中継端子４１を複数配列して構成されてもよい。この構成では、各中継端子４１の突出方向の先端面が１つの接合面４２をなしている。
また、この構成では、複数の中継端子４１が絶縁材料であればステージ部５の上面５ａにそれぞれ直接固定されてもよいが、図示例のように、接着性を有する帯状のテープ４３に複数の中継端子４１を固定した中継端子部４０を構成してもよい。さらに、テープ４３が絶縁性を有していれば、複数の中継端子４１は導電性材料によって形成されていてもよい。
また、この構成では、複数の中継端子４１が絶縁材料であればステージ部５の上面５ａにそれぞれ直接固定されてもよいが、図示例のように、接着性を有する帯状のテープ４３に複数の中継端子４１を固定した中継端子部４０を構成してもよい。さらに、テープ４３が絶縁性を有していれば、複数の中継端子４１は導電性材料によって形成されていてもよい。
さらに、同一の中継端子部２０，３０，４０に形成された複数の接合面２１，３４，４２は、その高さ位置が中央の接合面から両端の接合面に向けて順次高くなるように階段状に配列されることに限らず、複数の接合面２１，３４，４２のうち、少なくとも互いに隣り合う二つの接合面の高さ位置が互いに異なっていればよい。
したがって、複数の接合面２１，３４，４２は、例えば、配列方向の中央に位置する接合面から両端に位置する接合面に向かうにしたがって、接合面の高さ位置が低くなるように階段状に配列されてもよい。また、半導体装置１，４，６の厚さ寸法を考慮しなければ、複数の接合面２１，３４，４２は、配列方向の一端に位置する接合面から他端の接合面に向かうにしたがって、接合面２１，３４，４２の高さ位置が順次高くなるように、あるいは、低くなるように階段状に配列されてもよい。さらに、複数の接合面２１，３４，４２は、例えば、その高さ位置が配列方向に沿って高低を繰り返すように配列されてもよい。
したがって、複数の接合面２１，３４，４２は、例えば、配列方向の中央に位置する接合面から両端に位置する接合面に向かうにしたがって、接合面の高さ位置が低くなるように階段状に配列されてもよい。また、半導体装置１，４，６の厚さ寸法を考慮しなければ、複数の接合面２１，３４，４２は、配列方向の一端に位置する接合面から他端の接合面に向かうにしたがって、接合面２１，３４，４２の高さ位置が順次高くなるように、あるいは、低くなるように階段状に配列されてもよい。さらに、複数の接合面２１，３４，４２は、例えば、その高さ位置が配列方向に沿って高低を繰り返すように配列されてもよい。
また、複数の接合面２１，３４，４２のうち一部については、例えば、隣り合う接合面の高さ位置が互いに等しくてもよい。
なお、互いに隣り合って高さ位置の等しい二つの接合面には、同一の役割を果たし、互いに接触してもよい接続用ワイヤ９（例えばグランド配線やテスト用配線）を接合することが可能である。言い換えれば、互いに隣り合って高さ位置が異なる二つの接合面には、少なくとも互いに異なる役割を果たす接続用ワイヤ９（例えば互いに異なる電気信号用の入出力配線）、すなわち、互いに接触することが好ましくない接続用ワイヤ９が接続されていればよい。
また、上記実施形態では、半導体チップ３とリード７とを電気接続する全ての接続用ワイヤ９が、中継端子部２０にも接合されているが、例えば、一部の接続用ワイヤ９だけが中継端子部２０に接合され、残りの接続用ワイヤ９は中継端子部２０に接合されなくてもよい。
なお、互いに隣り合って高さ位置の等しい二つの接合面には、同一の役割を果たし、互いに接触してもよい接続用ワイヤ９（例えばグランド配線やテスト用配線）を接合することが可能である。言い換えれば、互いに隣り合って高さ位置が異なる二つの接合面には、少なくとも互いに異なる役割を果たす接続用ワイヤ９（例えば互いに異なる電気信号用の入出力配線）、すなわち、互いに接触することが好ましくない接続用ワイヤ９が接続されていればよい。
また、上記実施形態では、半導体チップ３とリード７とを電気接続する全ての接続用ワイヤ９が、中継端子部２０にも接合されているが、例えば、一部の接続用ワイヤ９だけが中継端子部２０に接合され、残りの接続用ワイヤ９は中継端子部２０に接合されなくてもよい。
なお、本発明の半導体装置は、上記実施形態のものに限らず、例えば各リード７の一部が樹脂モールド部１１の側部から突出するＱＦＰ（Quad Flat Package）にも適用することが可能である。
また、本発明の半導体装置は、リードフレーム２によって構成されるものに限らず、少なくとも半導体チップ３を搭載する搭載領域面の周囲に、接続用ワイヤ９によって半導体チップ３に電気接続される複数の接続端子部を配列したベース部を備える構成に適用することができる。すなわち、本発明は、例えば図１１に示すように、インターポーザ基板等のように内部配線５２Ｃを有する配線基板（ベース部）５１の搭載領域面５１ａに半導体チップ３を搭載し、搭載領域面５１ａの周囲に複数配列された接続端子部５２の内部端子面５２Ａと半導体チップ３とを接続用ワイヤ９により電気接続した半導体装置８にも適用できる。ここで、搭載領域面５１ａは、内部端子面５２Ａが露出する配線基板５１の上面のうち内部端子面５２Ａが形成される領域よりも内側の所定領域を示す面である。
なお、図示例の半導体装置８は、配線基板５１の下面５１ｂに露出する接続端子部５２の外部端子５２Ｂが平面電極パッドであるＬＧＡ（Land Grid Array）を構成しているが、例えば平面電極パッドの代わりにボール状電極を設けたＢＧＡ（Ball Grid Array）を構成してもよい。
また、本発明の半導体装置は、リードフレーム２によって構成されるものに限らず、少なくとも半導体チップ３を搭載する搭載領域面の周囲に、接続用ワイヤ９によって半導体チップ３に電気接続される複数の接続端子部を配列したベース部を備える構成に適用することができる。すなわち、本発明は、例えば図１１に示すように、インターポーザ基板等のように内部配線５２Ｃを有する配線基板（ベース部）５１の搭載領域面５１ａに半導体チップ３を搭載し、搭載領域面５１ａの周囲に複数配列された接続端子部５２の内部端子面５２Ａと半導体チップ３とを接続用ワイヤ９により電気接続した半導体装置８にも適用できる。ここで、搭載領域面５１ａは、内部端子面５２Ａが露出する配線基板５１の上面のうち内部端子面５２Ａが形成される領域よりも内側の所定領域を示す面である。
なお、図示例の半導体装置８は、配線基板５１の下面５１ｂに露出する接続端子部５２の外部端子５２Ｂが平面電極パッドであるＬＧＡ（Land Grid Array）を構成しているが、例えば平面電極パッドの代わりにボール状電極を設けたＢＧＡ（Ball Grid Array）を構成してもよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１，４，６，８…半導体装置、２…リードフレーム（ベース部）、３…半導体チップ、５ａ…上面（搭載領域面）、７…リード（接続端子部）、９…接続用ワイヤ（ボンディングワイヤ）、９Ａ…第一ワイヤ部、９Ｂ…第二ワイヤ部、２０…中継端子部、２１…接合面、３０…中継端子部、３１…基台、３３…導電パッド、３４…接合面、４０…中継端子部、４１…中継端子、４２…接合面、５１…配線基板（ベース部）、５１ａ…搭載領域面、５２…接続端子部
Claims (3)
- 半導体チップと、該半導体チップを搭載する搭載領域面、及び、該搭載領域面の周囲に配列された複数の接続端子部を有するベース部とを備え、
前記搭載領域面のうち前記半導体チップと複数の前記接続端子部との間には、前記複数の接続端子部の配列方向に配列された複数の接合面を有する中継端子部が設けられ、
両端が前記半導体チップと前記接続端子部とに接合されると共に、中途部が前記接合面に接合されることで、前記半導体チップと前記接続端子部とを電気接続するボンディングワイヤを有し、
複数の前記接合面のうち、少なくとも前記配列方向に沿って互いに隣り合う二つの接合面の高さ位置が、互いに異なることを特徴とする半導体装置。 - 複数の前記接続端子部の一部が直線状に配列されると共に、複数の前記接合面の一部が直線配列された前記接続端子部の配列方向に沿って配列され、
直線状に配列された複数の前記接合面は、前記直線状の配列方向の中央に位置する前記接合面から前記配列方向の両端に位置する前記接合面に向かうにしたがって、前記接合面の高さ位置が高くなる、あるいは、低くなるように、階段状に配列されていることを特徴とする請求項１に記載の半導体装置。 - 前記ボンディングワイヤの中途部が、前記中継端子部にめり込むように前記接合面に接合されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012068095A JP5982923B2 (ja) | 2012-03-23 | 2012-03-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012068095A JP5982923B2 (ja) | 2012-03-23 | 2012-03-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013201238A JP2013201238A (ja) | 2013-10-03 |
| JP5982923B2 true JP5982923B2 (ja) | 2016-08-31 |
Family
ID=49521255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012068095A Expired - Fee Related JP5982923B2 (ja) | 2012-03-23 | 2012-03-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5982923B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778926A (ja) * | 1993-09-07 | 1995-03-20 | Nec Kyushu Ltd | 樹脂封止型半導体装置 |
| JPH0936159A (ja) * | 1995-07-17 | 1997-02-07 | Toshiba Corp | 半導体装置及びその封止方法 |
-
2012
- 2012-03-23 JP JP2012068095A patent/JP5982923B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013201238A (ja) | 2013-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10008477B2 (en) | Microelectronic element with bond elements to encapsulation surface | |
| JP5707902B2 (ja) | 半導体装置及びその製造方法 | |
| CN102024724B (zh) | 半导体器件的制造方法以及半导体器件 | |
| JP5001872B2 (ja) | 半導体装置 | |
| US8008785B2 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
| US10170402B2 (en) | Semiconductor device | |
| JP2008277751A (ja) | 半導体装置の製造方法、および半導体装置 | |
| WO2015080000A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2012108469A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5237900B2 (ja) | 半導体装置の製造方法 | |
| CN102487025B (zh) | 用于长结合导线的支撑体 | |
| US20080246129A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP2004363365A (ja) | 半導体装置及びその製造方法 | |
| JP5982923B2 (ja) | 半導体装置 | |
| JP4216295B2 (ja) | バンプ構造およびその形成方法、ならびにそれを用いた半導体装置 | |
| TWI528516B (zh) | 晶片組裝結構及晶片組裝方法 | |
| JP2004179303A (ja) | 素子パッケージ及びその製造方法 | |
| JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
| JP5048627B2 (ja) | リードフレーム及び半導体装置 | |
| JP2005150294A (ja) | 半導体装置およびその製造方法 | |
| JP2008027994A (ja) | 半導体装置及びその製造方法 | |
| JP2005347428A (ja) | 半導体装置 | |
| JPH08250624A (ja) | 半導体装置およびその製造方法 | |
| JPH1197472A (ja) | 半導体装置およびその製造方法 | |
| JP2012023204A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160718 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5982923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |