JP5968071B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP5968071B2
JP5968071B2 JP2012113115A JP2012113115A JP5968071B2 JP 5968071 B2 JP5968071 B2 JP 5968071B2 JP 2012113115 A JP2012113115 A JP 2012113115A JP 2012113115 A JP2012113115 A JP 2012113115A JP 5968071 B2 JP5968071 B2 JP 5968071B2
Authority
JP
Japan
Prior art keywords
voltage
smoothing capacitor
circuit
discharge
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012113115A
Other languages
English (en)
Other versions
JP2013240240A (ja
Inventor
正吾 ▲高橋▼
正吾 ▲高橋▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Capacitor Ltd
Original Assignee
Nichicon Capacitor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Capacitor Ltd filed Critical Nichicon Capacitor Ltd
Priority to JP2012113115A priority Critical patent/JP5968071B2/ja
Publication of JP2013240240A publication Critical patent/JP2013240240A/ja
Application granted granted Critical
Publication of JP5968071B2 publication Critical patent/JP5968071B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、コンバータトランス一次側の電力をコンバータトランスで電力変換した後、コンバータトランス二次側から整流回路を経て二次側平滑コンデンサで平滑して出力するスイッチング電源等の電力変換装置に関するものである
スイッチング電源は、一般に、トランス一次側の交流電圧を整流すると共に一次側平滑コンデンサで平滑化した後に、トランス一次側巻線に接続したスイッチングトランジスタのスイッチング周波数を制御回路により制御することで、当該一次側の電力をコンバータトランス二次側に電力変換し、さらにトランス二次側の整流回路を経て二次側平滑コンデンサで平滑して所要の直流電圧を負荷に供給出力する。
このようなスイッチング電源には、待機モードにできるようにしたものがある。例えば特許文献1のスイッチング電源では、メイン電源と待機専用のサブ電源とを備え、メイン電源を停止し、サブ電源を駆動させて待機モードとするときに、メイン電源の一次側平滑コンデンサに高い電荷が残らないように、該一次側平滑コンデンサに並列に設けた放電回路を駆動して該一次側平滑コンデンサを急速放電させるようにしている。
一方、特許文献1のスイッチング電源における待機モード方式とは異なって、待機専用のサブ電源を設けず、トランス一次側で交流電圧が入力される交流電圧オン状態で待機モードにできるように、スイッチングトランジスタのスイッチング周波数を下げて損失を低減し消費電力を要求電力(待機電力)以下にするスイッチング電源がある。
このような待機モード方式のスイッチング電源に対して、トランス一次側で交流電圧が入力されない交流電圧オフ時に、特許文献1の放電回路を利用することにより一次側平滑コンデンサを急速放電させることができるが、負荷が例えば無負荷である場合、二次側平滑コンデンサの充電電圧は放電されずに残存することとなる。
そして、かかるスイッチング電源において、交流電圧オフ時に二次側平滑コンデンサに残存する充電電圧を規定時間内に放電させる仕様とする場合、例えば、二次側平滑コンデンサに並列に放電抵抗を接続することで二次側平滑コンデンサの電荷を放電抵抗を介して前記規定時間内に放電させることが提案される。
特開2011−135702号公報
しかしながら、交流電圧オフ時で、放電抵抗により二次側平滑コンデンサを急速放電させるのでは、交流電圧オン時において待機モードとする時にも、放電抵抗により、電力の消費が常時継続されるので、待機電力が悪化するという課題があった。
本発明は、上記事情に鑑みて為されたものであり、交流電圧オン時の定常時に待機モードにできる電力変換装置において、交流電圧オフ時に、二次側平滑コンデンサの充電電圧を規定時間内に所定電圧以下に放電させる際に、定常時での待機電力の悪化を回避して、二次側平滑コンデンサの放電を可能とする電力変換装置を提供することを目的としている。
本発明では、二次側放電回路で二次側平滑コンデンサの急速放電に際して一次側平滑コンデンサも当該二次側放電回路によりコンバータトランスを介して放電を可能とする電力変換装置を提供することを他の目的としている。
本発明による電力変換装置は、トランス一次側で交流電圧を整流する一次側整流回路と、前記一次側整流回路で整流された電圧を平滑化する一次側平滑コンデンサと、前記トランス一次側電力をトランス二次側電力に変換するコンバータトランスと、前記コンバータトランスの一次巻線に接続されたスイッチングトランジスタと、前記スイッチングトランジスタの動作周波数を制御する制御回路と、前記トランス二次側に誘起した電圧を整流する二次側整流回路と、前記二次側整流回路で整流された電圧を平滑化するための二次側平滑コンデンサと、前記二次側平滑コンデンサの電圧を放電する二次側放電回路とを備え、前記制御回路が、前記交流電圧が入力される交流電圧オン時において前記スイッチングトランジスタのスイッチング動作周波数を低下させる待機モードに制御することにより電力節減を可能とした電力変換装置において、
前記一次側整流回路による整流前の前記交流電圧の入力有無をもとに前記交流電圧オン時であるか前記交流電圧が入力されない交流電圧オフ時であるかを検知する検知回路をさらに備え、
前記二次側放電回路は、前記二次側平滑コンデンサに並列に接続され、前記待機モードを含む前記交流電圧オン時には非動作で、前記交流電圧オフ時には動作して前記二次側平滑コンデンサの充電電圧を放電させる動作を行う、ことを特徴とする。
本発明の好ましい態様では、前記二次側放電回路は、前記交流電圧オフ時に前記二次側平滑コンデンサの充電電圧を規定時間内に所定電圧以下に放電させる動作を行う。
本発明の好ましい態様では、前記二次側放電回路は、放電抵抗と放電スイッチとの直列回路が、前記二次側平滑コンデンサに並列に接続されてなり、前記放電スイッチは、前記交流電圧オン時には開放して当該二次側放電回路を非動作とし、前記交流電圧オフ時には短絡して、当該二次側放電回路を動作状態として、前記放電抵抗を前記二次側平滑コンデンサに並列接続させて当該二次側平滑コンデンサの充電電圧を放電させる。
本発明の好ましい態様では、トランス一次側における一次側平滑コンデンサの充電電圧を前記コンバータトランスを介して放電する。
本発明の好ましい態様では、前記検知回路の検知出力をトランス二次側に伝達するフォトカプラをさらに備え、前記検知回路の検知信号により前記フォトカプラを動作制御し、
前記二次側放電回路は、前記フォトカプラの動作状態に基づいて、前記交流電圧オン時には非動作で、前記交流電圧オフ時には動作して前記二次側平滑コンデンサの充電電圧を規定時間内に所定電圧以下に放電させる動作を行う
本発明の電力変換装置では、交流電圧が入力される交流電圧オン時において前記スイッチングトランジスタのスイッチング動作周波数を低下させる待機モードに制御することにより電力節減を可能としたものであって、一次側整流回路による整流前の交流電圧の入力有無をもとに交流電圧オン時であるか前記交流電圧が入力されない交流電圧オフ時であるかを検知する検知回路をさらに備え、二次側放電回路は、二次側平滑コンデンサに並列に接続され、待機モードを含む前記交流電圧オン時には非動作で、交流電圧オフ時には動作して前記二次側平滑コンデンサの充電電圧を放電させる動作を行うようにしたので、電力変換装置を交流電圧オンで待機モードとしている時に、待機電力が消費されずに済み、待機電力の悪化を防止することができる。同時に交流電圧オン時には、二次側平滑コンデンサの充電電圧を規定時間内に所定電圧以下に放電させることができる。また、交流電圧オフ直後で一次側平滑コンデンサの残存充電電圧によりコンバータトランスが動作状態にあるときには、当該コンバータトランスを介して一次側平滑コンデンサの充電電圧を前記二次側放電回路により放電させることができる。
本発明の電力変換装置では、二次側放電回路が、交流電圧オン時には非動作であり、交流電圧オフ時に動作して二次側平滑コンデンサの充電電圧を放電させるので、交流電圧オン状態の定常時における待機電力の悪化を防止でき、加えて、交流電圧オフ時において、コンバータトランスが動作状態にあると、一次側平滑コンデンサの充電電荷も放電させることができる。
図1は、本発明の実施形態にかかるスイッチング電源の概略の回路図である。
以下、添付した図面を参照して、本発明の実施の形態に係る電力変換装置の一例を説明する。実施形態では、電力変換装置としてフライバック方式のスイッチング電源に適用して説明するが、これに限定されるものではなく、フォワード方式、プッシュプル方式、ハーフブリッジ方式、フルブリッジ方式、等広く、コンバータトランス一次側の電力をコンバータトランスで電力変換した後、コンバータトランス二次側から整流回路を経て二次側平滑コンデンサで平滑して出力する電力変換装置であれば適用することができる。
図1に実施形態のフライバック方式のスイッチング電源の回路図を示す。
実施形態のスイッチング電源は、電力変換用のコンバータトランス1を具備する。コンバータトランス1は、その一次側と二次側とを電気的に絶縁分離する。コンバータトランス1の一次側では、当該スイッチング電源の入力端子2a,2b間に交流電源3が接続される。
交流電源3は、例えば周波数50Hzの100Vの商用交流電源である。また、誤差により、例えば95〜105Vの範囲内の交流電圧が印加される。勿論、適用する国、地域における交流電源の電圧、周波数でよい。
前記交流電圧は、一対の交流電圧ライン4a,4bを介して全波整流回路からなる一次側整流回路5の両入力部に印加されると共に、該一次側整流回路5で全波整流される。一次側整流回路5の両出力部は、高レベルと低レベルの電圧ライン4a,4b間に接続され、一次側整流回路5のプラス側整流電圧は、高レベル電圧ライン4aを介して一次側平滑コンデンサ6のプラス側電極に印加され、この一次側平滑コンデンサ6で平滑化される。
コンバータトランス1は一次側に一次巻線L1と補助巻線L3とを具備し、二次側に二次巻線L2を具備する。一次巻線L1のプラス側端子(黒丸印端子)には高レベル電圧ライン4aを介して一次側平滑コンデンサ6のプラス電極が接続される。また、一次巻線L1のマイナス側端子(黒丸印が無い端子)にはスイッチングトランジスタであるnチャネル型のMOSFET7(MOS型電界効果トランジスタ)のドレイン電極が接続される。尚、MOSFET7のタイプは特に限定されない。また、スイッチングトランジスタは、前記MOSFET7に限定されるものではなく、バイポーラ型など他のタイプのトランジスタでもよい。
前記MOSFET7のソース電極は低レベル電圧ライン4bに接続されると共に、そのゲート電極は制御回路8の制御出力部8aに接続される。前記制御出力部8aからMOSFET7のゲート電極にスイッチング動作電圧が供給される。制御回路8は、電源受給部8bを有する。コンバータトランス1の補助巻線L3のプラス側端子(黒丸印端子)に誘起された交流電圧は整流ダイオード9で整流され、平滑コンデンサ10で平滑化されて、直流電圧として電源受給部8bに供給される。
制御回路8は、検出出力入力部8cを具備し、この検出出力入力部8cにはコンバータトランス1の二次側の検出部11が出力する検出出力が入力され、制御回路8は、前記入力した検出出力に応じてMOSFET7のスイッチング動作周波数を制御することができるようになっている。例えば、出力電圧が所定電圧よりも高い、あるいは低い場合、前記スイッチング動作周波数におけるオンオフデューティを制御し、出力電圧が前記一定の所定電圧値に制御することができるようになっている。こうした制御回路8は、周知の制御ICで実現可能であり、内部構成と動作の詳細な説明は略する。
図示しないが、制御回路8に、例えば出力端子20a,20b間に接続された出力負荷12側から定常モードであるか、待機モードであるかの信号が入力されると、制御回路8は、その待機モードに対応して、MOSFET7のスイッチング動作周波数を制御することができるようにしてもよい。例えば、制御回路8は、待機モードでは、MOSFET7のスイッチング動作周波数を低下させることで、損失を低減し、消費電力を要求される電力(待機電力)以下に電力節減ができるようになっている。尚、待機モードは上記に限定されるものではなく、例えばスイッチングトランジスタであるMOSFET7のオフデューティを長くするなど、他の待機モード方式でもよいことは勿論である。この場合、出力負荷12側から入力される前記定常モードとか待機モードとかの信号は任意であり、実施形態に何ら限定されないことは勿論である。
前記負荷12には、例えば、液晶テレビの表示装置とか、バックライト用LED駆動装置、バックライト用のインバータ回路とか、各種負荷があり、特に限定されない。勿論、出力端子20a,20b間に負荷が接続されない無負荷の場合もある。
コンバータトランス1の一次側には交流電圧が入力されない交流電圧オフ時であるか、交流電圧が入力される交流電圧オン時であるかを検知する検知回路13が設けられている。検知回路13は、2入力部13a,13bと2出力部13c,13dとを有すると共に、2入力部13a,13bは交流電源3に並列に接続されて交流電圧を入力し、一方の出力部13dは低レベル電圧ライン4bに接続され、他方の出力部13cは、信号出力部として、フォトカプラ14の発光ダイオード14aのカソードに接続されている。
検知回路13は、前記2入力部13a,13bに交流電圧が入力されている交流電圧オン時の定常時では、信号出力部13cからローレベル検知信号を出力し、交流電圧が入力されない交流電圧オフ時の場合には、信号出力部13cからハイレベル検知信号を出力することができるようになっている。
フォトカプラ14は、発光ダイオード14aと、この発光ダイオード14aの発光を受光してコレクタ・エミッタが導通する受光トランジスタ14bとからなる。発光ダイオード14aのアノードは、補助巻線L3のプラス側端子に接続されており、検知回路13の出力部13cからのローレベルとハイレベルの前記検知信号が印加されるようになっており、この検知信号がローレベル検知信号であるときは、前記発光ダイオード14aには補助巻線L3から電流が供給されて導通して発光し、この検知信号が交流電圧オフを示すハイレベル検知信号であるときは、発光ダイオード14aは非導通となって発光しなくなる。フォトカプラ14の受光トランジスタ14bは、前記発光ダイオード14aが発光するときは導通(オン)し、前記発光ダイオード14aが非発光であるときは非導通(オフ)となる。
コンバータトランス1の二次巻線L2のマイナス側端子(黒丸印が無い端子)には二次側整流回路である整流ダイオード15のアノードが接続されるとともに、前記整流ダイオード15のカソードには高レベル電圧ライン16aを介して二次側平滑コンデンサ19のプラス側電極が接続され、この二次側平滑コンデンサ19のマイナス側電極は低レベル電圧ライン16bを介して前記二次巻線L2のプラス側端子(黒丸印端子)に接続される。二次側の高レベル電圧ライン16aと低レベル電圧ライン16bとの間には第1、第2抵抗17a,17bの直列接続回路からなる抵抗分圧回路17が接続されている。そして、抵抗分圧回路17内の第2抵抗17bには、フォトカプラ14の受光トランジスタ14bのコレクタ・エミッタが並列に接続されている。
本実施形態では、コンバータトランス1二次側の高レベル電圧ライン16aと低レベル電圧ライン16bとの間の二次側平滑コンデンサ19に対して、放電回路18が並列に接続されている。この放電回路18は、放電抵抗18aと放電スイッチであるMOSFET18bとが接続されて構成されており、放電抵抗18aの一端が高レベル電圧ライン16aに接続され、放電抵抗18aの他端がMOSFET18bのドレインに接続されている。このMOSFET18bのゲート・ソース間には前記抵抗分圧回路17の第2抵抗17bが接続されている。
以上の構成において、交流電圧オンの定常モードでは、交流電源3の交流電圧が一次側整流回路5で全波整流され、その整流電圧は一次側平滑コンデンサ6で平滑化される。一次側平滑コンデンサ6で平滑化された電圧は、コンバータトランス1の一次巻線L1のプラス側端子に印加される。そして、制御回路8によりMOSFET7が所要のスイッチング動作周波数でスイッチング動作し、前記平滑化された電圧は、コンバータトランス1の二次側に所定の電圧に変換されて二次巻線L2両端間に誘起される。
二次巻線L2両端間に誘起された電圧は、整流ダイオード15で整流されると共に、二次側平滑コンデンサ19で平滑化されて直流電圧として出力負荷12に供給される。この場合、検知回路13の入力部13a,13bには交流電圧が印加されるので、検知回路13は交流電圧オンであることを検知し、出力部13c,13dからローレベル検知信号をフォトカプラ14の発光ダイオード14aに出力する。これにより、発光ダイオード14aが導通発光するので、フォトカプラ14の受光トランジスタ14bは前記発光を受光して導通する。受光トランジスタ14bが導通すると、放電回路18のMOSFET18bのゲート・ソース間電圧が0Vとなり、MOSFET18bは非導通となる。これにより、二次側平滑コンデンサ19には放電抵抗18aは接続されず、この放電回路18を介しての二次側平滑コンデンサ19の充電電圧の放電は行われない。
そして、前記定常モード時において、待機モードとする場合、制御回路8には図示略の回路あるいは出力負荷12側から待機モードの信号が入力される。制御回路8は、この待機モードの信号の入力に応答してスイッチングトランジスタ7のスイッチング周波数を下げる制御を行う。これにより、待機モードとなり、電力は要求される待機電力以下に節減制御される。
この場合、定常モードでは、前記したように、放電回路18は動作していないので、二次側平滑コンデンサ19の充電電圧は放電されず、待機電力は悪化しない。
次に、交流電圧オフとなると、この交流電圧オフは検知回路13で検知され、検知回路13からはハイレベル検知信号がフォトカプラ14の発光ダイオード14aのカソードに印加され、これにより発光ダイオード14aには電流が流れず、該発光ダイオード14aは発光停止する。発光ダイオード14aが発光停止すると、フォトカプラ14の受光トランジスタ14bが非導通となり、放電回路18のMOSFET18のゲート・ソース間には抵抗分圧回路17の第2抵抗17b両端の分圧電圧が印加されることになる。これにより、放電回路18のMOSFET18が導通する結果、二次側平滑コンデンサ19には放電回路18の放電抵抗18aが並列接続され、二次側平滑コンデンサ19の充電電圧は、放電回路18の放電抵抗18aにより規定時間内に所定電圧以下に放電される。
この場合、二次側平滑コンデンサ19の充電電圧を規定時間内に所定電圧以下に放電させるためには、二次側平滑コンデンサ19の容量値、放電抵抗18aの抵抗値との積からなる放電時定数および、二次側平滑コンデンサ19の充電電圧により実験等により適宜に定めることができる。
また、放電抵抗18aは、実施形態では1つであったが、1つに限定されず、また、複数の抵抗の直列および/または並列接続したものでもよく、あるいは、放電抵抗18aに代える他の放電素子でもよいことは勿論である。また、放電回路18において、放電スイッチであるMOSFET18はnチャネル型のMOSFETであるが、バイポーラ型など他のタイプのトランジスタでもよい。
このようにして交流電圧オフ時では、放電回路18により、二次側平滑コンデンサ19の充電電荷は放電されるが、交流電圧オフ直後などで一次側平滑コンデンサ6に高い充電電圧が残る場合には、コンバータトランス1が動作状態にあり、一次側平滑コンデンサ6の充電電荷は、コンバータトランス1を介して、前記放電回路18により、放電されるようになる。
以上により、本実施形態では、交流電圧オン状態の定常時で、待機モードになると、制御回路8によりMOSFET7のスイッチング周波数が下がるように制御されて、損失低減と、消費電力は待機モードに要求される電力(待機電力)以下になり、この場合、放電回路18が動作しないので二次側平滑コンデンサや一次側平滑コンデンサの放電は行われず、したがって待機電力は悪化しない。
そして、本実施形態では、交流電圧オフすると、放電回路18が動作して二次側平滑コンデンサ19の充電電圧が規定時間内に所定電圧以下に放電させることができると共に、同時に一次側平滑コンデンサ6の充電電荷もコンバータトランス1を介して、前記放電回路18により放電させることができ、回路構成が簡略化されるなどの効果もある。
なお、従来のスイッチング電源における待機モードでの待機電力の消費(改善前待機電力)と、本発明のスイッチング電源における待機モードにおける待機電力の消費(改善後待機電力)とを比較すると、改善前待機電力が1.4Wであったのに対して、本発明での改善後待機電力は0.45Wであり、本発明では、大幅に待機電力が改善された。
上記待機電力の測定は、制御回路8によるMOSFET7のスイッチング周波数が1.5kHzであり、交流電圧を230V、交流電圧の周波数を50Hzとし、本発明の放電回路18の放電抵抗18aの抵抗値は33Ωであり、従来のスイッチング電源では二次側平滑コンデンサに並列に前記放電抵抗18aと同じ抵抗値の放電抵抗が並列に接続された状態で行った。
以上説明したように、本実施形態では、二次側放電回路18が交流電圧オン時には非動作で、交流電圧オフ時に動作して二次側平滑コンデンサ19の充電電圧を放電させるので、電力変換装置を交流電圧オン状態で待機モードとしている時に、待機電力が消費されずに済み、待機電力の悪化を防止することができる。そして、交流電圧オフ時には、二次側平滑コンデンサ19の充電電圧を規定時間内に所定電圧以下に放電させることができる。また、交流電圧オフ直後で一次側平滑コンデンサ6の残存充電電圧によりコンバータトランス1が動作状態にあるときには、当該コンバータトランス1を介して一次側平滑コンデンサ6の充電電圧を前記二次側放電回路18により放電させることができる。
1 コンバータトランス
3 交流電源
5 全波整流回路
6 一次側平滑コンデンサ
7 スイッチングトランジスタ
8 制御回路
12 出力負荷
13 検知回路
14 フォトカプラ
17 抵抗分圧回路
18 放電回路
19 二次側平滑コンデンサ

Claims (5)

  1. トランス一次側で交流電圧を整流する一次側整流回路と、前記一次側整流回路で整流された電圧を平滑化する一次側平滑コンデンサと、前記トランス一次側電力をトランス二次側電力に変換するコンバータトランスと、前記コンバータトランスの一次巻線に接続されたスイッチングトランジスタと、前記スイッチングトランジスタの動作周波数を制御する制御回路と、前記トランス二次側に誘起した電圧を整流する二次側整流回路と、前記二次側整流回路で整流された電圧を平滑化するための二次側平滑コンデンサと、前記二次側平滑コンデンサの電圧を放電する二次側放電回路とを備え、前記制御回路が、前記交流電圧が入力される交流電圧オン時において前記スイッチングトランジスタのスイッチング動作周波数を低下させる待機モードに制御することにより電力節減を可能とした電力変換装置において、
    前記一次側整流回路による整流前の前記交流電圧の入力有無をもとに前記交流電圧オン時であるか前記交流電圧が入力されない交流電圧オフ時であるかを検知する検知回路をさらに備え、
    前記二次側放電回路は、前記二次側平滑コンデンサに並列に接続され、前記待機モードを含む前記交流電圧オン時には非動作で、前記交流電圧オフ時には動作して前記二次側平滑コンデンサの充電電圧を放電させる動作を行う、ことを特徴とする電力変換装置
  2. 前記二次側放電回路は、前記交流電圧オフ時に前記二次側平滑コンデンサの充電電圧を規定時間内に所定電圧以下に放電させる動作を行う、請求項1に記載の電力変換装置
  3. 前記二次側放電回路は、放電抵抗と放電スイッチとの直列回路が、前記二次側平滑コンデンサに並列に接続されてなり、
    前記放電スイッチは、前記交流電圧オン時には開放して当該二次側放電回路を非動作とし、前記交流電圧オフ時には短絡して、当該二次側放電回路を動作状態として、前記放電抵抗を前記二次側平滑コンデンサに並列接続させて当該二次側平滑コンデンサの充電電圧を放電させる、ことを特徴とする請求項1または2に記載の電力変換装置
  4. トランス一次側における一次側平滑コンデンサの充電電圧を前記コンバータトランスを介して放電する、請求項1ないし3のいずれかに記載の電力変換装置
  5. 前記検知回路の検知出力をトランス二次側に伝達するフォトカプラをさらに備え、
    前記検知回路の検知信号により前記フォトカプラを動作制御し、
    前記二次側放電回路は、前記フォトカプラの動作状態に基づいて、前記交流電圧オン時には非動作で、前記交流電圧オフ時には動作して前記二次側平滑コンデンサの充電電圧を規定時間内に所定電圧以下に放電させる動作を行う、
    ことを特徴とする請求項1ないし4のいずれかに記載の電力変換装置。
JP2012113115A 2012-05-17 2012-05-17 電力変換装置 Active JP5968071B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012113115A JP5968071B2 (ja) 2012-05-17 2012-05-17 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012113115A JP5968071B2 (ja) 2012-05-17 2012-05-17 電力変換装置

Publications (2)

Publication Number Publication Date
JP2013240240A JP2013240240A (ja) 2013-11-28
JP5968071B2 true JP5968071B2 (ja) 2016-08-10

Family

ID=49764795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012113115A Active JP5968071B2 (ja) 2012-05-17 2012-05-17 電力変換装置

Country Status (1)

Country Link
JP (1) JP5968071B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195282B (zh) * 2017-07-17 2018-02-16 深圳市华星光电半导体显示技术有限公司 放电信号触发电路及显示装置
JP6987645B2 (ja) * 2018-01-05 2022-01-05 東芝テック株式会社 電力変換装置及び画像形成装置
JP6932313B2 (ja) * 2018-02-27 2021-09-08 沖電気工業株式会社 電源装置及び画像形成装置
JP2021093886A (ja) * 2019-12-12 2021-06-17 ニチコン株式会社 スイッチング電源装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0622544A (ja) * 1992-06-30 1994-01-28 Ricoh Co Ltd スイッチングレギュレータ
JP3470693B2 (ja) * 2000-10-25 2003-11-25 株式会社村田製作所 自励発振型スイッチング電源装置
JP2010153599A (ja) * 2008-12-25 2010-07-08 Funai Electric Co Ltd 電源回路およびそれを備えた電子機器
JP5174702B2 (ja) * 2009-01-30 2013-04-03 株式会社日立メディアエレクトロニクス スイッチング電源装置および映像表示装置
JP2011135702A (ja) * 2009-12-24 2011-07-07 Sharp Corp スイッチング電源装置
JP5099183B2 (ja) * 2010-07-13 2012-12-12 サンケン電気株式会社 起動回路

Also Published As

Publication number Publication date
JP2013240240A (ja) 2013-11-28

Similar Documents

Publication Publication Date Title
AU2014355917B2 (en) Power source apparatus and electric device
US10700592B2 (en) Load detecting device
KR101889108B1 (ko) 대기전력소모를 감소시키는 전력변환장치
US20130141947A1 (en) Switching power supply
US20080291709A1 (en) Switching power supply apparatus
US20150003118A1 (en) Start-up circuit, switch control circuit having the start-up circuit and power supply device having the switch control circuit
CN107834855B (zh) 开关电源装置
US20120256491A1 (en) Switching mode power supply
JP5968071B2 (ja) 電力変換装置
JP2006352975A (ja) スイッチング電源装置
US9543843B2 (en) Power supply device
JP2010166729A (ja) スイッチング電源装置
US20200112263A1 (en) Power supply apparatus and image forming apparatus
US9482724B2 (en) Load detecting method and power supply device where the method is applied
JP5169679B2 (ja) 共振型電力変換装置
JP2009081901A (ja) 過電圧保護装置
CN110535362B (zh) 电流检测方法
JP2002374672A (ja) スイッチング電源装置
JP2011135702A (ja) スイッチング電源装置
JP2006129547A (ja) スイッチング電源装置
JP2004015901A (ja) 電力変換装置
KR20150003425A (ko) Ac-오프 상태를 감지하는 전원공급장치
US7289340B2 (en) Switching power supply device
JP3751943B2 (ja) 変圧制御装置および電源装置
JP3534313B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160705

R150 Certificate of patent or registration of utility model

Ref document number: 5968071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250