JP5099183B2

JP5099183B2 - 起動回路

Info

Publication number: JP5099183B2
Application number: JP2010158684A
Authority: JP
Inventors: 憲吾小池
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2010-07-13
Filing date: 2010-07-13
Publication date: 2012-12-12
Anticipated expiration: 2030-07-13
Also published as: US20120014145A1; JP2012023832A

Description

本発明は、スイッチング電源装置に設けられ、リモコン待機等の待機時の消費電力を低減するための起動回路に関する。

図４は従来の起動回路を含むスイッチング電源装置の構成を示す回路図である。図４において、交流電源ＡＣの両端にはコンデンサＣ０と放電抵抗Ｒ０と全波整流回路ＤＢの入力端が接続されている。全波整流回路ＤＢの出力両端には平滑用のコンデンサＣ１が接続されると共に、トランスＴの一次巻線ＰとＭＯＳＦＥＴからなるスイッチ素子Ｑ１と抵抗Ｒ２との直列回路が接続されている。一次巻線Ｐの両端にはコンデンサＣ２とダイオードＤ１との直列回路が接続され、コンデンサＣ２の両端には抵抗Ｒ１が接続されている。

トランスＴの二次巻線Ｓの両端にはダイオードＤ３とコンデンサＣ４との直列回路が接続され、コンデンサＣ４の両端には抵抗Ｒ３とフォトカプラＰＣのフォトダイオードとシャントレギュレータＺ１との直列回路が接続されるとともに、抵抗Ｒ４と抵抗Ｒ５との直列回路が接続されている。抵抗Ｒ３とフォトカプラＰＣのフォトダイオードとの直列回路の両端には抵抗Ｒ２が接続され、抵抗Ｒ４と抵抗Ｒ５との接続点と、シャントレギュレータＺ１とフォトカプラＰＣのフォトダイオードとの接続点とにはコンデンサＣ５が接続されている。

トランスＴの補助巻線Ｃの両端には、ダイオードＤ２と抵抗Ｒ２ａとコンデンサＣ３との直列回路が接続されている。制御回路１ａは、起動回路１０ａを有し、起動回路１０ａにより起動して、スイッチ素子Ｑ１をオンオフさせるもので、ＳＴＡＲＴＵＰ端子がコンデンサＣ１の一方の端子に接続されている。ＧＮＤ端子が全波整流回路ＤＢの他方の出力端に接続され、ＶＣＣ端子がコンデンサＣ３と抵抗Ｒ２ａとの接続点に接続され、ＦＢ（フィードバック）端子がフォトカプラＰＣのフォトトランジスタに接続されている。ＤＲＩＶＥ端子がスイッチ素子Ｑ１のゲートに接続され、ＯＣＰ端子が抵抗Ｒ２とスイッチ素子Ｑ１のソースとの接続点に接続されている。

以上のスイッチング電源装置によれば、交流電源ＡＣからの交流電圧は全波整流回路ＤＢで整流されコンデンサＣ１で平滑されて直流電圧が得られる。この直流電圧は、制御回路１ａからの制御信号によりスイッチ素子Ｑ１をオンオフさせることにより、高周波電圧に変換され、トランスＴの各巻線に高周波電圧が発生する。

トランスＴの二次巻線Ｓに発生した高周波電圧は、ダイオードＤ３とコンデンサＣ４とで整流平滑されて、直流出力電圧が得られる。この直流出力電圧は、フォトカプラＰＣを介して制御回路１ａにフィードバックされ、制御回路１ａは、直流出力電圧に基づきスイッチ素子Ｑ１のオンオフのデューティ又は周波数等を制御することにより直流出力電圧を所定電圧に制御する。

次に、図５を参照しながら従来の起動回路を説明する。起動回路１０ａは、ＳＴＡＲＴＵＰ端子に抵抗Ｒ６の一端と抵抗Ｒ７の一端が接続され、抵抗Ｒ６の他端はＭＯＳＦＥＴからなるスイッチ素子Ｑ２のゲートとツェナーダイオードＺＤ２のカソードとＭＯＳＦＥＴからなるスイッチ素子Ｑ３のドレインとに接続されている。ツェナーダイオードＺＤ２のアノードはスイッチ素子Ｑ３のソースと基準電源Ｖｒｅｆ１の負極とに接続され、制御回路のＧＮＤ電位に接続されている。

抵抗Ｒ７の他端はスイッチ素子Ｑ２のドレインに接続され、スイッチ素子Ｑ２のソースはダイオードＤ４のアノードに接続され、ダイオードＤ４のカソードはＶＣＣ端子とヒステリシスコンパレータＣＭＰ１の非反転入力端子に接続されている。ヒステリシスコンパレータＣＭＰ１の反転入力端子は基準電源Ｖｒｅｆ１の正極に接続されている。ヒステリシスコンパレータＣＭＰ１の出力端子はスイッチ素子Ｑ３のゲートと基準電源Ｖｒｅｆ１とに接続されている。

この起動回路１０ａによれば、電源起動時には、コンデンサＣ１の直流電圧がＳＴＡＲＴＵＰ端子に印加されるので、スイッチ素子Ｑ２及びダイオードＤ４がオンしてＶＣＣ端子に電流が供給されて制御回路１０ａが起動する。通常時には、起動された制御回路１０ａがスイッチ素子Ｑ１をオンオフさせるので、補助巻線Ｃに高周波電圧が発生し、高周波電圧はダイオードＤ２とコンデンサＣ３とにより整流平滑されて直流電圧がＶＣＣ端子に印加される。

この場合、高圧のスイッチ素子Ｑ２のオンオフはコンパレータＣＭＰ１のヒステリシス特性により安定化させている。例えば、ＶＣＣ＝１０Ｖ以下で、スイッチ素子Ｑ２がオンし、ＶＣＣ＝１７Ｖ以上で、スイッチ素子Ｑ２がオフする。電源起動時にＳＴＡＲＴＵＰ端子に例えば３４０Ｖが印加されて、ツェナーダイオードＺＤ２が降伏して、スイッチ素子Ｑ２がオンしてＶＣＣ電圧が１７Ｖとなる。なお、ツェナーダイオードＺＤ２のツェナー電圧は例えば２８Ｖである。

すると、コンパレータＣＭＰ１からのＨレベルによりスイッチ素子Ｑ３がオンして、スイッチ素子Ｑ２のソース電位よりもゲート電位が低くなるため、スイッチ素子Ｑ２がオフする。

制御回路１ａの電流によりＶＣＣ端子の電圧が１７Ｖから１０Ｖに下がる間に、トランスＴの補助巻線Ｃが設定電圧（２０Ｖ等）まで立ち上がるように設定する。スイッチ素子Ｑ２がオフした後の定常時には、トランスＴの補助巻線Ｃから制御回路１ａの電源を得る。

特開２００１−９５２６１号公報特開２００６−２０４０２８号公報

上述した図４に示すスイッチング電源装置においては、通常、交流電源ＡＣに接続されているＡＣプラグのＡＣライン間には、ＥＭＩ（電磁波妨害）フィルタ用のコンデンサＣ０の容量にもよるが、２ＭΩ程度の放電抵抗Ｒ０が接続されている。ＡＣライン間にコンデンサＣ０が挿入された場合、ＡＣコンセントからＡＣプラグを抜いた瞬間に、コンデンサＣ０に蓄積された電荷を放電抵抗Ｒ０に放電させて、感電を防止している。

一般的には、ＡＣプラグをＡＣコンセントから抜いてから１秒以内に手を触れても感電しない程度の電圧に放電するように設定している。この放電対策は法規制やガイドライン、各電気機器メーカーで安全設計の内部規制により定められている。

ＡＣプラグのＡＣライン間に放電抵抗Ｒ０として２ＭΩを接続した場合、２ＭΩによる消費電力は常時損失しており、ＡＣが１００Ｖ、２４０Ｖである時に、定常的に約５ｍＷ、約３０ｍＷ程度の損失が発生している。特に機器の待機時に、放電抵抗Ｒ０による消費電力が占める割合が多くなり、消費電力が増加してしまう問題があった。

特に、液晶テレビジョン（ＬＣＤ−ＴＶ）等の家電製品では、リモコン待機時のセット全体の消費電力を下げる方向で規制や各種ガイドラインが設定されている。規制は将来的に厳しくなる方向であり、放電抵抗による消費電力についても無視できなくなりつつある。

また、待機電力を削減し、アクロスザラインコンデンサの放電時定数を所定値にする直流電源装置が、特許文献１、特許文献２に開示されている。特許文献１は、アクロスザラインコンデンサと並列に放電回路が接続されて構成されている。

しかし、特許文献１では、特許文献１の図１に示すように、放電抵抗制御用トランジスタ１０，１２のベース電流となる抵抗３、コンデンサ４の時定数回路には常に電流が流れ、待機時に電力を消費してしまう。

特許文献２では、特許文献２の図１に示すように、アクロスザラインコンデンサＣ５の他に、定常時にトランジスタＱ３をオンさせるための信号を得るために、コンデンサＣ１，Ｃ２が必要となる。このため、部品実装上の面積が必要となり、放電回路のみのために余分な面積が必要となる。また、直流電源装置がＡＣラインに接続されるため、安全規格上、選定すべき部品の仕様も限定され、設計上の制約がある。

本発明は、ＡＣプラグのＡＣライン間に接続される放電抵抗をなくすことにより、待機時の消費電力を低減することができる起動回路を提供することを課題とする。

本発明に係る起動回路は、上記課題を解決するために、交流電源の交流電圧を整流平滑した電圧を制御回路によりオンオフさせてトランスの一次巻線と二次巻線とに高周波電圧を発生させ二次巻線の高周波電圧を整流平滑して直流出力電圧を得るスイッチング電源装置に設けられ、電源起動時に前記交流電圧を整流した整流電圧により前記制御回路を起動する起動回路であって、前記整流電圧が所定電圧以下を検出する検出回路と、前記整流電圧が所定電圧以下から所定時間を計測するタイマと、前記タイマで計測する所定時間内に前記整流電圧が規定電圧以下になっていない場合には、前記整流電圧を放電させる放電回路とを備えることを特徴とする。

なお、前記タイマの（所定時間を）計測開始するタイミングは、前記整流電圧が所定電圧以下の期間のいずれの時間でも良い（ｔｏ〜ｔｏ´）。

本発明によれば、整流電圧が所定電圧以下を検出すると、タイマは整流電圧が所定電圧以下から所定時間を計測し、タイマで計測された所定時間内に整流電圧が規定電圧以下になっていない場合には、交流電源が断となったと判断し、放電回路は整流電圧を放電させるので、ＡＣプラグのＡＣライン間に接続される放電抵抗をなくすことができ、これによって、待機時の消費電力を低減することができる。

本発明の実施例１の起動回路を含むスイッチング電源装置の構成を示す回路図である。本発明の実施例１の起動回路の動作を説明するための各部の動作波形図である。本発明の実施例２の起動回路の構成を示す回路図である。従来の起動回路を含むスイッチング電源装置の構成を示す回路図である。図４に示す従来の起動回路の構成を示す回路図である。

以下、本発明の起動回路の実施の形態を図面に基づいて詳細に説明する。

図１（ａ）は本発明の実施例１の起動回路を含むスイッチング電源装置の構成を示す回路図、図１（ｂ）は起動回路の構成を示す回路図である。図１に示すスイッチング電源装置は、起動回路１０を有する制御回路１を有する。コンデンサＣ０の一端にダイオードＤ５のアノードが接続され、ダイオードＤ５のカソードが制御回路１のＳＴＡＲＴＵＰ端子に接続され、コンデンサＣ０の他端にダイオードＤ６のアノードが接続され、ダイオードＤ６のカソードが制御回路１のＳＴＡＲＴＵＰ端子に接続されている。

図１に示すその他の構成は、図４に示す構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。

制御回路１の各端子は、図４に示す制御回路１ａの各端子と同じであり、図４に示す起動回路１０ａに対して起動回路１０のみが異なるので、この起動回路１０を図１（ｂ）を用いて説明する。

起動回路１０は、集積回路（ＩＣ）からなり、ＳＴＡＲＴＵＰ端子に抵抗Ｒ６の一端と抵抗Ｒ７の一端が接続され、抵抗Ｒ６の他端は直列に接続されたツェナーダイオードＺＤ３〜ＺＤ６とＭＯＳＦＥＴからなるスイッチ素子Ｑ２のゲートとに接続されている。

抵抗Ｒ６は高抵抗のバイアス抵抗であり、例えば２００ＭΩである。なお、抵抗Ｒ６の代わりに、１〜２０ｕＡ程度の定電流回路でも良い。ツェナーダイオードＺＤ３〜ＺＤ６の各々は、降伏電圧が例えば７Ｖであり、直列接続された４つのツェナーダイオードＺＤ３〜ＺＤ６により合計の降伏電圧は２８Ｖである。

ツェナーダイオードＺＤ３のアノードとツェナーダイオードＺＤ４のカソードとはＭＯＳＦＥＴからなるスイッチ素子Ｑ４のドレインに接続されている。スイッチ素子Ｑ４のソースは抵抗Ｒ８の一端とＭＯＳＦＥＴからなるスイッチ素子Ｑ６のゲートとに接続されている。

スイッチ素子Ｑ４のゲートはＭＯＳＦＥＴからなるスイッチ素子Ｑ５のドレインとヒステリシスコンパレータＣＭＰ１の出力端子とに接続されている。スイッチ素子Ｑ５のソースは抵抗Ｒ８の他端とスイッチ素子Ｑ６のソースとツェナーダイオードＺＤ６のアノードとＭＯＳＦＥＴからなるスイッチ素子Ｑ７のソースと基準電源Ｖｒｅｆ１の負極とに接続され、制御回路１のＧＮＤ電位に接続されている。

スイッチ素子Ｑ５のゲートはタイマ２０の出力端子とスイッチ素子Ｑ７のゲートとに接続されている。スイッチ素子Ｑ６のドレインは抵抗Ｒ９の一端とタイマ２０のリセット端子とに接続され、抵抗Ｒ９の他端は電源Ｒｅｇに接続されている。

抵抗Ｒ７の他端はスイッチ素子Ｑ２のドレインに接続され、スイッチ素子Ｑ２のソースは抵抗Ｒ１０の一端とダイオードＤ４のアノードに接続され、ダイオードＤ４のカソードはＶＣＣ端子とヒステリシスコンパレータＣＭＰ１の非反転入力端子に接続されている。ヒステリシスコンパレータＣＭＰ１の反転入力端子は基準電源Ｖｒｅｆ１の正極に接続されている。ヒステリシスコンパレータＣＭＰ１の出力端子はスイッチ素子Ｑ４のゲートと基準電源Ｖｒｅｆ１とに接続されている。抵抗Ｒ１０の他端はスイッチ素子Ｑ７のドレインに接続されている。

なお、スイッチ素子Ｑ４，Ｑ６、抵抗Ｒ６，Ｒ８，Ｒ９、ツェナーダイオードＺＤ３は、本発明の検出回路を構成する。抵抗Ｒ１０とスイッチ素子Ｑ７とは、本発明の放電回路を構成する。

次にこのように構成された実施例１の起動回路の動作を図１（ｂ）の起動回路図及び図２の起動回路の各部の波形図を参照しながら詳細に説明する。

なお、タイマ時間Ｔ１は、リセット信号の周期Ｔ２よりも大きく設定されている。リセット信号の周期Ｔ２は、ＳＴＡＲＴＵＰ端子に入力される全波整流電圧の周期から作られている。

まず、交流電源ＡＣが入力されている時には、交流電圧は、ダイオードＤ５とダイオードＤ６とで全波整流されて、ＳＴＡＲＴＵＰ端子に全波整流電圧が印加される。すると、ＳＴＡＲＴＵＰ端子の電圧がツェナーダイオードＺＤ３〜ＺＤ６の電圧よりも大きいと降伏して、スイッチ素子Ｑ２がオンして、ＶＣＣ端子に電流が供給されて制御回路１が起動する。また、Ｒ６→ＺＤ３→Ｑ４→Ｒ８の経路でスイッチ素子Ｑ４がオンして電流が流れる。抵抗Ｒ８の電圧降下により、スイッチ素子Ｑ６がオンし、スイッチ素子Ｑ６のドレインはＬレベルとなるので、タイマ２０にリセット信号は出力されない。

次に、ＳＴＡＲＴＵＰ端子の電圧がボトム（例えば時刻ｔ０）になると、電圧が低いため、ツェナーダイオードＺＤ３が降伏しない（カットオフする）ので、スイッチ素子Ｑ４のドレイン・ソース電流がなくなる。このため、スイッチ素子Ｑ６のゲートが抵抗Ｒ８を介してＧＮＤに接続されるため、スイッチ素子Ｑ６もオフする。このため、スイッチ素子Ｑ６のドレインはＨレベルとなるので、タイマ２０にリセット信号が入力されてタイマ２０がリセットされる。さらに、時刻ｔｏ´になり、リセット信号がなくなると、タイマ２０は時間の計測を開始する。

次に、時刻ｔ１において、交流電源ＡＣが断（ＡＣコンセント断）とされると、起動回路１０がオフしているので、起動回路１０のインピーダンスは高抵抗値であるため、消費電力はほぼゼロに等しく、ＳＴＡＲＴＵＰ端子電圧の低下は見られない（Ａの期間）。そして、タイマ時間Ｔ１が経過した時刻ｔ２において、ＳＴＡＲＴＵＰ端子の電圧が規定電圧であるボトムに達していない時には、タイマ２０からタイマ出力としてＨレベルがスイッチ素子Ｑ５とスイッチ素子Ｑ７に出力される。

このとき、スイッチ素子Ｑ５がオンするため、スイッチ素子Ｑ４はオフし、スイッチ素子Ｑ２がオンする。さらに、スイッチ素子Ｑ７がオンすると、スイッチ素子Ｑ２がオンしているため、ＳＴＡＲＴＵＰ端子の電圧は抵抗Ｒ７と放電抵抗Ｒ１０を介して放電される。このため、交流電源ＡＣ間のコンデンサＣ０を放電することができる。

なお、スイッチ素子Ｑ７と抵抗Ｒ１０がなくても、ＳＴＡＲＴＵＰ端子からＶｃｃ端子へ充電することで、コンデンサＣ０を放電することもできるため、スイッチ素子Ｑ７、抵抗Ｒ１０は必須ではない。

なお、タイマ時間Ｔ１が経過する前に、ＳＴＡＲＴＵＰ端子の電圧が規定電圧であるボトムに達したときには、タイマ２０がリセットされる。

このように、待機時を含む通常時には、交流電源ＡＣ間の放電抵抗をなくすことができ、これにより、待機時の消費電力を低減することができる。また、ＡＣコンセントが抜かれて交流電源ＡＣが断となったときには、ＳＴＡＲＴＵＰ端子を介して交流電源ＡＣ間のコンデンサＣ０を放電することができる。従って、従来の交流電源ＡＣ間の放電抵抗と同様に動作し、感電を防止することができる。

また、従来の回路では、ＥＭＩ対策としてＡＣ間のコンデンサ容量を大きくした場合、放電するまでの最大時間が規制により決まっているため、場合によっては、放電抵抗を小さくする必要があり、待機時の消費電力の増大を招く場合があった。

実施例１の回路では、交流電源ＡＣが断となったときにコンデンサＣ０をアクティブに放電することができる。従って、従来回路よりも大きなＡＣプラグのＡＣライン間のコンデンサＣ０を接続することができるので、ＥＭＩ対策が容易になる。また、タイマや他の構成部品はＩＣで製作しやすいので、従来特許より安価となる。

また、タイマ２０は図示しない制御回路１に内蔵されている発振器と、カウンタとの組み合わせで構成することにより、部品点数及び消費電力を増やさずに済ませることもできる。

図３は本発明の実施例２の起動回路の構成を示す回路図である。図３に示す実施例２の起動回路は、タイマ２０をリセットするタイミングをＳＴＡＲＴＵＰ端子電圧から得ることを特徴とする。

起動回路１１は、ＳＴＡＲＴＵＰ端子に抵抗Ｒ６の一端と抵抗Ｒ７の一端と抵抗Ｒ１１の一端とが接続され、抵抗Ｒ６の他端はツェナーダイオードＺＤ７のカソードに接続されている。ここで、ツェナーダイオードＺＤ７のツェナー電圧は、例えば２８Ｖである。

抵抗Ｒ７の他端はスイッチ素子Ｑ２のドレインに接続され、スイッチ素子Ｑ２のソースは抵抗Ｒ１０の一端とダイオードＤ４のアノードに接続され、ダイオードＤ４のカソードはＶＣＣ端子とヒステリシスコンパレータＣＭＰ１の非反転入力端子に接続されている。ヒステリシスコンパレータＣＭＰ１の反転入力端子は基準電源Ｖｒｅｆ１の正極に接続されている。

ヒステリシスコンパレータＣＭＰ１の出力端子は、ＭＯＳＦＥＴからなるスイッチ素子Ｑ８のゲートとＭＯＳＦＥＴからなるスイッチ素子Ｑ９のドレインと基準電源Ｖｒｅｆ１とに接続されている。抵抗Ｒ１０の他端はスイッチ素子Ｑ７のドレインに接続されている。

抵抗Ｒ１１の他端は、コンパレータＣＭＰ２の非反転入力端子と抵抗Ｒ１２の一端とに接続され、コンパレータＣＭＰ２の反転入力端子には基準電源Ｖｒｅｆ２の正極が接続され、コンパレータＣＭＰ２の出力端子にはインバータ２１を介してタイマ２０のリセット端子が接続されている。

タイマ２０の出力端子はスイッチ素子Ｑ９のゲートとスイッチ素子Ｑ７のゲートが接続されている。抵抗Ｒ１２の他端と基準電源Ｖｒｅｆ２の負極とスイッチ素子Ｑ７，Ｑ８，Ｑ９のソースと基準電源Ｖｒｅｆ１の負極とがＧＮＤに接続されている。

なお、抵抗Ｒ１１，Ｒ１２、コンパレータＣＭＰ２、基準電源Ｖｒｅｆ２、インバータ２１は、本発明の検出回路を構成する。抵抗Ｒ１０とスイッチ素子Ｑ７とは、本発明の放電回路を構成する。

次にこのように構成された実施例２の起動回路の動作を説明する。まず、電源起動時及び通常時の動作は、図５に示す従来の起動回路の動作と同様であるので、その説明は省略する。

ここでは、交流電源ＡＣが断となったときの動作を図２を用いて説明する。まず、ＳＴＡＲＴＵＰ端子の電圧が山部で大きいと、コンパレータＣＭＰ２の非反転入力端子の電位は反転入力端子の電位よりも大きくなるので、コンパレータＣＭＰ２はＨレベルをインバータ２１に出力する。このため、インバータ２１からＬレベルがタイマ２０に出力されるので、タイマ２０はリセットされない。

次に、ＳＴＡＲＴＵＰ端子の電圧が時刻ｔｏにおいてボトムになると、コンパレータＣＭＰ２の非反転入力端子の電位は反転入力端子の電位よりも小さくなるので、コンパレータＣＭＰ２はＬレベルを出力する。このため、インバータ２１からＨレベルがタイマ２０に出力されるので、タイマ２０はリセットされ、時刻ｔｏ´になり、リセット信号がなくなると、時間の計測が開始される。

次に、時刻ｔ１において、交流電源ＡＣが断になったとする。そして、タイマ時間Ｔ１が経過した時刻ｔ２において、ＳＴＡＲＴＵＰ端子の電圧が規定電圧であるボトムに達していない時には、タイマ２０からタイマ出力としてＨレベルがスイッチ素子Ｑ７とスイッチ素子Ｑ９に出力される。

このとき、スイッチ素子Ｑ９がオンするため、スイッチ素子Ｑ８はオフし、スイッチ素子Ｑ２がオンする。さらに、スイッチ素子Ｑ７がオンすると、スイッチ素子Ｑ２がオンしているため、ＳＴＡＲＴＵＰ端子の電圧は抵抗Ｒ７と放電抵抗Ｒ１０を介して放電される。このため、交流電源ＡＣ間のコンデンサを放電することができる。

従って、実施例２の起動回路によっても、実施例１の起動回路の効果と同様な効果が得られる。

本発明に係る起動回路は、スイッチング電源装置に利用可能である。

１，１ａ制御回路
１０，１０ａ起動回路
２０タイマ
２１インバータ
ＤＢ全波整流回路
Ｃ０〜Ｃ５コンデンサ
Ｒ１〜Ｒ１２抵抗
Ｑ１〜Ｑ９スイッチ素子
Ｄ１〜Ｄ６ダイオード
ＺＤ２〜ＺＤ７ツェナーダイオード
ＰＣフォトカプラ
Ｔトランス
ＣＭＰ１，ＣＭＰ２コンパレータ
Ｖｒｅｆ１，Ｖｒｅｆ２基準電源
Ｚ１シャントレギュレータ

Claims

交流電源の交流電圧を整流平滑した電圧を制御回路によりオンオフさせてトランスの一次巻線と二次巻線とに高周波電圧を発生させ二次巻線の高周波電圧を整流平滑して直流出力電圧を得るスイッチング電源装置に設けられ、電源起動時に前記交流電圧を整流した整流電圧により前記制御回路を起動する起動回路であって、
前記整流電圧が所定電圧以下を検出する検出回路と、
前記整流電圧が所定電圧以下から所定時間を計測するタイマと、
前記タイマで計測する所定時間内に前記整流電圧が規定電圧以下になっていない場合には、前記整流電圧を放電させる放電回路と、
を備えることを特徴とする起動回路。
前記放電回路は、放電抵抗とスイッチ素子とからなる直列回路を備え、前記タイマからのタイマ出力により前記スイッチ素子をオンさせて前記整流電圧を前記放電抵抗を介して放電させることを特徴とする請求項１記載の起動回路。
前記検出回路は、前記整流電圧と前記所定電圧とを比較する比較回路を備えることを特徴とする請求項１又は請求項２記載の起動回路。