JP5401045B2

JP5401045B2 - 電源回路

Info

Publication number: JP5401045B2
Application number: JP2008062991A
Authority: JP
Inventors: 一暢入谷
Original assignee: Kyocera Document Solutions Inc
Current assignee: Kyocera Document Solutions Inc
Priority date: 2008-03-12
Filing date: 2008-03-12
Publication date: 2014-01-29
Anticipated expiration: 2028-03-12
Also published as: JP2009219316A

Description

本発明は、過電圧が入力された場合の保護回路を備える電源回路に関する。

従来より、複写機、プリンタ、その他の電気機器に使用されるＡＣ／ＤＣ電源は、一般的に、日本国内及び北米向けの機器には１００Ｖ系（例えば、１００Ｖ〜１２０Ｖ）の専用電源を用い、欧州向けには２００Ｖ系（例えば、２００Ｖ〜２３０Ｖ）の専用電源を用いることが一般的である。１００Ｖ〜２００Ｖの範囲で対応できるワイドレンジ電源は、コストが高くなるからである。このとき、同一仕向け先に１００Ｖ系と２００Ｖ系が混在する地域においては、１００Ｖ系電源に対応した機器が、誤ってＡＣ２００Ｖのコンセントに接続されて、過電圧で電源回路が故障する場合があった。

そこで、入力電圧を監視して、過電圧が入力された場合には、スイッチング電源回路におけるスイッチング素子をオフして入力電圧を遮断することにより、回路を保護する技術が提案されている（例えば、特許文献１参照。）。
特開平８−１８２３１５号公報

しかしながら、特許文献１に記載の技術では、１００Ｖ系電源であっても、スイッチング電源回路におけるスイッチング素子は、２００Ｖ系の電源電圧に耐える必要があるため、定格電圧の高いものを用いる必要があった。さらに、スイッチング電源回路に用いられるスイッチング素子は、十ｋＨｚ〜１ＭＨｚ程度の高周波でスイッチングを行う必要があるため、スイッチング速度が高速なものを用いる必要がある。しかし、定格電圧が高く、かつスイッチング速度が高速なスイッチング素子は高価なため、特許文献１に記載の技術では、電源回路のコストが上昇してしまうという、不都合があった。

本発明は、このような事情に鑑みて為された発明であり、過電圧から電源回路を保護しつつ、特許文献１に記載の電源回路よりコストを低減することが容易な電源回路を提供することを目的とする。

本発明に係る電源回路は、所定の第１電圧を受電するための受電端子と、前記受電端子によって受電された電圧から、直流電圧を生成するスイッチング電源回路部と、前記受電端子と前記スイッチング電源回路部との間に設けられた保護用スイッチング素子と、前記受電端子により受電された電圧が、前記第１電圧より高い高側閾値電圧以上の場合、前記保護用スイッチング素子をオフさせる保護制御部とを備え、前記スイッチング電源回路部は、電圧耐圧が、前記高側閾値電圧より高い第２電圧より低く、かつ前記高側閾値電圧より高い電源用スイッチング素子を含み、前記保護用スイッチング素子は、電圧耐圧が、前記第２電圧以上であり、かつスイッチング速度が、前記電源用スイッチング素子より遅い。

この構成によれば、受電端子により受電された電圧が、第１電圧より高い高側閾値電圧以上の場合、保護用スイッチング素子がオフされてスイッチング電源回路部が保護される。従って、スイッチング電源回路部に高側閾値電圧以上の電圧が印加されるおそれが低減されるので、スイッチング電源回路部の電源用スイッチング素子として、電圧耐圧が高側閾値電圧より高く、かつ第２電圧より低い安価な部品を用いることが容易である。そして、保護用スイッチング素子は、第２電圧以上の電圧耐圧を有するものの、スイッチング電源回路部で用いられる電源用スイッチング素子ほど高速動作する必要がないので、低速で安価な部品を用いることが容易である。これにより、過電圧から電源回路を保護しつつ、特許文献１に記載の電源回路よりコストを低減することが容易な電源回路を提供することができる。

また、前記保護制御部は、前記受電端子により受電された電圧が前記高側閾値電圧以上になったことを検知する高側電圧検知部と、前記高側電圧検知部によって、前記受電端子により受電された電圧が前記高側閾値電圧以上になったことが検知されたとき、前記保護用スイッチング素子をオフさせる制御信号を生成する制御用スイッチング素子とを備え、前記制御用スイッチング素子は、電圧耐圧が前記第２電圧以上であり、かつ電力容量が前記電源用スイッチング素子より小さいことが好ましい。

この構成によれば、高側電圧検知部によって、受電端子により受電された電圧が高側閾値電圧以上になったことが検知されると、制御用スイッチング素子によって保護用スイッチング素子をオフさせる制御信号が生成される。この場合、制御用スイッチング素子は、電圧耐圧は第２電圧以上であるものの、制御信号を生成するだけなので電源用スイッチング素子ほど大きな電力容量を必要としないので、電力容量が電源用スイッチング素子より小さい安価な部品を用いることができる。

また、前記第１電圧は交流電圧であり、前記スイッチング電源回路部は、前記受電端子から前記保護用スイッチング素子を介して得られた交流電圧を整流する電源用整流回路と、前記電源用整流回路により整流された電圧を平滑する電源用コンデンサとを備え、前記電源用スイッチング素子は、前記電源用コンデンサにより平滑された電圧をチョッピングするものであり、前記保護制御部は、前記受電端子により受電された交流電圧を整流する制御用整流回路と、前記制御用整流回路により整流された電圧を平滑する制御用コンデンサとを備え、前記電源用整流回路及び前記電源用コンデンサは、電圧耐圧が、前記高側閾値電圧より高く、かつ前記第２電圧より低いものであり、前記制御用整流回路は、電圧耐圧が前記第２電圧以上であり、かつ電力容量が前記電源用整流回路より小さいものであり、前記制御用コンデンサは、電圧耐圧が前記第２電圧以上であり、かつ静電容量が前記電源用コンデンサより小さい。

この構成によれば、受電端子により受電された電圧が高側閾値電圧以上の場合、保護用スイッチング素子がオフされてスイッチング電源回路部が保護されるので、電源用整流回路及び電源用コンデンサとして、電圧耐圧が高側閾値電圧より高く、かつ第２電圧より低い、安価な部品を用いることができる。一方、制御用整流回路は、電圧耐圧が第２電圧以上であるものの、制御信号を生成するための回路であるため電力容量が電源用整流回路より小さい安価な部品を用いることができる。また、制御用コンデンサは、電圧耐圧が第２電圧以上であるものの、制御信号を生成するための回路であるため静電容量が電源用コンデンサより小さい安価な部品を用いることができる。

また、前記保護制御部は、さらに、前記受電端子により受電された電圧が、前記第１電圧より低い低側閾値電圧に満たない場合、前記保護用スイッチング素子をオフさせることが好ましい。

スイッチング電源回路部は、入力電圧が低いと、一定の出力電力を維持するために入力電流を増大させるおそれがある。入力電流が増大すると、電源用スイッチング素子を流れる電流が増加して、電源用スイッチング素子の故障を招くおそれがある。そこで、この構成によれば、受電端子により受電された電圧が低側閾値電圧に満たない場合、保護用スイッチング素子をオフさせて、スイッチング電源回路部を保護することにより、スイッチング電源回路部が故障するおそれを低減することができる。

また、前記受電端子によって受電された交流電圧を、前記保護用スイッチング素子を介して供給する交流電圧供給端子をさらに備えることが好ましい。

この構成によれば、交流電圧供給端子に接続された負荷を、保護用スイッチング素子によって、高側閾値電圧以上の電圧から保護することができる。

また、前記電源用スイッチング素子は、電界効果トランジスタであり、前記保護用スイッチング素子は、トライアックであることが好ましい。

電界効果トランジスタはスイッチングが高速なので、電源用スイッチング素子として好適である。また、トライアックは、電界効果トランジスタよりスイッチングは低速であるが、安価であるから保護用スイッチング素子として好適である。

また、前記第１電圧は、ＡＣ１００Ｖ系電源電圧であり、前記第２電圧は、ＡＣ２００Ｖ系電源電圧であることが好ましい。

この構成によれば、ＡＣ１００Ｖ系電源電圧用の電源回路が、誤ってＡＣ２００Ｖ系電源に接続された場合であっても、保護用スイッチング素子がオフしてスイッチング電源回路部が保護される。

このような構成の電源回路は、受電端子により受電された電圧が、第１電圧より高い高側閾値電圧以上の場合、保護用スイッチング素子がオフされてスイッチング電源回路部が保護される。従って、スイッチング電源回路部に高側閾値電圧以上の電圧が印加されるおそれが低減されるので、スイッチング電源回路部の電源用スイッチング素子として、電圧耐圧が高側閾値電圧より高く、かつ第２電圧より低い安価な部品を用いることが容易である。そして、保護用スイッチング素子は、第２電圧以上の電圧耐圧を有するものの、スイッチング電源回路部で用いられる電源用スイッチング素子ほど高速動作する必要がないので、低速で安価な部品を用いることが容易である。これにより、過電圧から電源回路を保護しつつ、特許文献１に記載の電源回路よりコストを低減することが容易な電源回路を提供することができる。

以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。図１は、本発明の一実施形態に係る電源回路の構成の一例を示す回路図である。図１に示す電源回路１は、保護回路２と、スイッチング電源回路３とを備えている。電源回路１は、例えばＡＣ１００Ｖ系の交流電圧を、直流電圧に変換する電源回路である。

保護回路２は、接続端子Ｔ１，Ｔ２（受電端子）、トライアックＴＲ１（保護用スイッチング素子）、接続端子Ｔ３，Ｔ４（交流電圧供給端子）、及び保護制御部４を備えている。保護制御部４は、抵抗Ｒ１〜Ｒ８、抵抗Ｒ１３、電解コンデンサＣ５（制御用コンデンサ）、フォトカプラＰＣ１、ダイオードブリッジＤ２（制御用整流回路）、ダイオードＤ３、ツェナーダイオードＺＤ１、ツェナーダイオードＺＤ２（高側電圧検知部）、ＦＥＴ（Field Effect Transistor）Ｑ１（制御用スイッチング素子）、及びトランジスタＱ３，Ｑ４（制御用スイッチング素子）を備えている。

また、スイッチング電源回路３は、ダイオードブリッジＤ１（電源用整流回路）、サーミスタＮＴＣ、電解コンデンサＣ１（電源用コンデンサ）、トランスＴＲＮ、ＦＥＴＱ２（電源用スイッチング素子）、ダイオードＤ４、電解コンデンサＣ４、抵抗Ｒ１１，Ｒ１２、ＰＷＭ制御部３１、スイッチング制御部３２、及び接続端子Ｔ５，Ｔ６を備えている。

なお、接続端子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６は、端子台やコネクタの他、例えばランドやパッド等の配線パターンであってもよい。

接続端子Ｔ１，Ｔ２には、例えば商用交流のＡＣ電源が接続される。接続端子Ｔ１は、トライアックＴＲ１とダイオードブリッジＤ１とを介して接続端子Ｔ２に接続されている。また、接続端子Ｔ１は、抵抗Ｒ１とフォトカプラＰＣ１の二次側とを介してトライアックＴＲ１のゲートに接続されている。また、接続端子Ｔ１，Ｔ２は、ダイオードブリッジＤ２に接続され、ダイオードブリッジＤ２の出力端子間に、平滑用の電解コンデンサＣ５が接続されている。

そして、ダイオードブリッジＤ２の正極側出力端子が、ＦＥＴＱ１、抵抗Ｒ１３、及びフォトカプラＰＣ１の一次側を介してダイオードブリッジＤ２の負極側出力端子に接続されている。ＦＥＴＱ１のソース−ゲート間には、抵抗Ｒ４が接続されている。そして、ＦＥＴＱ１のゲートは、ダイオードＤ３のアノードに接続され、ダイオードＤ３のカソードがトランジスタＱ３を介してダイオードブリッジＤ２の負極側出力端子に接続されている。

また、ダイオードブリッジＤ２の出力端子間には、抵抗Ｒ２，Ｒ３の直列回路が接続されている。抵抗Ｒ２，Ｒ３の接続点は、ツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードは、トランジスタＱ３のベースに接続されている。トランジスタＱ３のベース−エミッタ間には、抵抗Ｒ７と、抵抗Ｒ６とトランジスタＱ４の直列回路とが、並列に接続されている。

また、トランジスタＱ３のベースは、抵抗Ｒ５を介してツェナーダイオードＺＤ２のカソードに接続され、ツェナーダイオードＺＤ２のアノードが抵抗Ｒ８を介してダイオードブリッジＤ２の負極側出力端子に接続されている。

スイッチング電源回路３では、ダイオードブリッジＤ１の正極側出力端子が、サーミスタＮＴＣ、トランスＴＲＮの一次巻線、ＦＥＴＱ２を介してダイオードブリッジＤ１の負極側出力端子に接続されている。また、トランスＴＲＮの一次巻線とＦＥＴＱ２との直列回路と並列に、平滑用の電解コンデンサＣ１が接続されている。そして、トランスＴＲＮの二次巻線の一端が、ダイオードＤ４のアノードに接続され、ダイオードＤ４のカソードが接続端子Ｔ５に接続されている。さらに、トランスＴＲＮの二次巻線の他端が、接続端子Ｔ６に接続されている。

また、接続端子Ｔ５，Ｔ６間に平滑用の電解コンデンサＣ４が接続され、電解コンデンサＣ４と並列に、抵抗Ｒ１１，Ｒ１２の直列回路が接続されている。さらに、抵抗Ｒ１１，Ｒ１２の接続点の電圧がＰＷＭ制御部３１に入力される。

ＰＷＭ制御部３１及びスイッチング制御部３２は、例えばコンパレータや論理回路、ＣＰＵ（Central Processing Unit）等、種々の回路を用いて構成されている。そして、ＰＷＭ制御部３１は、抵抗Ｒ１１，Ｒ１２の接続点の電圧に基づいてＦＥＴＱ２のオン、オフをＰＷＭ制御することにより、接続端子Ｔ５，Ｔ６間に出力される出力電圧レベルを予め設定された出力定格電圧Ｖ１にするべく、ＰＷＭ制御信号をスイッチング制御部３２へ出力する。スイッチング制御部３２は、ＰＷＭ制御部３１から出力された制御信号に応じて、ＦＥＴＱ２をオン、オフさせる。

接続端子Ｔ５，Ｔ６は、負荷に直流電圧を供給する電圧出力端子である。図１では、接続端子Ｔ５，Ｔ６に、直流負荷Ｌが接続されている。

接続端子Ｔ３は、トライアックＴＲ１を介して接続端子Ｔ１と接続されている。接続端子Ｔ４は、接続端子Ｔ２と接続されている。これにより、接続端子Ｔ３，Ｔ４は、接続端子Ｔ１，Ｔ２で受電された交流電圧を、接続端子Ｔ３，Ｔ４に接続された交流負荷へ供給するようになっている。

図１では、接続端子Ｔ３，Ｔ４にヒータＨが接続される例を示している。すなわち、接続端子Ｔ３にヒータＨの一端が接続され、ヒータＨの他端がトライアックＴＲ２を介して接続端子Ｔ４に接続されている。また、トライアックＴＲ２のゲートは、フォトカプラＰＣ２の出力側と抵抗Ｒ９とを介して、トライアックＴＲ２とヒータＨとの接続点と接続されている。そして、接続端子Ｔ５は、抵抗Ｒ１０とフォトカプラＰＣ２の一次側とを介して接続端子Ｔ６と接続されている。

ヒータＨは、例えば電子写真方式の複写機やプリンタにおいて、トナーを加熱定着させるためのヒータとして用いることができる。このようなヒータとしては、ガラスのハロゲンランプが一般的に用いられており、過電圧が印加されると破損するおそれがある。

次に、図１に示す電源回路１の動作について説明する。図２は、図１に示す電源回路１の動作を説明するための説明図である。なお、以下の説明において、本発明に直接関係しないところは省略する。まず、接続端子Ｔ１，Ｔ２によって受電された交流電圧が、ダイオードブリッジＤ２によって整流され、電解コンデンサＣ５によって、平滑される。そして、電解コンデンサＣ５により平滑された電圧が、抵抗Ｒ４を介してＦＥＴＱ１のゲートに供給され、ＦＥＴＱ１のゲートに電荷が蓄積されて、ＦＥＴＱ１はオフ状態となる。

ＦＥＴＱ１がオフしていると、フォトカプラＰＣ１もオフするので、トライアックＴＲ１がオフ状態のまま維持される。

一方、電解コンデンサＣ５で平滑された電圧は、抵抗Ｒ２，Ｒ３で分圧されて、ツェナーダイオードＺＤ１のカソードに印加される。ツェナーダイオードＺＤ１は、接続端子Ｔ１，Ｔ２で受電された電圧が低側閾値電圧Ｖａ以上になると、オンするように、抵抗Ｒ２，Ｒ３の分圧比とツェナーダイオードＺＤ１のツェナー電圧とが設定されている。

これにより、接続端子Ｔ１，Ｔ２で受電された電圧が低側閾値電圧Ｖａ以上になると、ツェナーダイオードＺＤ１がオンし、トランジスタＱ３にベース電流が流れてトランジスタＱ３がオンする。トランジスタＱ３がオンすると、ダイオードＤ３を介してＦＥＴＱ１のゲートがローレベルにされて、ＦＥＴＱ１がオンする。ＦＥＴＱ１がオンすると、フォトカプラＰＣ１がオンして、トライアックＴＲ１がオンする。

この場合、図２に示すように、接続端子Ｔ１，Ｔ２で受電された入力電圧Ｖｉｎが、低側閾値電圧Ｖａに満たない低電圧の場合、トライアックＴＲ１がオフのまま維持される。トライアックＴＲ１がオフしていると、入力電圧Ｖｉｎのスイッチング電源回路３への供給が遮断されて、スイッチング電源回路３が停止状態のまま維持される。

スイッチング電源回路３は、動作時には、接続端子Ｔ５，Ｔ６間に出力される出力電圧Ｖｏｕｔが、出力定格電圧Ｖ１で一定になるように、ＦＥＴＱ２のオン、オフ動作を制御する。そうすると、負荷Ｌの入力抵抗（消費電力）が一定であれば、スイッチング電源回路３から負荷Ｌへ供給される電力も一定になる。そして、スイッチング電源回路３では、入力電圧Ｖｉｎが低いときは、一定の電力を得るため、ＦＥＴＱ２がオンしている時間を増大させて、ダイオードブリッジＤ１、トランスＴＲＮ、ＦＥＴＱ２、及びダイオードＤ４に流れる電流を増大させる。

そのため、入力電圧Ｖｉｎが低い状態でスイッチング電源回路３を動作させると、ダイオードブリッジＤ１、トランスＴＲＮ、ＦＥＴＱ２、及びダイオードＤ４に過大な電流が流れて素子が故障したり、発熱が過剰になったりするおそれがある。また、素子故障を防止するために、素子の電流定格を大きくすると、素子が高価になってコストの上昇を招く。

しかしながら、図１に示す電源回路１では、図２に示すように、入力電圧Ｖｉｎが、低側閾値電圧Ｖａに満たない低電圧の場合、トライアックＴＲ１がオフされて、スイッチング電源回路３が停止状態のまま維持されるので、ダイオードブリッジＤ１、トランスＴＲＮ、ＦＥＴＱ２、及びダイオードＤ４に過大な電流が流れるおそれが低減される。これにより、低側閾値電圧Ｖａを適宜設定することで、コストの増大を抑制しつつ、ダイオードブリッジＤ１、トランスＴＲＮ、ＦＥＴＱ２、及びダイオードＤ４に過大な電流が流れて素子が故障したり、発熱が過剰になったりするおそれを低減することができる。

そして、入力電圧Ｖｉｎが低側閾値電圧Ｖａを超えるとトライアックＴＲ１がオンし、入力電圧Ｖｉｎが、ダイオードブリッジＤ１によって整流され、電解コンデンサＣ１によって、平滑される。そして、電解コンデンサＣ１により平滑された電圧がスイッチング制御部３２に供給されて、スイッチング制御部３２が動作を開始する。

そうすると、スイッチング制御部３２によって、ＦＥＴＱ２がオン、オフされて、トランスＴＲＮの一次側に高周波電流が流れる。そして、磁気結合によりトランスＴＲＮの二次側に電磁誘導された高周波のエネルギーが、ダイオードＤ４で整流され、電解コンデンサＣ４で平滑され、接続端子Ｔ５，Ｔ６から負荷Ｌへ出力電圧Ｖｏｕｔとして出力される。このとき、出力電圧Ｖｏｕｔが抵抗Ｒ１，Ｒ２で分圧されて、ＰＷＭ制御部３１にフィードバックされる。

そして、ＰＷＭ制御部３１によって、抵抗Ｒ１，Ｒ２の分圧値に基づきＰＷＭ制御信号が生成され、スイッチング制御部３２へ出力される。スイッチング制御部３２は、ＰＷＭ制御信号に基づきＦＥＴＱ２をオン、オフすることで、出力電圧Ｖｏｕｔが、出力定格電圧Ｖ１で一定に制御される。

また、出力電圧Ｖｏｕｔが出力定格電圧Ｖ１になると、フォトカプラＰＣ２がオンしてトライアックＴＲ２がオンする。そうすると、入力電圧Ｖｉｎが、接続端子Ｔ３，Ｔ４からヒータＨへ供給されて、ヒータＨが発熱する。

次に、例えばユーザが誤って２００Ｖ系電源を接続端子Ｔ１，Ｔ２に接続した場合等、さらに入力電圧Ｖｉｎが上昇すると、電解コンデンサＣ５で平滑された電圧は、抵抗Ｒ２，Ｒ３で分圧されて、ツェナーダイオードＺＤ１、抵抗Ｒ５を介してツェナーダイオードＺＤ２のカソードに印加される。ツェナーダイオードＺＤ２は、接続端子Ｔ１，Ｔ２で受電された電圧が高側閾値電圧Ｖｂ以上になると、オンするように、抵抗Ｒ２，Ｒ３，Ｒ５の抵抗値とツェナーダイオードＺＤ２のツェナー電圧とが設定されている。

これにより、接続端子Ｔ１，Ｔ２で受電された電圧が高側閾値電圧Ｖｂ以上になると、ツェナーダイオードＺＤ２がオンし、トランジスタＱ４にベース電流が流れてトランジスタＱ４がオンする。トランジスタＱ４がオンすると、抵抗Ｒ６を介してトランジスタＱ３のベースがローレベルにされてトランジスタＱ３がオフする。トランジスタＱ３がオフすると、電解コンデンサＣ５により平滑された電圧が、抵抗Ｒ４を介してＦＥＴＱ１のゲートに供給され、ＦＥＴＱ１のゲートに電荷が蓄積されて、ＦＥＴＱ１がオフする。ＦＥＴＱ１がオフすると、フォトカプラＰＣ１がオフして、トライアックＴＲ１がオフする。

トライアックＴＲ１がオフすると、接続端子Ｔ１，Ｔ２から、スイッチング電源回路３及びヒータＨへの電圧供給が遮断されるので、スイッチング電源回路３及びヒータＨへ、高側閾値電圧Ｖｂ以上の電圧が供給されるおそれが低減されて、スイッチング電源回路３及びヒータＨが過電圧から保護される。

この場合、高側閾値電圧Ｖｂを、１００Ｖ系電源電圧（の電圧範囲の最大値）以上であって、２００Ｖ系電源電圧（の電圧範囲の最小値）に満たない電圧に設定することにより、例えユーザが誤って接続端子Ｔ１，Ｔ２にＡＣ２００Ｖ系電源を接続した場合であっても、高側閾値電圧Ｖｂを超える電圧がスイッチング電源回路３に印加されるおそれが低減される。この結果、スイッチング電源回路３を構成するＦＥＴＱ２、ダイオードブリッジＤ１、及び電解コンデンサＣ１は、電圧耐圧が高側閾値電圧Ｖｂより高ければよく、２００Ｖ系電圧（の電圧範囲の最大値）に満たない低耐圧の、安価な素子を用いることができる。

また、スイッチング電源回路３は、高側閾値電圧Ｖｂを超える電圧が印加されることを考慮した絶縁設計を行う必要がないので、スイッチング電源回路３の絶縁設計が容易である。

一方、保護回路２では、保護用のスイッチング素子は、スイッチング制御部３２ほど高速のスイッチングを行う必要がないので、スイッチング速度がＦＥＴＱ２より遅く、かつ安価なトライアックＴＲ１を用いることができる。トライアックＴＲ１は、２００Ｖ系電圧（の電圧範囲の最大値）以上の電圧耐圧を有する必要があるが、高耐圧、高速のＦＥＴを用いるよりも、低耐圧、高速のＦＥＴＱ２と高耐圧、低速のトライアックＴＲ１とを用いる方が、安価である。

また、保護制御部４で用いられるＦＥＴＱ１、トランジスタＱ３，Ｑ４は、２００Ｖ系電圧（の電圧範囲の最大値）以上の電圧耐圧を有する必要があるが、制御信号を生成できればよいので、電力定格（電力容量）がＦＥＴＱ２より小さい（例えば１／１０〜１／５０程度）の安価な部品を用いることができる結果、高耐圧、高電力容量のＦＥＴを用いるよりも電源回路１全体でコストを低減することができる。

また、保護制御部４で用いられるダイオードブリッジＤ２は、２００Ｖ系電圧（の電圧範囲の最大値）以上の電圧耐圧を有する必要があるが、制御信号を生成できればよいので、電力定格（電力容量）がダイオードブリッジＤ１より小さい（例えば１／１０以下）の安価な部品を用いることができる結果、高耐圧、高電力容量のダイオードブリッジを用いるよりも、低耐圧、高電力容量のダイオードブリッジＤ１と高耐圧、低電力容量のダイオードブリッジＤ２とを用いる方が、安価である。

また、保護制御部４で用いられる電解コンデンサＣ５は、２００Ｖ系電圧（の電圧範囲の最大値）以上の電圧耐圧を有する必要があるが、制御信号用電源を平滑できればよいので、静電容量が電解コンデンサＣ１より小さい（例えば１／１００程度）の安価な部品を用いることができる結果、高耐圧、高静電容量のコンデンサを用いるよりも、低耐圧、高静電容量の電解コンデンサＣ１と高耐圧、低静電容量の電解コンデンサＣ５とを用いる方が、安価である。

以上、図２に示すように、入力電圧Ｖｉｎが低側閾値電圧Ｖａ以下の範囲では、トライアックＴＲ１がオフされてスイッチング電源回路３が保護され、入力電圧Ｖｉｎが低側閾値電圧Ｖａを超えて高側閾値電圧Ｖｂに満たない範囲では、トライアックＴＲ１がオンされてスイッチング電源回路３が動作可能になると共に接続端子Ｔ３，Ｔ４から負荷へ交流電圧を供給することが可能となり、入力電圧Ｖｉｎが高側閾値電圧Ｖｂを超える範囲では、トライアックＴＲ１がオンされてスイッチング電源回路３が保護される。

このように入力電圧により回路の状態を切り換えることが可能となり、あらかじめ設定された入力電圧の範囲でスイッチング電源回路３を動作させることができるため、スイッチング電源回路３で使用する素子の電流、電圧スペックを限定することができる。このため規定外の入力電圧に対する素子の保護を考慮する必要がなくなる結果、コストを低減することが可能となる。

なお、第１電圧がＡＣ１００Ｖ系電圧、第２電圧がＡＣ２００Ｖ系電圧である例を示したが、第１電圧は、スイッチング電源回路を動作させようとする目的の電圧であればよく、ＡＣ１００Ｖ系電圧に限らない。また、第２電圧は、スイッチング電源回路を保護しようとする電圧であればよく、ＡＣ２００Ｖ系電圧に限らない。第１、第２電圧は交流に限らず、直流電圧であってもよい。

本発明の一実施形態に係る電源回路の構成の一例を示す回路図である。図１に示す電源回路の動作を説明するための説明図である。

符号の説明

１電源回路
２保護回路
３スイッチング電源回路
４保護制御部
Ｃ１，Ｃ４，Ｃ５電解コンデンサ
Ｄ１，Ｄ２ダイオードブリッジ
Ｈヒータ
Ｑ１，Ｑ２ＦＥＴ
Ｑ３，Ｑ４トランジスタ
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６接続端子
Ｖａ低側閾値電圧
Ｖｂ高側閾値電圧
ＺＤ１，ＺＤ２ツェナーダイオード

Claims

所定の第１電圧を受電するための受電端子と、
前記受電端子によって受電された電圧から、直流電圧を生成するスイッチング電源回路部と、
前記受電端子と前記スイッチング電源回路部との間に設けられた保護用スイッチング素子と、
前記受電端子により受電された電圧が、前記第１電圧より高い高側閾値電圧以上の場合、前記保護用スイッチング素子をオフさせる保護制御部とを備え、
前記スイッチング電源回路部は、
電圧耐圧が、前記高側閾値電圧より高い第２電圧より低く、かつ前記高側閾値電圧より高い電源用スイッチング素子を含み、
前記保護用スイッチング素子は、
電圧耐圧が、前記第２電圧以上であり、かつスイッチング速度が、前記電源用スイッチング素子より遅いこと
を特徴とする電源回路。
前記保護制御部は、
前記受電端子により受電された電圧が前記高側閾値電圧以上になったことを検知する高側電圧検知部と、
前記高側電圧検知部によって、前記受電端子により受電された電圧が前記高側閾値電圧以上になったことが検知されたとき、前記保護用スイッチング素子をオフさせる制御信号を生成する制御用スイッチング素子とを備え、
前記制御用スイッチング素子は、
電圧耐圧が前記第２電圧以上であり、かつ電力容量が前記電源用スイッチング素子より小さいこと
を特徴とする請求項１記載の電源回路。
前記第１電圧は交流電圧であり、
前記スイッチング電源回路部は、
前記受電端子から前記保護用スイッチング素子を介して得られた交流電圧を整流する電源用整流回路と、
前記電源用整流回路により整流された電圧を平滑する電源用コンデンサとを備え、
前記電源用スイッチング素子は、前記電源用コンデンサにより平滑された電圧をチョッピングするものであり、
前記保護制御部は、
前記受電端子により受電された交流電圧を整流する制御用整流回路と、
前記制御用整流回路により整流された電圧を平滑する制御用コンデンサとを備え、
前記電源用整流回路及び前記電源用コンデンサは、
電圧耐圧が、前記高側閾値電圧より高く、かつ前記第２電圧より低いものであり、
前記制御用整流回路は、
電圧耐圧が前記第２電圧以上であり、かつ電力容量が前記電源用整流回路より小さいものであり、
前記制御用コンデンサは、
電圧耐圧が前記第２電圧以上であり、かつ静電容量が前記電源用コンデンサより小さいこと
を特徴とする請求項１又は２記載の電源回路。
前記保護制御部は、さらに、
前記受電端子により受電された電圧が、前記第１電圧より低い低側閾値電圧に満たない
場合、前記保護用スイッチング素子をオフさせること
を特徴とする請求項１〜３のいずれか１項に記載の電源回路。
前記受電端子によって受電された交流電圧を、前記保護用スイッチング素子を介して供給する交流電圧供給端子をさらに備えること
を特徴とする請求項１〜４のいずれか１項に記載の電源回路。
前記電源用スイッチング素子は、電界効果トランジスタであり、
前記保護用スイッチング素子は、トライアックであること
を特徴とする請求項１〜５のいずれか１項に記載の電源回路。
前記第１電圧は、ＡＣ１００Ｖ系電源電圧であり、
前記第２電圧は、ＡＣ２００Ｖ系電源電圧であること
を特徴とする請求項１〜６のいずれか１項に記載の電源回路。