JP2010153599A - 電源回路およびそれを備えた電子機器 - Google Patents

Abstract

【課題】外部から電源回路に供給される交流電圧が遮断されたときに、電源回路に設けられた平滑用のコンデンサに蓄積されていた電荷を速やかに放電させることができる電源回路を提供する。
【解決手段】電源回路１０は、電圧検出回路１３および放電回路１４を備える。電圧検出回路１３は、直列接続されたツェナーダイオードＺＤ１および抵抗素子Ｒ１，Ｒ２を有する第１の分圧回路１５と、直列接続された抵抗素子Ｒ３〜Ｒ５を有する第２の分圧回路１６と、トランジスタＱ１とを含む。ここで、トランジスタＱ１は、第１の分圧回路１４の分圧ノードＮ１と第２の分圧回路１６の分圧ノードＮ２との電位差が閾値電圧を超えたときにオン状態になる。そして、トランジスタＱ１がオン状態になると、放電回路１４に設けられたトランジスタＱ２が導通するので、コンデンサ１２の蓄積電荷が速やかに放電される。
【選択図】図２

Description

この発明は交流を直流に変換して出力する電源回路に関し、特に、その電源回路によって駆動され、発光ダイオードなどの発光素子を点灯する機能を有する電子機器に関する。

電源回路をオフ状態にする場合に、電源回路に設けられた平滑用コンデンサに蓄積されていた電荷が放電されるまでには時間がかかる。このため、電源回路によって発光ダイオード（ＬＥＤ：Light-Emitting Diode）を駆動すると、電源をオフにするとき発光ダイオードが消灯するまでに時間がかかるという問題がある。

そこで、表示用の発光ダイオードの消灯時間を短縮するための技術として、たとえば、実開昭６２−１２６８５５号公報（特許文献１）に開示される技術が知られている。この従来技術では、平滑コンデンサと並列に、少なくとも電流制限用抵抗素子、ツェナーダイオードおよび発光ダイオードを含む直列回路が接続される。これによって、発光ダイオードの順方向電圧すなわち点灯電圧Ｖａにツェナーダイオードの降伏電圧（ツェナー電圧）Ｖｚが重畳された電圧Ｖａ＋Ｖｚよりも、直流電源電圧Ｖｃが降下するとツェナー電圧がカットオフとなる。この結果、当該直列回路に電流が流れず発光ダイオードが消灯するので、ダイオードの消灯時間を短縮することができる。

また、特開２００８−２０５０３６号公報（特許文献２）は、液晶表示装置（ＬＣＤ：Liquid Crystal Display）のバックライトに使われる発光ダイオードを駆動するためのドライバ回路に関する技術を開示する。この場合も、ドライバ回路を構成する定電流駆動ＩＣ（Integrated Circuits）にはリップル平滑用のコンデンサが設けられ、このコンデンサに蓄積されていた電荷が放電されるまでに時間がかかるという問題がある。

この問題を解決するために、この従来技術では、コンデンサに蓄積されている電荷を放電させる短絡回路が設けられる。短絡回路は、コンデンサの出力端子側に接続した放電用トランジスタおよび抵抗により構成される。そして、この放電用トランジスタのオンおよびオフを制御するための放電制御回路が定電流駆動ＩＣの内部に設けられている。外部から定電流駆動ＩＣに供給されるイネーブル信号またはスタンバイ信号（ＥＮ／ＳＴＢＹ信号）がハイレベルとなっている間は、放電用トランジスタをオフとしておく。一方、ＥＮ／ＳＴＢＹ信号がロウレベルとなって電源オフの指示が与えられると、放電制御回路は放電用トランジスタをオン状態にすることによって、コンデンサの蓄積電荷を急速放電する。
実開昭６２−１２６８５５号公報 特開２００８−２０５０３６号公報

ところで、テレビやビデオ装置などの家庭用のＡＶ（Audio-Visual）機器の動作モードには、映像の表示やビデオの録画再生などを行なう通常モードと、リモコン受信や時計の表示など限られた機能を行なう待機モードとがある。これらのＡＶ機器では、動作モードが通常モードにあるか待機モードにあるかを表示するために、発光ダイオードなどの発光素子が用いられている。たとえば、通常モードでは緑色の発光ダイオードが点灯し、待機モードでは赤色の発光ダイオードが点灯することによって動作モードの表示が行なわれる。

近年、ＡＶ機器の低消費電力化が進んできているので、待機モードの状態でユーザがＡＶ機器の電源プラグをコンセントから抜いたときに、電源回路のブリッジ整流回路の出力を平滑化するために設けられたコンデンサの放電に時間がかかるようになっている。最悪の場合、ユーザが電源プラグをコンセントから抜いた後、１分強の時間、待機モード表示用の発光ダイオードが点灯を続けることになり、ユーザに不信感や不安感を抱かせる原因となっている。しかし、前述の従来技術を用いてもこの問題を効果的に解決することができない。

ＡＶ機器の電源回路には通常、絶縁型のＤＣ−ＤＣコンバータが用いられている。したがって、ＤＣ−ＤＣコンバータの１次側の電圧がある程度低下しても、２次側には通常の駆動電圧が供給され続けることになる。このため、実開昭６２−１２６８５５号公報（特許文献１）に開示される技術を用いて２次側の発光ダイオードに直列にツェナーダイオードを設けたとしても、発光ダイオードの点灯時間の短縮にはほとんど効果がない。

また、特開２００８−２０５０３６号公報（特許文献２）に開示される技術の場合、外部から供給されたイネーブル信号またはスタンバイ信号に応答してコンデンサの放電を行なうものである。ユーザが電源プラグをコンセントから抜いた場合には、この技術を直接適用することができない。

この発明は上記の問題点を考慮してなされたものである。この発明の目的は、外部から電源回路に供給されている交流電圧が遮断されたときに、電源回路に設けられた平滑用のコンデンサに蓄積されていた電荷を速やかに放電させることができる電源回路を提供することである。さらに、この発明の目的は、このような電源回路を備えた電子機器を提供することによって、電子機器が待機モードの状態で外部から供給されている交流電圧が遮断された後に待機モード表示用の表示素子が点灯し続ける時間を短縮することである。

この発明は要約すれば電源回路であって、整流回路と、平滑コンデンサと、電圧検出回路と、放電回路とを備える。整流回路は、外部から交流電圧を受けたときに交流電圧を直流電圧に変換し、変換した直流電圧を第１および第２のノード間に出力する。平滑コンデンサは、第１および第２のノード間に接続される。電圧検出回路は、第１および第２のノード間に接続され、第１および第２のノード間の電圧が外部から交流電圧を受けているときの定常状態の電圧であるか否かを検出する。放電回路は、第１および第２のノード間の電圧が定常状態の電圧と異なることを電圧検出回路が検出した場合に第１および第２のノード間を導通させることによって平滑コンデンサに蓄積された電荷を放電させる。

好ましくは、電圧検出回路は、第１および第２の分割回路を含む。ここで、第１の分圧回路は、第１および第２のノード間に互いに直列に接続された少なくとも１つのツェナーダイオード素子および少なくとも１つの抵抗素子を有する。第２の分圧回路は、第１および第２のノード間に互いに直列に接続された複数の抵抗素子を有する。この場合、電圧検出回路は、第１の分圧回路を構成する複数の素子間の接続ノードの１つである第１の分圧ノードと第２の分圧回路を構成する複数の素子間の接続ノードの１つである第２の分圧ノードとの間の電圧を検出し、検出した電圧が閾値電圧を超えたことによって第１および第２のノード間の電圧が定常状態の電圧と異なることを検出する。

さらに好ましくは、電圧検出回路は、第１の主電極および制御電極間の電圧が閾値電圧を超えたときに第１および第２の主電極間が導通状態になる第１のスイッチング素子をさらに含む。ここで、第１のスイッチング素子の第１の主電極および制御電極の一方は第１の分圧ノードに接続され、他方は第２の分圧ノードに接続される。さらに、放電回路は、第１および第２のノード間に設けられ、制御電極が第１のスイッチング素子の第２の主電極に接続された第２のスイッチング素子を含む。ここで、第２のスイッチング素子は、第１のスイッチング素子が導通状態になったときに制御電極の電圧が第１のスイッチング素子の第１の主電極の電圧に等しくなることによって導通状態になり、これによって平滑コンデンサに蓄積された電荷を放電させる。

この発明は他の局面において、上記の電源回路および負荷回路を備えた電子機器である。ここで、電源回路は、整流回路から出力された直流電圧を異なる大きさの直流電圧に変換するＤＣ−ＤＣコンバータ回路をさらに含む。負荷回路は、ＤＣ−ＤＣコンバータ回路から出力された直流電圧によって駆動され、動作モードとして通常モードと待機モードとを有する。そして、負荷回路は、待機モード時に点灯する発光素子を含む。

この発明によれば、外部からの交流電圧の供給が停止したことによって生じる平滑コンデンサの両端の電圧低下を電圧検出回路が検出する。そして、電圧検出回路の検出結果を受けた放電回路が平滑コンデンサの両端間を導通させる。この結果、平滑用のコンデンサに蓄積されていた電荷を速やかに放電させることができる。さらにこのような電圧検出回路および放電回路を備えた電子機器を用いることによって、電子機器が待機モードの状態で外部から供給する交流電圧が遮断された後に、待機モード表示用の表示素子が点灯し続ける時間を短縮することができる。

以下、本発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。

図１は、この発明の実施の形態による電子機器１の構成を示すブロック図である。図１の電子機器１は、たとえば、テレビやビデオ装置などの家庭用のＡＶ機器である。この種のＡＶ機器は、動作モードとして、映像の表示やビデオの録画再生などを行なう通常モードと、リモコン受信や時計の表示などを行なう待機モードとを有する。電子機器１は、電源回路１０と電源回路１０によって駆動される負荷回路３０とを含む。

負荷回路３０は、主回路３５と補助回路３６とを含む。主回路３５は、通常モードで動作する映像回路や音声回路などであり、待機モード時には、省エネルギーのために電源回路１０からの電源供給が遮断される。補助回路３６は、待機モード時にリモコンの受信や時計の表示などを行なうための回路である。

図１の例では、補助回路３６は、抵抗素子３１と、発光素子としての発光ダイオード３２と、ＮＰＮ型のトランジスタ３３と、待機モード時に電子機器１の制御を行なうためのマイクロコンピュータ３４とを含む。図１に示すように、抵抗素子３１、発光ダイオード３２、およびトランジスタ３３は、この順で高圧側のノードＨ２と低圧側のノードＬ２との間に直列に接続される。待機モード時には、マイクロコンピュータ３４から出力されたＨレベルの制御信号によってトランジスタ３３が導通し、発光ダイオード３２が発光する。これによって、ユーザは、電子機器１が待機モードであることを確認することができる。

一方、電源回路１０は、整流回路１１と、平滑用のコンデンサ１２と、電圧検出回路１３と、放電回路１４と、ＤＣ−ＤＣコンバータ２０とを含む。

整流回路１１は、電源プラグ４０を介してコンセントから商用の１００Ｖの交流電圧を受け、この１００Ｖの交流電圧を直流電圧に変換する回路である。図１の場合、整流回路１１の一例としてダイオードブリッジによる全波整流回路が示されている。整流回路１１の方式は特に限定されるものでないので、たとえば、半波整流回路であってもよい。

コンデンサ１２は、整流回路１１の出力側で高圧側のノードＨ１と低圧側のノードＨ２との間に接続される。コンデンサ１２は、整流回路１１の出力電圧のリップルを平滑化する。

ＤＣ−ＤＣコンバータ２０は、ノードＨ１，Ｌ１間の直流電圧を受けて異なる大きさの直流電圧に変換し、変換した直流電圧を負荷回路３０に供給する。図１には、ＤＣ−ＤＣコンバータ２０の一例としてフライバック型のコンバータが示されている。フライバック型のＤＣ−ＤＣコンバータ２０は、トランス２１と、ＮチャネルのＭＯＳ（Metal-Oxide Semiconductor）トランジスタ２２と、制御ＩＣ２３と、ダイオード２４と、コンデンサ２５と、電圧検出器２６と、絶縁回路２７とを含む。

トランス２１の１次側巻線２１Ａとトランジスタ２２は、ノードＨ１，Ｌ１間に直列に接続される。トランス２１の２次側巻線２１Ｂとダイオード２４は、ノードＨ２，Ｌ２間に直列に接続される。フライバック型では、トランジスタ２２のスイッチングによって生じた交流がトランス２１の２次側に伝達される。このとき、ダイオード２４は、トランジスタ２２がオン状態のときに２次側に生じた電流を阻止する。コンデンサ２５は、２次側の出力電圧を平滑化するためのものである。

制御ＩＣ２３は、トランジスタ２２のスイッチングを制御する。このときのデューティ比は、電圧検出器２６で検出した２次側のノードＨ２，Ｌ２間の電圧に基づいて制御される。絶縁回路２７は、電圧検出器２６の出力を制御ＩＣ２３にフィードバックする際に１次側と２次側とを電気的に絶縁するための回路であり、フォトカプラやトランスなどによって構成される。

なお、ＤＣ−ＤＣコンバータ２０は、図１に示すフライバック型に限らずフォワード型など他の方式であってもよい。また、発振方式も他励式にかぎらず自励式であってもよい。

さて、近年、ＡＶ機器などの電子機器１の低消費電力化が進んできているため、待機モードの状態でユーザが電子機器１の電源プラグ４０をコンセントから抜いたときに、コンデンサ１２の放電に時間がかかるようになっている。さらに、この場合、ＤＣ−ＤＣコンバータ２０の１次側の電圧が、電源プラグ４０をコンセントから抜く前の定常状態の電圧（たとえば、１４０Ｖ）から１００Ｖ程度まで低下したとしても、２次側には通常の駆動電圧（たとえば、５Ｖ）が供給され続ける。この結果、ユーザが電源プラグ４０をコンセントから抜いた後、１分強の時間のあいだ、待機モード表示用の発光ダイオード３２が点灯を続けることになり、ユーザに不信感や不安感を抱かせる原因となっている。電圧検出回路１３および放電回路１４は、このような問題を解決するために設けられている。

電圧検出回路１３は、ノードＨ１，Ｌ１間に設けられ、ノードＨ１，Ｌ１間の電圧が、外部から交流電圧を受けているときの定常状態の電圧である否かを検出する。放電回路１４は、ノードＨ１，Ｌ１間の電圧が定常状態の電圧と異なることを電圧検出回路１３が検出した場合に、ノードＨ１，Ｌ１間を導通させることによって平滑用のコンデンサ１２に蓄積された電荷を放電させる。以下、電圧検出回路１３および放電回路１４の具体的な構成について詳しく説明する。

図２は、図１の電源回路１０の構成を詳しく示す回路図である。図２を参照して、電圧検出回路１３は、第１の分圧回路１５と、第２の分圧回路１６と、第１のスイッチング素子としてのＮＰＮ型のトランジスタＱ１とを含む。

第１の分圧回路１５は、ツェナーダイオードＺＤ１と抵抗素子Ｒ１，Ｒ２とを含む。ツェナーダイオードＺＤ１および抵抗素子Ｒ１，Ｒ２は、この順で高圧側のノードＨ１と低圧側のノードＬ１との間に直列に接続される。ここで、ツェナーダイオードＺＤ１と抵抗素子Ｒ１との接続ノードを第１の分圧ノードＮ１と称する。分圧ノードＮ１は、低圧側のノードＬ１の電位を基準にしたとき、高圧側のノードＨ１の電圧よりもツェナーダイオードＺＤ１のツェナー電圧Ｖｚの分だけ低い電圧を示す。なお、以下の説明では、低圧側のノードＬ１の電位を基準にする。

第２の分圧回路１６は、抵抗素子Ｒ３〜Ｒ５を含む。抵抗素子Ｒ３〜Ｒ５は、この順でノードＨ１，Ｌ１間に直列に接続される。ここで、抵抗素子Ｒ３およびＲ４の接続ノードを第２の分圧ノードＮ２と称する。分圧ノードＮ２は、ノードＨ１，Ｌ１間の電圧を抵抗素子Ｒ３の抵抗値と抵抗素子Ｒ３，Ｒ４の合成抵抗の比で分圧した電圧を示す。

トランジスタＱ１は、エミッタ電極（第１の主電極）が分圧ノードＮ１に接続されるともに、ベース電極（制御電極）が分圧ノードＮ２に接続される。トランジスタＱ１はベース・エミッタ間電圧が閾値電圧Ｖｔｈを超えたときにコレクタ電極（第２の主電極）とエミッタ電極との間が導通する。

また、放電回路１４は、第２のスイッチング素子としてのＰＮＰ型のトランジスタＱ２と、抵抗素子Ｒ６〜Ｒ８を含む。トランジスタＱ２および抵抗素子Ｒ６，Ｒ７はこの順でノードＨ１，Ｌ１間に直列に接続される。トランジスタＱ２のベース電極（ノードＮ３）は、抵抗素子Ｒ８を介在して高圧側のノードＨ１に接続されるとともに、トランジスタＱ１のベース電極に接続される。

したがって、トランジスタＱ１がオフ状態のときは、トランジスタＱ２のベース電圧とエミッタ電圧とが等しくなるので、トランジスタＱ２もオフ状態になる。トランジスタＱ１がオン状態のときは、トランジスタＱ２のベース電圧は分圧ノードＮ１の電圧に等しくなるので、トランジスタＱ２もオン状態になる。

次に、このように構成された電圧検出回路１３および放電回路１４の動作を説明する。
図３は、図２の電圧検出回路１３および放電回路１４の動作を説明するための図である。図３は、上から順に、低圧側のノードＬ１の電位を基準にしたときの高圧側のノードＨ１および分圧ノードＮ１，Ｎ２の電圧のグラフと、トランジスタＱ１，Ｑ２の状態（オンまたはオフ）を示す。図３の横軸は経過時間である。また、各電圧のグラフは、実際には、コンデンサ１２の容量や配線抵抗などによって決まる時定数に従って曲線状に減衰するものであるが、図３では簡略化して直線で表示している。

図１〜図３を参照して、時刻ｔ１で、電子機器１のユーザが電源プラグ４０をコンセントから抜くことによって、電源回路１０への交流電圧の供給が停止されたとする。

時刻ｔ１までの定常状態では、分圧ノードＮ１の電圧は、高圧側のノードＨ１の定常電圧よりもツェナーダイオードＺＤ１のツェナー電圧Ｖｚだけ低い一定の電圧値を示す。また、分圧ノードＮ２の電圧は、抵抗素子Ｒ３の抵抗値と抵抗素子Ｒ４，Ｒ５の合成抵抗とによってノードＨ１の定常電圧が分圧された値に等しい一定の電圧値を示す。

一方、時刻ｔ１以降は、ノードＨ１の電圧が次第に減少する。分圧ノードＮ１の電圧はノードＨ１との電圧差Ｖｚを保った状態で減少するので、分圧ノードＮ１の電圧の減少速度（図３の直線の傾き）はノードＨ１の電圧の減少速度に等しい。これに対して、分圧ノードＮ２の電圧は、抵抗素子Ｒ３〜Ｒ５の抵抗値で決まる分圧比を保った状態で減少するので、分圧ノードＮ２の電圧の減少速度はノードＨ１の電圧の減少速度よりも遅い。

この結果、時刻ｔ２で、分圧ノードＮ２の電圧（トランジスタＱ１のベース電圧）と分圧ノードＮ１の電圧（トランジスタＱ１のエミッタ電圧）との差が、トランジスタＱ１の閾値電圧Ｖｔｈを超えたとき、トランジスタＱ１がオフ状態からオン状態に切替わる。これに伴なってトランジスタＱ２もオン状態になるのでコンデンサ１２が放電される。この結果、時刻ｔ２以降、ノードＨ１および分圧ノードＮ１，Ｎ２の電圧は速やかに減少して０（低圧側のノードＬ１の電圧に等しい）になる。

ここで、ユーザが電源プラグ４０をコンセントから抜いた時刻ｔ１から放電回路１４によってコンデンサ１２の放電が開始される時刻ｔ２までの時間は、ツェナーダイオードＺＤ１のツェナー電圧Ｖｚおよび抵抗素子Ｒ３〜Ｒ５の抵抗値によって調整することができる。したがって、これらのパラメータを適切に設定することによって、ユーザが電源プラグ４０をコンセントから抜いてからコンデンサ１２が放電するまでの時間を短縮することが可能になり、これによって、待機モードの表示用の発光ダイオード３２に消灯時間を短縮することができる。

さらに、上記の電圧検出回路１３および放電回路１４の機能は、トランジスタＱ１，Ｑ２とツェナーダイオードＺＤ１と抵抗素子Ｒ１〜Ｒ８と用いた簡単な構成によって安価かつ容易に実現することができる。

また、抵抗素子Ｒ１〜Ｒ５の抵抗値を十分に大きな値に設定することによって、これらの抵抗素子Ｒ１〜Ｒ５による消費電力の増大は問題とならない。

なお、トランジスタＱ１，Ｑ２の種類に特に限定はない。トランジスタＱ１，Ｑ２は、図２、図４のようなバイポーラトランジスタであってもよいし、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）であってもよい。

図４は、図２の電源回路１０の変形例としての電源回路１０Ａの構成を示す回路図である。図４の電源回路１０Ａでは、電圧検出回路１３Ａおよび放電回路１４Ａの構成が図２の電源回路１０の場合と若干異なる。その他の点については、図４の電源回路１０Ａは図２の電源回路１０と共通するので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

電圧検出回路１３Ａは、第１の分圧回路１５Ａと、第２の分圧回路１６Ａと、第１のスイッチング素子としてのＮＰＮ型のトランジスタＱ３とを含む。

第１の分圧回路１５Ａは、抵抗素子Ｒ１１とツェナーダイオードＺＤ１とを含む。抵抗素子Ｒ１１およびツェナーダイオードＺＤ１は、この順で高圧側のノードＨ１と低圧側のノードＬ１との間に直列に接続される。ここで、ツェナーダイオードＺＤ１と抵抗素子Ｒ１１との接続ノードを第１の分圧ノードＮ１と称する。分圧ノードＮ１は、低圧側のノードＬ１の電圧よりもツェナーダイオードＺＤ１のツェナー電圧Ｖｚ分だけ高い電圧を示す。

第２の分圧回路１６Ａは、抵抗素子Ｒ１２，Ｒ１３を含む。抵抗素子Ｒ１２，Ｒ１３は、この順でノードＨ１，Ｌ１間に直列に接続される。ここで、抵抗素子Ｒ１２，Ｒ１３の接続ノードＮ２を第２の分圧ノードＮ２と称する。分圧ノードＮ２は、ノードＨ１，Ｌ１間の電圧を抵抗素子Ｒ１２，Ｒ１３の各抵抗値の比で分圧した電圧を示す。

トランジスタＱ３は、エミッタ電極（第１の主電極）が分圧ノードＮ２に接続されるともに、ベース電極（制御電極）が分圧ノードＮ１に接続される。トランジスタＱ３はベース・エミッタ間電圧が閾値電圧Ｖｔｈを超えたときにコレクタ電極（第２の主電極）とエミッタ電極との間が導通する。

また、放電回路１４Ａは、第２のスイッチング素子としてのＮＰＮ型のトランジスタＱ４と、抵抗素子Ｒ１４，Ｒ１５を含む。抵抗素子Ｒ１５およびトランジスタＱ４はこの順でノードＨ１，Ｌ１間に直列に接続される。トランジスタＱ４のベース電極（ノードＮ３）は、抵抗素子Ｒ１４を介在して低圧側のノードＬ１に接続されるとともに、トランジスタＱ３のベース電極に接続される。

したがって、トランジスタＱ３がオフ状態のときは、トランジスタＱ４のベース電圧とエミッタ電圧とが等しくなるので、トランジスタＱ４もオフ状態になる。トランジスタＱ３がオン状態のときは、トランジスタＱ４のベース電極の電圧は分圧ノードＮ２の電圧に等しくなるので、トランジスタＱ４もオン状態になる。

このように構成された電圧検出回路１３Ａおよび放電回路１４Ａの動作を説明する。電子機器１のユーザが電源プラグ４０をコンセントから抜いた場合、高圧側のノードＨ１の電圧は次第に減少する。このとき、分圧ノードＮ１の電圧はツェナー電圧Ｖｚに等しく変わらない。一方、分圧ノードＮ２の電圧は、抵抗素子Ｒ１２，Ｒ１３の抵抗値で決まる分圧比を保って減少する。

この結果、分圧ノードＮ１の電圧（トランジスタＱ１のベース電圧）と分圧ノードＮ２の電圧（トランジスタＱ１のエミッタ電圧）との差が、トランジスタＱ１の閾値電圧Ｖｔｈを超えると、トランジスタＱ１がオフ状態からオン状態に切替わる。これに伴なってトランジスタＱ２もオン状態になるのでコンデンサ１２が放電され、これにより時刻ｔ２以降、ノードＨ１および分圧ノードＮ１，Ｎ２の電圧は速やかに減少して０（低圧側のノードＬ１の電圧に等しい）になる。このときのコンデンサ１２の放電が開始されるまでの時間は、ツェナーダイオードＺＤ１のツェナー電圧Ｖｚおよび抵抗素子Ｒ１２，Ｒ１３の抵抗値によって調整することができる。

したがって、図２の電源回路１０の場合と同様に、図４の電源回路１０Ａによってもユーザが電源プラグ４０をコンセントから抜いてからコンデンサ１２が放電するまでの時間を短縮することが可能になり、これにより、待機モードの表示用の発光ダイオード３２に消灯時間を短縮することができる。

このように図２の電圧検出回路１３および放電回路１４を構成するトランジスタＱ１，Ｑ２の導電型や、分圧回路１５，１６を構成する各要素の接続を変更することが可能である。

したがって、より一般化すると、第１の分圧回路１５は、ノードＨ１，Ｌ１間に互いに直列に接続された少なくとも１つのツェナーダイオードＺＤ１および少なくとも１つの抵抗素子を含む構成であればよい。また、第２の分圧回路１６は、ノードＨ１，Ｌ１間に互いに直列に接続された複数の抵抗素子を含む構成であればよい。この場合、第１の分圧回路１５を構成する複数の素子間の接続ノードの１つが第１の分圧ノードＮ１になり、第２の分圧回路１６を構成する複数の素子間の接続ノードの１つである第２の分圧ノードＮ２になる。

そして、スイッチング素子Ｑ１の第１の主電極および制御電極の一方が第１の分圧ノードＮ１に接続され、他方が第２の分圧ノードＮ２に接続される。第１の主電極および制御電極間の電圧が閾値電圧Ｖｚを超えたときに、トランジスタＱ１の第１および第２の主電極間が導通する。ツェナーダイオードＺＤ１のツェナー電圧および分圧回路１５，１６を構成する抵抗素子の抵抗値は、ノードＨ１，Ｌ１間の電圧が、外部から交流電圧を受けているときの定常状態の電圧に等しい場合にトランジスタＱ１がオフ状態になり、ノードＨ１，Ｌ１間の電圧が定常状態の電圧より低い場合にトランジスタＱ１がオン状態になるように設定される。

また、放電回路は、ノードＨ１，Ｌ１間に設けられた第２のスイッチング素子Ｑ２を含む構成であればよい。第２のスイッチング素子Ｑ２の導電型がＰ型（ＰＮＰ型トラジスタまたはＰチャネルＭＯＳＦＥＴ）の場合には、第２のスイッチング素子Ｑ２の制御電極は、抵抗素子を介して高圧側のノードに接続されるとともに、上記の第１のスイッチング素子Ｑ１の第２の主電極に接続される。第２のスイッチング素子Ｑ２の導電型がＮ型（ＮＰＮ型トラジスタまたはＮチャネルＭＯＳＦＥＴ）の場合には、第２のスイッチング素子Ｑ２の制御電極は、抵抗素子を介して高圧側のノードに接続されるとともに、上記の第１のスイッチング素子Ｑ１の第２の主電極に接続される。この場合、第１のスイッチング素子Ｑ１がオフ状態のときは第２のスイッチング素子もオフ状態になる。第１のスイッチング素子Ｑ１がオン状態になると第２のスイッチング素子もオン状態になるので、コンデンサ１２に蓄積された電荷が放電される。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明の実施の形態による電子機器１の構成を示すブロック図である。 図１の電源回路１０の構成を詳しく示す回路図である。 図２の電圧検出回路１３および放電回路１４の動作を説明するための図である。 図２の電源回路１０の変形例としての電源回路１０Ａの構成を示す回路図である。

符号の説明

１ 電子機器、１０，１０Ａ 電源回路、１１ 整流回路、１２ 平滑用のコンデンサ、１３，１３Ａ 電圧検出回路、１４，１４Ａ 放電回路、１５，１５Ａ 第１の分圧回路、１６，１６Ａ 第２の分圧回路、２０ ＤＣ−ＤＣコンバータ、２１ トランス、３０ 負荷回路、３２ 発光ダイオード、Ｎ１ 第１の分圧ノード、Ｎ２ 第２の分圧ノード、Ｑ１，Ｑ３ 第１のスイッチング素子（トランジスタ）、Ｑ２，Ｑ４ 第２のスイッチング素子（トランジスタ）、Ｒ１〜Ｒ８，Ｒ１１〜Ｒ１５ 抵抗素子、Ｖｔｈ 閾値電圧、Ｖｚ ツェナー電圧、ＺＤ１ ツェナーダイオード。

Claims (4)

1. 外部から交流電圧を受けたときに前記交流電圧を直流電圧に変換し、変換した直流電圧を第１および第２のノード間に出力する整流回路と、
   前記第１および第２のノード間に接続された平滑コンデンサと、
   前記第１および第２のノード間に接続され、前記第１および第２のノード間の電圧が外部から前記交流電圧を受けているときの定常状態の電圧であるか否かを検出する電圧検出回路と、
   前記第１および第２のノード間の電圧が前記定常状態の電圧と異なることを前記電圧検出回路が検出した場合に、前記第１および第２のノード間を導通させることによって前記平滑コンデンサに蓄積された電荷を放電させる放電回路とを備える、電源回路。
2. 前記電圧検出回路は、
   前記第１および第２のノード間に互いに直列に接続された少なくとも１つのツェナーダイオード素子および少なくとも１つの抵抗素子を有する第１の分圧回路と、
   前記第１および第２のノード間に互いに直列に接続された複数の抵抗素子を有する第２の分圧回路とを含み、
   前記電圧検出回路は、前記第１の分圧回路を構成する複数の素子間の接続ノードの１つである第１の分圧ノードと前記第２の分圧回路を構成する複数の素子間の接続ノードの１つである第２の分圧ノードとの間の電圧を検出し、検出した電圧が閾値電圧を超えたことによって前記第１および第２のノード間の電圧が前記定常状態の電圧と異なることを検出する、請求項１に記載の電源回路。
3. 前記電圧検出回路は、第１の主電極および制御電極間の電圧が前記閾値電圧を超えたときに第１および第２の主電極間が導通状態になる第１のスイッチング素子をさらに含み、
   前記第１のスイッチング素子の第１の主電極および制御電極の一方は前記第１の分圧ノードに接続され、他方は前記第２の分圧ノードに接続され、
   前記放電回路は、前記第１および第２のノード間に設けられ、制御電極が前記第１のスイッチング素子の第２の主電極に接続された第２のスイッチング素子を含み、
   前記第２のスイッチング素子は、前記第１のスイッチング素子が導通状態になったときに制御電極の電圧が前記第１のスイッチング素子の第１の主電極の電圧に等しくなることによって導通状態になり、これによって前記平滑コンデンサに蓄積された電荷を放電させる、請求項２に記載の電源回路。
4. 請求項１〜３のいずれか１項に記載の電源回路を備えた電子機器であって、
   前記電源回路は、前記整流回路から出力された直流電圧を異なる大きさの直流電圧に変換するＤＣ−ＤＣコンバータ回路をさらに含み、
   前記電子機器は、前記ＤＣ−ＤＣコンバータ回路から出力された直流電圧によって駆動され、動作モードとして通常モードと待機モードとを有する負荷回路をさらに備え、
   前記負荷回路は、前記待機モード時に点灯する発光素子を含む、電子機器。

Images