JP2006059749A - 駆動状態検出回路 - Google Patents

Abstract

【課題】交流駆動される被駆動体の駆動状態を検出する駆動状態検出回路に関し、付加的な回路を設けることなく、簡単な構成で被駆動体の状態を検出できる駆動状態検出回路を目的とする。
【解決手段】交流駆動される複数の被駆動手段（２１、２２）の駆動状態検出回路において、該被駆動手段に流れる交流電流を各々検出する電流検出手段（Ｒs1、Ｒs2、Ｒs3、Ｒs4、Ｄ1、Ｄ2）と、該電流検出手段で検出された複数の交流検出信号のうち最大検出出力する最大値出力手段（９１）と、該出力手段の出力信号に係数乗算する係数乗算手段（９４）と、電流検出された複数の交流検出信号を各々係数乗算手段（９４）の出力信号とを比較し、各被駆動手段（２１、２２）の状態に応じた状態信号を出力する比較手段（９５、９６）と、この複数の状態信号を論理合成する論理合成手段（９９）と、この出力に基づいて駆動状態検出信号生成する出力手段（１００）とを有する。
【選択図】図４

Description

本発明は駆動状態検出回路に係り、特に、交流駆動される被駆動体の駆動状態を検出する駆動状態検出回路に関する。

冷陰極蛍光管（ＣＣＦＬ：Cold Cathode Fluorescent Lamp）は、例えば、液晶モニタのバックライトとして用いられている。冷陰極蛍光管は、駆動システムにより交流駆動されている。駆動システムには、冷陰極蛍光管の駆動状態を検出し、冷陰極蛍光管を保護するための保護システムが搭載されている。

従来、このような保護システムでは、冷陰極蛍光管の印加電圧や供給電流の最大値を検出し、冷陰極蛍光管の状態を検出していた。このとき、冷陰極蛍光管への印加電圧や駆動電流をピークホールドして、そのピークホールド値により直流的に最大値を出力していた（例えば、特許文献１、特許文献２参照）。

特開平６−２６７６７４号公報 特開２００２−１３４２９３号公報

しかるに、従来の冷陰極蛍光管の状態検出回路は、冷陰極蛍光管への印加電圧や駆動電流をピークホールドして、そのピークホールド値により直流的に最大値を出力していた。このため、ピークホールド回路などの付加的な回路が必要となり、構成が複雑になるなどの課題があった。

本発明は上記の点に鑑みてなされたもので、付加的な回路を設けることなく、簡単な構成で被駆動体の状態を検出できる駆動状態検出回路を目的とする。

本発明は、交流駆動される複数の被駆動手段（２１、２２）の駆動状態を検出する駆動状態検出回路において、複数の被駆動手段（２１、２２）に流れる交流電流を各々検出する電流検出手段（Ｒs1、Ｒs2、Ｒs3、Ｒs4、Ｄ1、Ｄ2）と、電流検出手段（Ｒs1、Ｒs2、Ｒs3、Ｒs4、Ｄ1、Ｄ2）で検出された複数の交流検出信号のうち最大の交流検出信号を出力する最大値出力手段（９１）と、最大値出力手段（９１）の出力信号に係数を乗算する係数乗算手段（９４）と、電流検出手段（Ｒs1、Ｒs2、Ｒs3、Ｒs4、Ｄ1、Ｄ2）で検出された複数の交流検出信号を各々係数乗算手段（９４）の出力信号とを比較し、各被駆動手段（２１、２２）の状態に応じた状態信号を出力する比較手段（９５、９６）と、比較手段（９５、９６）の複数の状態信号を論理合成する論理合成手段（９９）と、論理合成回路（９９）の出力に基づいて駆動状態検出信号を生成する出力手段（１００）とを有することを特徴とする。

また、最大値の下限値に応じた基準電圧を生成する基準電圧生成手段（９３）と、最大値出力手段（９１）の出力結果と基準電圧生成手段（９３）で生成された基準電圧との大小を比較し、比較結果に応じて状態信号を出力し、論理合成手段（９９）に供給する第２の比較手段（９２）とを有することを特徴とする。

さらに、複数の被駆動手段に印加される電圧を検出する電圧検出手段（Ｒs1、Ｒs2、Ｒs3、Ｒs4、１５）と、複数の被駆動手段（２１、２２）に印加される電圧の上限値に応じた基準電圧を生成する第２の基準電圧生成手段（９８）と、電圧検出手段（Ｒs1、Ｒs2、Ｒs3、Ｒs4、１５）で検出された電圧と第２の基準電圧生成手段（９８）で生成された基準電圧との大小を比較し、比較結果に応じて状態信号を出力し、論理合成手段（９９）に供給する第３の比較手段（９７）とを有することを特徴とする。

出力手段（１００）は、論理合成回路（９９）の出力が所定時間、所定の状態であったときに駆動状態検出信号を反転させることを特徴とする。

また、出力手段（１００）は、キャパシタ（Ｃ21）と、キャパシタ（Ｃ21）を充電する充電手段（１１１）と、論理合成回路（９９）の出力に応じてキャパシタ（Ｃ21）を放電させる放電手段（Ｍ11）と、キャパシタ（Ｃ21）の充電電圧に応じて駆動状態検出信号を反転させる出力回路（１１２、１１３、Ｍ12）とを有することを特徴とする。

複数の被駆動手段（２１、２２）は、冷陰極蛍光管から構成されたことを特徴とする。

なお、上記参照符号はあくまでも参考であり、これによって特許請求の範囲が限定されるものではない。

本発明によれば、複数の入力トランジスタ、カレントミラー回路、出力トランジスタを構成するトランジスタのスイッチング特性を利用して、入力信号のうち最大レベルの信号を選択的に出力することができる。

本実施例では、最大値出力回路を冷陰極蛍光管点灯システムに用いた場合について説明する。まず、冷陰極蛍光管点灯システムについて説明する。

〔システム構成〕
図１は本発明の一実施例のブロック構成図を示す。

本実施例の冷陰極蛍光管点灯システム１は、例えば、液晶モニタのバックライトなどとして用いられるシステムであり、冷陰極蛍光管部１１、共振回路部１２、駆動ＩＣ（integrated circuit）１３、保護ＩＣ（integrated circuit）１４、ピークホールド回路１５、基準電圧源１６、キャパシタＣ１、Ｃ２から構成される。

冷陰極蛍光管部１１は、冷陰極蛍光管対２１、２２を並列に配置した構成とされている。冷陰極蛍光管対２１は２本の冷陰極蛍光管３１、３２を並列に配置した構成とされ、冷陰極蛍光管対２２は２本の冷陰極蛍光管４１、４２を並列に配置した構成とされている。

冷陰極蛍光管３１、３２、４１、４２の一端には共振回路１２が接続されている。また、冷陰極蛍光管３１、３２の他端は検出用抵抗Ｒs1、Ｒs2を介して接地され、冷陰極蛍光管４１、４２の他端は検出用抵抗Ｒs3、Ｒs4を介して接地されている。

冷陰極蛍光管３１、３２、４１、４２は共振回路１２とともに、共振回路を構成しており、その両端に所定の周波数、例えば、５０ｋＨｚの電圧が印加されると、駆動電流が流れ、点灯され、それより低い周波数或いは高い周波数、例えば、１００ｋＨｚの電圧が印加されると、消灯する。

共振回路１２には、駆動ＩＣ１３から所定の周波数の駆動信号が供給されている。共振回路１２は、キャパシタ、トランスなどから構成され、それらのキャパシタンス、インダクタンスなどにより、共振回路を構成しており、駆動ＩＣ１３から供給される駆動信号に共振して、冷陰極蛍光管部１１に駆動電力を供給印加している。

〔駆動ＩＣ１３〕
図２は駆動ＩＣ１３のブロック構成図を示す。

駆動ＩＣ１３は、電圧制御発振回路５１、起動回路５２、誤差アンプ５３、電圧制御回路５４から構成される。

電圧制御発振回路５１の制御端子Ｔcntには、起動回路５２、及び、誤差アンプ５３、電圧制御回路５４、並びに、端子Ｔ４が接続されている。電圧制御発振回路５１は、制御端子Ｔcntの印加電圧に応じた周波数の発振出力を出力端子Ｔoscから出力する。

電圧制御発振回路５１の出力端子Ｔoscは、駆動ＩＣ１３の出力端子Ｔ1に接続されており、電圧制御発振回路５１の発振出力は、出力端子Ｔ1から共振回路１２に出力される。

起動回路５２は、電源投入時などに冷陰極蛍光管３１、３２、４１、４２の点灯を速くするように電圧制御発振回路５１の制御電圧を制御する。

誤差アンプ５３の反転入力端子には、端子Ｔ２が接続され、非反転入力端子には端子Ｔ３が接続されている。端子Ｔ２には保護ＩＣ１４から平均値信号が供給され、端子Ｔ３には、基準電圧源から基準電圧が供給されている。誤差アンプ５３は、平均値信号と基準電圧との差に応じた電圧を出力する。誤差アンプ５３の出力は、電圧制御発振回路５１の制御端子Ｔcntに供給されるとともに、端子Ｔ４に供給される。

電圧制御回路５４には、端子Ｔ５が接続されている。端子Ｔ５は、保護ＩＣ１４の端子Ｔ14と接続されており、保護ＩＣ１４から停止信号が供給される。電圧制御回路５４は、保護ＩＣ１４からの停止信号により電圧制御発振回路５１の制御端子Ｔcntをハイレベルに固定する。このとき、電圧制御回路５４は、その出力をハイレベルに固定すると、電源切断などによりリセットがかかるまで出力をハイレベルに維持する。

端子Ｔ４は、保護ＩＣ１４の端子Ｔ15及びキャパシタＣ１の一端に接続されている。電圧制御発振回路５１は、キャパシタＣ１の充電電圧により制御端子Ｔcntに印加される制御電圧が制御され、発振周波数が制御される。

〔保護ＩＣ１４〕
保護ＩＣ１４は、図１に示すようにＰＷＭ（pulse width modulation）制御部６１、及び、保護回路部６２から構成されている。ＰＷＭ制御部６１は、駆動ＩＣ１３に含まれる電圧制御発振回路５１の発振状態を冷陰極蛍光管３１、３２、４１、４２の輝度に応じてＰＷＭ制御するための回路である。

〔ＰＷＭ制御部６１〕
図３はＰＷＭ制御部６１のブロック構成図を示す。

ＰＷＭ制御部６１は、三角波生成回路７１、コンパレータ７２、ゲート回路７３、アナログスイッチ７４、放電用スイッチ７５、コンパレータ７６、抵抗Ｒ11、Ｒ12、Ｒ13、キャパシタＣ11から構成されている。

端子Ｔ17には外部から輝度を決定するための設定輝度信号が供給されている。端子Ｔ17に供給された設定輝度信号は、コンパレータ７２の反転入力端子に供給される。コンパレータ７２の非反転入力端子には、三角波生成回路７１から三角波が供給されている。コンパレータ７２は、輝度信号と三角波とを比較して、三角波が輝度信号より大きいときに出力をハイレベルとし、三角波が輝度信号より小さいときにその出力をローレベルとする。コンパレータ７２により、三角波の周波数に応じており、かつ、輝度信号に応じたパルス幅のパルスが生成される。

コンパレータ７２の出力パルスは、抵抗Ｒ11、キャパシタＣ11から構成される遅延回路を介してスイッチ７５に供給されるとともに、ゲート回路７３に供給されている。スイッチ７５は、端子Ｔ15と接地との間に接続されており、コンパレータ７２の出力パルスを抵抗Ｒ11、キャパシタＣ11により決定される時間だけ遅延したパルスによりスイッチングされる。スイッチ７５は、パルスがローレベルのときにオフし、キャパシタＣ１を充電し、ハイレベルのときにオンし、キャパシタＣ1を放電する。

ゲート回路７３は、コンパレータ７２の出力パルスを反転して入力する。また、ゲート回路７３には、コンパレータ７６の出力が供給されている。ゲート回路７３は、コンパレータ７２の反転出力とコンパレータ７６の出力とのＡＮＤ論理を出力する。ゲート回路７３の出力は、アナログスイッチ７４に供給される。

アナログスイッチ７４は、端子Ｔ15と端子Ｔ16との間に接続されており、ゲート回路７３の出力に応じてスイッチングされる。アナログスイッチ７４は、ゲート回路７３の出力がハイレベルのときにオンし、端子Ｔ15と端子Ｔ16とを短絡し、ゲート回路７３の出力がローレベルのときにオフし、端子Ｔ15と端子Ｔ16とを開放する。

コンパレータ７６の反転入力端子には、端子Ｔ16が接続され、非反転入力端子には、抵抗Ｒ12と抵抗Ｒ13との接続点が接続されている。抵抗Ｒ12は、一端がコンパレータ７６の非反転入力端子に接続され、他端が端子Ｔ15に接続されている。抵抗Ｒ13は、一端がコンパレータ７６の非反転入力端子と抵抗Ｒ12の一端との接続点に接続され、他端には電源電圧Ｖddが印加されている。

コンパレータ７６は、抵抗Ｒ12と抵抗Ｒ13との接続点の電位と端子Ｔ16の電位とを比較し、抵抗Ｒ12と抵抗Ｒ13との接続点の電位が端子Ｔ16の電位より大きければ、出力をハイレベルとし、抵抗Ｒ12と抵抗Ｒ13との接続点の電位が端子Ｔ16の電位より小さければ、出力をローレベルとする。

次に、ＰＷＭ制御部６１の動作を説明する。

まず、コンパレータ７２の出力パルスがハイレベルになると、スイッチ７４はオフし、端子Ｔ15と端子Ｔ16とは開放される。これによって、キャパシタＣ１とキャパシタＣ２とが切断された状態となる。

次にスイッチ７５は、抵抗Ｒ11、キャパシタＣ11により遅延されてハイレベルとなる。これによって、スイッチ７５がコンパレータ７２の出力がハイレベルになってから僅かに遅延してからオンする。スイッチ７５がオンすることにより端子Ｔ15に接続されたキャパシタＣ１が放電される。

キャパシタＣ１が放電されると、端子Ｔ15の電位が低下する。次に、三角波生成回路７１から出力される三角波が低下し、コンパレータ７２の出力がローレベルになると、抵抗Ｒ11及びＣ11により僅かに遅延して、スイッチ７５がオフする。スイッチ７５がオフすることにより、キャパシタＣ１が駆動ＩＣ１３の端子Ｔ４の電位により充電される。

キャパシタＣ１が充電されることにより端子Ｔ15の電位が上昇する。端子Ｔ15の電位が上昇することによりコンパレータ７６の非反転入力端子の電位が上昇する。

コンパレータ７６の非反転入力端子の電位が上昇し、端子Ｔ16の電位、すなわち、キャパシタＣ２の充電電圧より上昇すると、コンパレータ７６の出力がハイレベルになる。コンパレータ７６の出力がハイレベルになると、ゲート回路７３の出力がハイレベルになり、アナログスイッチ７４がオンする。アナログスイッチ７４がオンすることにより、キャパシタＣ１とキャパシタＣ２とが接続される。これによって、端子Ｔ４には、キャパシタＣ１とキャパシタＣ２とが接続された状態となる。

このように、キャパシタＣ１の充電電圧がキャパシタＣ２の充電電圧に対して所望の電圧に達したときに、アナログスイッチ７４がオンし、端子Ｔ４にはキャパシタＣ１とキャパシタＣ２とが接続された状態となり、キャパシタＣ１の充電時のオーバーシュートを防止できる。

次に、三角波生成回路７１の三角波が設定輝度信号より大きくなり、コンパレータ７２の出力がハイレベルとなると、ゲート回路７３の出力がローレベルとなり、アナログスイッチ７４がオフする。アナログスイッチ７４がオフすることにより、キャパシタＣ２には、駆動ＩＣ１３の端子Ｔ４の電位が保持される。なお、アナログスイッチ７４がオフした後、僅かに経過した後、スイッチ７５がオンし、キャパシタＣ１が放電される。このとき、アナログスイッチ７４がオフした後であるので、キャパシタＣ２には端子Ｔ４の電位が保持されたままになる。

以上により、コンパレータ７２の出力パルスに応じて駆動ＩＣ１３の端子Ｔ４の電位をパルス状に制御できる。

駆動ＩＣ１３は、端子Ｔ４の電位がパルス状に駆動されることにより、電圧制御発振回路５１の発振周波数を略５０ｋＨｚと略１００ｋＨｚの間で間欠的に変化させることが可能となる。電圧制御発振回路５１の出力発振周波数が５０ｋＨｚになると、共振回路１２が共振して冷陰極蛍光管３１、３２、４１、４２が点灯する。また、電圧制御発振回路５１の出力発振周波数が１００ｋＨｚになると、共振回路１２から冷陰極蛍光管３１、３２、４１、４２への電力の供給が停止され、冷陰極蛍光管３１、３２、４１、４２は消灯する。

以上により、冷陰極蛍光管３１、３２、４１、４２に間欠的に電力が供給されて、輝度が一定に保持される。

このとき、キャパシタＣ１の充電時にアナログスイッチ７４をスイッチングし、キャパシタＣ１、Ｃ２との接続を制御し、容量を変化させることにより、端子Ｔ４の電位にオーバーシュートが発生することを抑制できる。したがって、端子Ｔ４の電位により発振周波数が制御される電圧制御発振回路５１の発振出力を安定化させることができる。

〔保護回路部６２〕
次に本発明の特徴となる保護回路部６２について説明する。

保護回路部６２は、冷陰極蛍光管部１１の印加電圧や供給電流の最大値を検出し、冷陰極蛍光管部１１の異常を検知するための回路である。

図４は保護回路部６２のブロック構成図を示す。

保護回路部６２は、最大値出力回路９１、コンパレータ９２、基準電圧源９３、係数乗算回路９４、コンパレータ９５、９６、９７、基準電圧源９８、ＡＮＤゲート９９、出力回路１００、ダイオードＤ1、Ｄ2から構成される。

最大値出力回路９１には、端子Ｔ12、Ｔ13から検出電圧が入力される。端子Ｔ12には、接地との間にダイオードＤ1が逆方向に接続されている。また、端子Ｔ13には、接地との間にダイオードＤ2が逆方向に接続されている。

ダイオードＤ1、Ｄ2は、保護ＩＣ１３の保護素子として作用している。ダイオードＤ1、Ｄ2により端子Ｔ12、Ｔ13から検出電圧が半波整流される。端子Ｔ12、Ｔ13に供給され、ダイオードＤ1、Ｄ2により半波整流された信号が最大値出力回路９１に供給される。

最大値出力回路９１は、端子Ｔ12から供給される検出電圧又は端子Ｔ13から供給される検出電圧のうち大きい方の検出電圧を選択的に出力する。

最大値出力回路９１から出力された最大値信号は、コンパレータ９２の非反転入力端子及び係数乗算回路９４に供給される。コンパレータ９２の反転入力端子には基準電圧源９３から基準電圧が印加されている。基準電圧源９３で発生される基準電圧は、最大値信号の下限値に設定されている。

コンパレータ９２は最大値出力回路９１からの最大値信号が基準電圧源９３で発生される基準電圧より大きければ、出力をハイレベルとし、最大値出力回路９１からの最大値信号が基準電圧源９３で発生される基準電圧より小さければ、出力をローレベルとする。コンパレータ９２の出力は、ＡＮＤゲート９９に供給される。

また、係数乗算回路９４は、最大値出力回路９１から出力された最大値信号を０．８倍する。すなわち、最大値の８０％の信号を出力する。係数乗算回路９４で０．８倍された信号は、コンパレータ９５、９６の反転入力端子に供給される。

コンパレータ９５の非反転入力端子には、端子Ｔ12に供給される検出信号Ｖ12が供給されている。コンパレータ９５は検出信号Ｖ12が係数乗算回路９４からの最大値の８０％の信号より大きければ、出力をハイレベルとし、検出信号Ｖ12が係数乗算回路９４からの最大値の８０％の信号より小さければ、出力をローレベルとする。

コンパレータ９６の非反転入力端子には、端子Ｔ13に供給される検出信号Ｖ13が供給されている。コンパレータ９６は検出信号Ｖ13が係数乗算回路９４からの最大値の８０％の信号より大きければ、出力をハイレベルとし、検出信号Ｖ13が係数乗算回路９４からの最大値の８０％の信号より小さければ、出力をローレベルとする。コンパレータ９５、９６の出力は、ＡＮＤゲート９９に供給される。

コンパレータ９７の反転入力端子には、端子Ｔ11からホールド回路１５の出力が供給されている。ホールド回路１５は、検出抵抗Ｒs1と検出抵抗Ｒs2との接続点の電圧及び検出抵抗Ｒs3と検出抵抗Ｒs4との接続点の最大電圧をホールドしている。また、コンパレータ９７の反転入力端子には、基準電圧源９８から基準電圧が印加されている。基準電圧源９８で発生される基準電圧は、最大駆動電圧に応じた電圧に設定されている。

コンパレータ９７はホールド回路１５の出力電圧が基準電圧９８からの基準電圧より大きければ、出力をローレベルとし、ホールド回路１５の出力電圧が基準電圧９８からの基準電圧より小さければ、出力をハイレベルとする。コンパレータ９７の出力は、ＡＮＤゲート９９に供給される。

ＡＮＤゲート９９には、コンパレータ９２、９５、９６、９７の出力が供給される。ＡＮＤゲート９９は、コンパレータ９２、９５、９６、９７の出力のＡＮＤ論理を出力する。ＡＮＤゲート９９は、コンパレータ９２、９５、９６、９７の出力がすべてハイレベルのときに出力がハイレベルとなり、コンパレータ９２、９５、９６、９７の出力のうちいずれか一つでもローレベルとなると出力がローレベルとなる。ＡＮＤゲート９９の出力は、出力回路１００に供給される。

出力回路１００は、電流源１１１、コンパレータ１１２、基準電圧源１１３、キャパシタＣ21、トランジスタＭ11、Ｍ12から構成されている。

ＡＮＤゲート９９の出力は、トランジスタＭ11のゲートに供給される。トランジスタＭ11はｎチャネルＭＯＳ電界効果トランジスタから構成されており、ソースが接地され、ドレイン−ソースに並列にキャパシタＣ21が接続された構成とされている。また、トランジスタＭ11のドレインとキャパシタＣ21との接続点には、電流源１１１から充電電流が供給されている。

トランジスタＭ11は、ＡＮＤゲート９９の出力がハイレベルのときにオンし、ＡＮＤゲート９９の出力がローレベルのときにオフする。トランジスタＭ11がオフの状態で電流源１１１からキャパシタＣ21に充電電流が供給され、キャパシタＣ21が充電される。また、トランジスタＭ12がオンすると、キャパシタＣ21に充電された電荷がトランジスタＭ11を通して接地に放電される。このようにキャパシタＣ21は、トランジスタＭ11のオン／オフに応じて充放電される。

キャパシタＣ21の充電電圧は、コンパレータ１１２の反転入力端子に印加されている。コンパレータ１１２の非反転入力端子には、基準電圧源１１３から基準電圧が供給されている。コンパレータ１１２は、キャパシタＣ21の充電電圧が基準電圧源１１３からの基準電圧より大きければ、出力をローレベルとし、キャパシタＣ21の充電電圧が基準電圧源１１３からの基準電圧より小さければ、出力をハイレベルとする。コンパレータ１１２の出力は、トランジスタＭ12のゲートに供給されている。

トランジスタＭ12は、ｎチャネルＭＯＳ電界効果トランジスタから構成されており、ソースが接地され、ドレインが出力端子Ｔ14に接続されている。トランジスタＭ12は、コンパレータ１１２の出力がハイレベルのときにオンし、ローレベルのときオフする。

〔保護回路部６２の動作〕
図５、図６は保護回路部６２の動作説明図を示す。図５（Ａ）はコンパレータ９２の動作、図５（Ｂ）はコンパレータ９５、９６の動作、図５（Ｃ）はコンパレータ９７の動作を説明すための図である。また、図６（Ａ）はコンパレータ９２の出力、図６（Ｂ）はコンパレータ９５又は９６の出力、図６（Ｃ）はコンパレータ９７、図６（Ｄ）はＡＮＤゲート９９の出力、図６（Ｅ）はキャパシタＣ21の充電電圧、図６（Ｆ）はコンパレータ１１２の出力、図６（Ｇ）は端子Ｔ14の出力を示している。また、図６において、期間Ｔ10は通常動作時、期間Ｔ20は異常検出時の状態を示している。

〔通常動作状態〕
通常動作状態においては、最大値出力回路９１の出力電圧Ｖmaxは、図５（Ａ）に実線で示すように基準電圧源９３で発生される基準電圧Ｖref1より大きい状態となる。このため、コンパレータ９２の出力はハイレベルとなる。このとき、コンパレータ９２の出力は図５（Ａ）に示すように最大値出力回路９１の出力が基準電圧源９３で発生される基準電圧Ｖref1より大きい期間だけハイレベルとなり、図６（Ａ）に示すように間欠的なパルス波形となる。

また、コンパレータ９５、９６は、図５（Ｂ）に破線で示すような最大値出力回路９１の出力電圧Ｖmaxの８０％電圧Ｖ0.8と、端子Ｔ12又はＴ13の出力電圧Ｖ12、Ｖ13とを比較し、その大小関係に応じた比較結果を出力している。このとき、通常状態では端子Ｔ12、Ｔ13の出力電圧Ｖ12、Ｖ13は、図５（Ｂ）に二点鎖線で示すように電圧Ｖ0.8より大きくなる。このとき、端子Ｔ12、Ｔ13の出力電圧Ｖ12、Ｖ13及びそれと比較を行う電圧Ｖ0.8は、半波整流波形となっており、略半周期の不定期間が発生する。この期間をローレベルになるとすると、図６（Ｂ）に示すような間欠的なパルス波形となる。

さらに、コンパレータ９７は、ホールド回路１５からの直流的な電圧Ｖhと基準電圧源９８で生成される基準電圧Ｖref2と比較しており、通常動作時には図５（Ｃ）に一点鎖線で示すように電圧Ｖhが基準電圧Ｖref2より小さくなる。このため、コンパレータ９７の出力はハイレベルとなる。

このため、通常状態では、図６（Ａ）に示すコンパレータ９２の出力がハイレベルとなる時間Ｔ11においては、図６（Ａ）、（Ｂ）、（Ｃ）に示すコンパレータ９２、９５、９６、９７の出力が全てハイレベルとなる。このため、時間Ｔ11では図６（Ｄ）に示すようにＡＮＤゲート９９の出力はハイレベルとなる。

時間Ｔ11でＡＮＤゲート９９の出力がハイレベルとなると、トランジスタＭ11がオンして、キャパシタＣ21の充電電圧は図６（Ｅ）に示すように放電される。なお、時間Ｔ11以外の期間では、ＡＮＤゲート９９の出力はローレベルとなり、トランジスタＭ11がオフするので、キャパシタＣ12は電流源１１１により充電される。このため、図６（Ｅ）に示すように時間11の間の時間で充電が行われる。

しかしながら、時間Ｔ11は、端子Ｔ12、Ｔ13の出力電圧Ｖ12、Ｖ13の１周期毎に現れるので、基準電圧源１１３で生成される基準電圧Ｖref3まで達することはない。このように、キャパシタＣ21の充電電圧は常に基準電圧Ｖref3以下であるので、コンパレータ１１２の出力は常に図６（Ｆ）に示すようにハイレベルとなる。よって、端子Ｔ14の状態は、図６（Ｇ）に示すようにローレベルとなる。

〔異常検出時〕
冷陰極蛍光管部１１の接続状態、点灯状態に異常があり、最大出力回路９１の出力が基準電圧、すなわち、最大値信号の下限値より小さくなると、コンパレータ９２の出力がローレベルになる。

コンパレータ９２の出力がローレベルになると、図６（Ｄ）の期間Ｔ20に実線で示すようにＡＮＤゲート９９の出力はローレベルとなる。ＡＮＤゲート９９の出力が常にローレベルとなると、図６（Ｅ）に示すようにトランジスタＭ11が定期的にオンすることがなくなるので、キャパシタＣ21が電流源１１１により充電される。キャパシタＣ21が充電され、時刻ｔ20でキャパシタＣ21の充電電圧が基準電圧Ｖref3に達すると、図６（Ｆ）に示すようにコンパレータ１１２の出力がローレベルになり、図６（Ｇ）に示すように端子Ｔ14の状態はハイレベルになる。

さらに、冷陰極蛍光管部１１の接続状態、消灯などの異常により、端子Ｔ12又は端子Ｔ13の電圧が係数乗算回路９４の出力、最大値信号の８０％より小さくなると、図６（Ｂ）の期間Ｔ20に一点鎖線で示すようにコンパレータ９５又は９６の出力はローレベルに維持される。

コンパレータ９２の出力がローレベルに維持されると、図６（Ｄ）の期間Ｔ20に実線で示すようにＡＮＤゲート９９の出力はローレベルとなる。ＡＮＤゲート９９の出力が常にローレベルとなると、図６（Ｅ）に示すようにトランジスタＭ11が定期的にオンすることがなくなるので、キャパシタＣ21が電流源１１１により充電される。キャパシタＣ21が充電され、時刻ｔ20でキャパシタＣ21の充電電圧が基準電圧Ｖref3に達すると、図６（Ｆ）に示すようにコンパレータ１１２の出力がローレベルになり、図６（Ｇ）に示すように端子Ｔ14の状態はハイレベルになる。

また、冷陰極蛍光管部１１が過電圧状態となり、端子Ｔ11の電圧が基準電圧源９８で生成される基準電圧より大きくなると、図６（Ｃ）の期間Ｔ20に二点鎖線で示すようにコンパレータ９７の出力が常にローレベルになる。コンパレータ９７の出力がローレベルになると、図６（Ｄ）の期間Ｔ20に実線で示すようにＡＮＤゲート９９の出力はローレベルとなる。ＡＮＤゲート９９の出力がローレベルになると、図６（Ｄ）の期間Ｔ20に示すようにＡＮＤゲート９９の出力は常にローレベルとなる。ＡＮＤゲート９９の出力が常にローレベルとなると、図６（Ｅ）に示すようにトランジスタＭ11が定期的にオンすることがなくなるので、キャパシタＣ21が電流源１１１により充電される。キャパシタＣ21が充電され、時刻ｔ20でキャパシタＣ21の充電電圧が基準電圧Ｖref3に達すると、図６（Ｆ）に示すようにコンパレータ１１２の出力がローレベルになり、図６（Ｇ）に示すように端子Ｔ14の状態はハイレベルになる。

端子Ｔ14がハイレベルになることにより、駆動ＩＣ１３は異常状態を検知できる。端子Ｔ14は、駆動ＩＣ１３の端子Ｔ５に接続されており、駆動ＩＣ１３は端子Ｔ５がハイレベルとなると、電圧制御回路５４が動作して、電圧制御発振回路５１の発振出力を停止させる。

また、平均値回路１０１には、端子Ｔ12、端子Ｔ13から検出信号Ｖ12、Ｖ13が供給されている。平均値回路１０１は、検出信号Ｖ12、Ｖ13の平均値に応じた信号を生成し、端子Ｔ18から出力する。端子Ｔ18は、駆動ＩＣ１３の端子Ｔ２に接続されている。

〔最大値出力回路９１〕
ここで、最大値出力回路９１について説明する。

図７は最大値出力回路９１のブロック構成図を示す。

最大値出力回路９１は、端子Ｔ12又は端子Ｔ13に供給される検出信号のうち最大レベルの信号を選択的に出力する回路であり、バイポーラトランジスタＱ11、Ｑ12、Ｑ13、ＭＯＳ型電界効果トランジスタＭ21、Ｍ22、電流源１２１から構成される。

バイポーラトランジスタＱ11、Ｑ12、Ｑ13はＮＰＮトランジスタから構成されている。また、トランジスタＱ11、Ｑ12は、例えば、略同等の特性に設定されたトランジスタから構成されている。

トランジスタＱ11は、入力トランジスタを構成しており、ベースが端子Ｔ12に接続され、コレクタがトランジスタＭ21のドレイン及びゲートとトランジスタＭ22のゲートとに接続され、エミッタが電流源１２１を介して接地されている。トランジスタＱ11は、端子Ｔ12に供給される検出信号に応じた電流をコレクタから引き込む。

また、トランジスタＱ12は、入力トランジスタを構成しており、ベースが端子Ｔ13に接続され、コレクタがトランジスタＭ21のドレイン及びゲートとトランジスタＭ22のゲートとに接続されている。トランジスタＱ12は、端子Ｔ13に供給される検出信号に応じた電流をコレクタから引き込む。

さらに、トランジスタＱ13は、出力トランジスタを構成しており、コレクタがトランジスタＭ22のドレインに接続され、エミッタが電流源１２１を介して接地されている。トランジスタＱ13には、トランジスタＱ11又はトランジスタＱ12に流れる電流に応じた電流が流れる。

トランジスタＭ21、Ｍ22は、ｐチャネルＭＯＳ電界効果トランジスタから構成されている。トランジスタＭ21は、ソースに電源電圧Ｖddが印加され、ゲートがドレイン及びトランジスタＭ22のゲートに接続されている。また、トランジスタＭ22はソースに電源電圧Ｖddが印加されており、ゲートがトランジスタＭ21のゲート及びドレインに接続されている。トランジスタＭ21、Ｍ22は、カレントミラー回路を構成しており、トランジスタＱ11又はトランジスタＱ12のコレクタから引き込まれる電流に応じた電流をトランジスタＭ22のドレインから出力する。トランジスタＭ22のドレインは、出力トランジスタＱ13のコレクタ及びベースに接続されている。

トランジスタＱ13のエミッタは、電流源１２１を介して接地されている。トランジスタＭ22のドレイン並びにトランジスタＱ13のコレクタ及びベースの接続点が最大値出力とされる。最大値出力回路９１の出力はコンパレータ９２及び係数乗算回路９４に供給される。

図８は最大値出力回路９１の動作説明図を示す。図８（Ａ）は入力信号、図８（Ｂ）は出力信号を示す。

図８（Ａ）の期間Ｔ11に示すように端子Ｔ12に入力された検出信号Ｖ12が端子Ｔ13に入力された検出信号Ｖ13より大きいときには、バイポーラトランジスタのベース−エミッタ間電圧に対するコレクタ電流の特性からトランジスタＱ11のコレクタ電流がトランジスタＱ12のコレクタ電流に比べて十分に大きくなる特性を示す。すなわち、トランジスタＱ11の電流出力能力がトランジスタＱ12の電流出力能力に比べて十分に大きくなる。

このとき、トランジスタＱ11、Ｑ12のエミッタからは同じ電流源１２１から電流が引き込まれており、トランジスタＱ11の電流出力能力がトランジスタＱ12の電流出力能力に比べて十分に大きいので、電流はほとんどトランジスタＱ11のエミッタから電流源１２１に引き込まれることになる。

トランジスタＱ11のコレクタ電流は、トランジスタＭ11、Ｍ12から構成されるカレントミラー回路によりトランジスタＱ13のコレクタにもトランジスタＱ11と同じ電流が流れる。これによって、図８（Ｂ）に示すようにトランジスタＱ13のベースにトランジスタＱ11のベースと同じ信号が出現する。

また、図８（Ｂ）の期間Ｔ12に示すように端子Ｔ13に入力された検出信号Ｖ13が端子Ｔ12に入力された検出信号Ｖ12より大きいときには、バイポーラトランジスタのベース−エミッタ間電圧に対するコレクタ電流の特性からトランジスタＱ12のコレクタ電流がトランジスタＱ11のコレクタ電流に比べて十分に大きくなる特性を示す。すなわち、トランジスタＱ12の電流出力能力がトランジスタＱ11の電流出力能力に比べて十分に大きくなる。

このとき、トランジスタＱ11、Ｑ12のエミッタからは同じ電流源１２１から電流が引き込まれており、トランジスタＱ12の電流出力能力がトランジスタＱ11の電流出力能力に比べて十分に大きいので、電流はほとんどトランジスタＱ12のエミッタから電流源１２１に引き込まれることになる。

トランジスタＱ12のコレクタ電流は、トランジスタＭ11、Ｍ12から構成されるカレントミラー回路によりトランジスタＱ13のコレクタにもトランジスタＱ12と同じ電流が流れる。これによって、図６（Ｂ）に示すようにトランジスタＱ13のベースにトランジスタＱ12のベースと同じ信号が出現する。

以上により、入力信号Ｖ12、Ｖ13のうち大きい方の信号を出力することが可能となる。また、本実施例のように入出力用トランジスタＱ11、Ｑ12、Ｑ13にバイポーラトランジスタを用いることによって、トランジスタＱ11とトランジスタＱ12との検出信号Ｖ12、Ｖ13に応じた電流供給能力の差が大きくなり、正確に最大値を出力可能となる。

なお、本実施例では、冷陰極蛍光管の状態を検出する回路を例に説明を行った、本発明の駆動状態検出回路は、これに限定されるものではなく、要は交流駆動される被駆動手段の状態を検出する回路で一般に適用可能である。

本発明の一実施例のブロック構成図である。 駆動ＩＣ１３のブロック構成図である。 ＰＷＭ制御部６１のブロック構成図である。 保護回路部６２のブロック構成図である。 保護回路部６２の動作説明図である。 保護回路部６２の動作説明図である。 最大値出力回路９１のブロック構成図である。 最大値出力回路９１の動作説明図である。

符号の説明

１ 冷陰極蛍光管点灯システム
１１ 冷陰極蛍光管部、１２ 共振回路、１３ 駆動ＩＣ、１４ 保護ＩＣ
１５ ホールド回路、１６ 基準電圧源
２１、２２ 冷陰極蛍光管対、３１、３２、４１、４２ 冷陰極蛍光管
６１ ＰＷＭ制御部、６２ 保護回路部
Ｃ１、Ｃ２ キャパシタ
９１ 最大値出力回路、９２、９５〜９７、１１２ コンパレータ
９４ 係数乗算回路、９８ 基準電圧源、９９ ＡＮＤゲート、１００出力回路
１０１ 平均値回路、Ｄ1、Ｄ2 ダイオード
１２１、２２１ 電流源

Claims (6)

1. 交流駆動される複数の被駆動手段の駆動状態を検出する駆動状態検出回路において、
   前記複数の被駆動手段に流れる交流電流を各々検出する電流検出手段と、
   前記電流検出手段で検出された複数の交流検出信号のうち最大の交流検出信号を出力する最大値出力手段と、
   前記最大値出力手段の出力信号に係数を乗算する係数乗算手段と、
   前記電流検出手段で検出された複数の交流検出信号を各々前記係数乗算手段の出力信号とを比較し、各被駆動手段の状態に応じた状態信号を出力する比較手段と、
   前記比較手段の複数の状態信号を論理合成する論理合成手段と、
   前記論理回路の出力に基づいて駆動状態検出信号を生成する出力手段とを有することを特徴とする駆動状態検出回路。
2. 最大値の下限値に応じた基準電圧を生成する基準電圧生成手段と、
   前記最大値出力手段の出力結果と前記基準電圧生成手段で生成された基準電圧との大小を比較し、前記比較結果に応じて状態信号を出力し、前記論理合成手段に供給する第２の比較手段とを有することを特徴とする請求項１記載の駆動状態検出回路。
3. 前記複数の被駆動手段に印加される電圧を検出する電圧検出手段と、
   前記複数の被駆動手段に印加される電圧の上限値に応じた基準電圧を生成する第２の基準電圧生成手段と、
   前記電圧検出手段で検出された電圧と前記第２の基準電圧生成手段で生成された前記基準電圧との大小を比較し、前記比較結果に応じて状態信号を出力し、前記論理合成手段に供給する第３の比較手段とを有することを特徴とする請求項１又は２記載の駆動状態検出回路。
4. 前記出力手段は、前記論理合成回路の出力が所定時間、所定の状態であったときに駆動状態検出信号を反転させることを特徴とする請求項１乃至３のいずれか一項記載の駆動状態検出回路。
5. 前記出力手段は、キャパシタと、
   前記キャパシタを充電する充電手段と、
   前記論理回路の出力に応じて前記キャパシタを放電させる放電手段と、
   前記キャパシタの充電電圧に応じて駆動状態検出信号を反転させる出力回路とを有することを特徴とする請求項４記載の駆動状態検出回路。
6. 前記複数の被駆動手段は、冷陰極蛍光管であることを特徴とする請求項１乃至５のいずれか一項記載の駆動状態検出回路。

Images