JP5935135B2 - 低電力消費の弛張型オシレータ - Google Patents
低電力消費の弛張型オシレータ Download PDFInfo
- Publication number
- JP5935135B2 JP5935135B2 JP2012125197A JP2012125197A JP5935135B2 JP 5935135 B2 JP5935135 B2 JP 5935135B2 JP 2012125197 A JP2012125197 A JP 2012125197A JP 2012125197 A JP2012125197 A JP 2012125197A JP 5935135 B2 JP5935135 B2 JP 5935135B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- ramp
- signal
- switching signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Dc-Dc Converters (AREA)
Description
ランプ電圧スイッチング信号に基づいてランプ信号を生成するランプ電圧生成回路と、
電圧源に接続され、少なくとも1つの基準電圧を生成する基準電圧生成回路と、
前記ランプ電圧生成回路および基準電圧生成回路に接続される基準電圧スイッチング回路であって、
前記ランプ電圧を受ける第1入力端子および少なくとも1つの基準電圧を受ける第2入力端子を有する少なくとも1つのコンパレータと、
前記少なくとも1つのコンパレータの出力端子に接続されて、基準電圧スイッチング信号、前記ランプスイッチング信号および前記発振信号を生成するデジタル論理回路と、
前記基準電圧生成回路と前記少なくとも1つのコンパレータの前記第2入力端子との間に接続され、前記基準電圧スイッチング信号に基づいて前記少なくとも1つのコンパレータの第2入力端子に前記少なくとも1つの基準電圧を与える少なくとも1つの基準電圧スイッチであって、前記基準電圧スイッチング信号、前記発振信号および前記ランプ電圧スイッチング信号は、前記ランプ電圧と前記少なくとも1つの基準電圧との間の所定の関係に基づいてトグルする、基準電圧スイッチとを備える、基準電圧スイッチング回路と、
を備える、発振信号を生成するためのシステムを要旨とする。
また、前記デジタル論理回路は、第1のセットおよび第2のセットの、2によって除算する2除算カウンタを備え、前記2除算カウンタの第1のセットおよび第2のセットの各々が、少なくとも2つの直列に接続される2除算カウンタを備え、2除算カウンタの第1のセットおよび第2のセットの出力端子はXORゲートの入力端子に接続され、前記XORゲートが前記ランプ電圧スイッチング信号を生成するものであってもよい。この場合、前記2除算カウンタの前記第1のセットの前記少なくとも2つの直列に接続される2除算カウンタの第1の出力端子で前記基準電圧スイッチング信号および前記発振信号を取得されることもできる。
前記第1ランプ電圧スイッチによって接地に接続される少なくとも1つのキャパシタと、
第2ランプ電圧スイッチによって少なくとも第1キャパシタに接続される第1端子および前記電圧源に接続される第2端子を有する少なくとも1つのレジスタであって、前記第1および前記第2ランプ電圧スイッチが前記ランプ電圧スイッチング信号に基づいてトグルする、レジスタとを備えるのでもよい。
第2の実施形態に係る発明は、発振信号を生成するための弛張型オシレータにおいて、
ランプ電圧スイッチング信号に基づいて第1ランプおよび第2ランプ電圧を生成するランプ電圧生成回路と、
少なくとも第1および第2基準電圧を生成する基準電圧生成回路と、
前記ランプ電圧生成回路および前記基準電圧生成回路に接続される基準電圧スイッチング回路であって、
前記第1ランプ電圧を受ける負入力端子および前記第1基準電圧を受ける正入力端子を有する第1コンパレータと、
前記第2ランプ電圧を受ける負入力端子および前記第2基準電圧を受ける正入力端子を有する第2コンパレータと、
前記第1および第2コンパレータの出力端子に接続され、基準電圧スイッチング信号、前記ランプ電圧スイッチング信号および前記発振信号を生成するデジタル論理回路と、
前記基準電圧スイッチング信号に基づいてそれぞれの第1および第2基準電圧を前記第1および第2コンパレータの前記正端子に与えるための前記第1および前記第2コンパレータと前記基準電圧生成回路との間に接続される第1および第2基準電圧スイッチとを備える、基準電圧スイッチング回路と、
を備える、弛張型オシレータを要旨とする。
前記第1および前記第2コンパレータの前記出力端子に接続されるANDゲートと、
前記ANDゲートの出力端子に接続され、前記発振信号を生成する第1の2除算カウンタと、
前記第1の2除算カウンタに直列に接続され、前記ランプ電圧スイッチング信号を生成する第2の2除算カウンタとを備えることができる。この場合、前記基準電圧スイッチング信号は前記発振信号を補うことによって取得されるものであってもよく、少なくとも1つの前記第1および第2ランプ電圧がそれぞれの第1および前記第2基準電圧と等しくなる時、前記基準電圧スイッチング信号、前記発振信号および前記ランプ電圧スイッチング信号をトグルするものであってもよい。
第1ランプ電圧スイッチによって接地に接続される第1キャパシタと、
第2ランプ電圧スイッチによって接地に接続される第2キャパシタと、
第3ランプ電圧スイッチによって前記第1キャパシタに接続され、第4ランプ電圧スイッチによって前記第2キャパシタに接続される第1端子および電圧源に接続される第2端子を有するレジスタであって、前記第1、前記第2、前記第3および前記第4ランプ電圧スイッチは前記ランプ電圧スイッチング信号に基づいてトグルされる、レジスタと、
を備えることもできる。
それぞれの第1および第2ランプ電圧スイッチによって接地に接続される第1および第2キャパシタと、
前記第3および前記第4ランプ電圧スイッチによってそれぞれの前記第1および前記第2キャパシタに接続される電流源であって、前記第1、前記第2、前記第3および前記第3ランプ電圧スイッチが前記ランプ電圧スイッチング信号に基づいてトグルする、電流源とを備えることもある。
第3の実施形態によると、発振信号を生成するための弛張型オシレータにおいて、
第1ランプ電圧および第2ランプ電圧を生成するランプ電圧生成回路であって、前記ランプ電圧生成回路は、
それぞれの第1および第2ランプ電圧スイッチによって接地に接続される第1および第2キャパシタと、
第3ランプ電圧スイッチによって前記第1キャパシタにおよび第4ランプ電圧スイッチによって前記第2キャパシタに接続される電流源であって、前記第1、前記第2、前記第3および前記第4ランプ電圧スイッチがランプ電圧スイッチング信号に基づいてトグルする、電流源とを備えているランプ電圧生成回路と、
電圧源に接続され、1つまたは複数の基準電圧を生成する基準電圧生成回路であって、レジスタラダーネットワークおよび前記レジスタラダーネットワークの1つまたは複数の電圧タップによって取得される1つまたは複数の基準電圧を備える、基準電圧生成回路と、
前記基準電圧生成回路に接続される基準電圧スイッチング回路であって、前記基準電圧スイッチング回路は、
第1ランプ電圧を受ける負端子および前記1つまたは複数の基準電圧の第1基準電圧を受ける正端子を有する第1コンパレータと、
第2ランプ電圧を受ける負端子および前記1つまたは複数の基準電圧の第2基準電圧を受ける正端子を有する第2コンパレータと、
前記第1および前記第2コンパレータの出力端子に接続され、基準電圧スイッチング信号、前記ランプ電圧スイッチング信号および前記発振信号を生成するデジタル論理回路と、
前記第1コンパレータに前記第1基準電圧を与えるために、前記基準電圧生成回路と前記第1コンパレータの正入力端子との間に接続される第1基準電圧スイッチと、前記第2コンパレータに前記第2基準電圧を与えるために、前記基準電圧生成回路と前記第2コンパレータの前記正端子との間に接続される第2基準電圧スイッチとを備える、基準電圧スイッチング回路とを含んでなる、弛張型オシレータを要旨とする。
前記第1および前記第2コンパレータの出力端子に接続されるANDゲートと、
前記ANDゲートの出力端子に接続され、前記発振信号を生成する第1の2除算カウンタと、
前記第1の2除算カウンタと直列に接続され、前記ランプ電圧スイッチング信号を生成する第2の2除算カウンタとを備えることがある。
Claims (11)
- 発振信号を生成するためのシステムにおいて、
ランプ電圧スイッチング信号に基づいて第1ランプおよび第2ランプ電圧を生成するランプ電圧生成回路と、
電圧源に接続され、少なくとも第1および第2基準電圧を生成する基準電圧生成回路と、
前記ランプ電圧生成回路および基準電圧生成回路に接続される基準電圧スイッチング回路であって、
前記ランプ電圧を受ける第1入力端子および少なくとも1つの基準電圧を受ける第2入力端子を有する少なくとも1つのコンパレータと、
前記少なくとも1つのコンパレータの出力端子に接続されて、基準電圧スイッチング信号、前記ランプ電圧スイッチング信号および前記発振信号を生成するデジタル論理回路と、
前記基準電圧生成回路と前記少なくとも1つのコンパレータの前記第2入力端子との間に接続され、前記基準電圧スイッチング信号に基づいて前記少なくとも1つのコンパレータの第2入力端子に前記少なくとも1つの基準電圧を与える少なくとも1つの基準電圧スイッチであって、前記基準電圧スイッチング信号、前記発振信号および前記ランプ電圧スイッチング信号は、前記ランプ電圧と前記少なくとも1つの基準電圧との間の所定の関係に基づいてトグルする、基準電圧スイッチとを備える、基準電圧スイッチング回路と、を備え、少なくとも1つの前記第1および第2ランプ電圧がそれぞれの第1および前記第2基準電圧と等しくなる時、前記基準電圧スイッチング信号、前記発振信号および前記ランプ電圧スイッチング信号をトグルする、発振信号を生成するためのシステム。 - 前記所定の関係には、前記ランプ電圧が前記少なくとも1つの基準電圧と等しいことが含まれる、請求項1に記載のシステム。
- 前記デジタル論理回路は、第1のセットおよび第2のセットの、2によって除算する2除算カウンタを備え、前記2除算カウンタの第1のセットおよび第2のセットの各々が、少なくとも2つの直列に接続される2除算カウンタを備え、2除算カウンタの第1のセットおよび第2のセットの出力端子はXORゲートの入力端子に接続され、前記XORゲー
トが前記ランプ電圧スイッチング信号を生成する、請求項1に記載のシステム。 - 前記2除算カウンタの前記第1のセットの前記少なくとも2つの直列に接続される2除算カウンタの第1の出力端子で前記基準電圧スイッチング信号および前記発振信号を取得される、請求項3に記載のシステム。
- 前記基準電圧生成回路が、少なくとも1つの基準電圧を生成するバンドギャップ基準回路を備える、請求項1に記載のシステム。
- 発振信号を生成するための弛張型オシレータにおいて、
ランプ電圧スイッチング信号に基づいて第1ランプおよび第2ランプ電圧を生成するランプ電圧生成回路と、
少なくとも第1および第2基準電圧を生成する基準電圧生成回路と、
前記ランプ電圧生成回路および前記基準電圧生成回路に接続される基準電圧スイッチング回路であって、
前記第1ランプ電圧を受ける負入力端子および前記第1基準電圧を受ける正入力端子を有する第1コンパレータと、
前記第2ランプ電圧を受ける負入力端子および前記第2基準電圧を受ける正入力端子を有する第2コンパレータと、
前記第1および第2コンパレータの出力端子に接続され、基準電圧スイッチング信号、前記ランプ電圧スイッチング信号および前記発振信号を生成するデジタル論理回路と、
前記基準電圧スイッチング信号に基づいてそれぞれの第1および第2基準電圧を前記第1および第2コンパレータの前記正端子に与えるための前記第1および前記第2コンパレータと前記基準電圧生成回路との間に接続される第1および第2基準電圧スイッチとを備える、基準電圧スイッチング回路と、
を備え、少なくとも1つの前記第1および第2ランプ電圧がそれぞれの第1および前記第2基準電圧と等しくなる時、前記基準電圧スイッチング信号、前記発振信号および前記ランプ電圧スイッチング信号をトグルする、弛張型オシレータ。 - 前記デジタル論理回路は、
前記第1および前記第2コンパレータの前記出力端子に接続されるANDゲートと、
前記ANDゲートの出力端子に接続され、前記発振信号を生成する第1の2除算カウンタと、
前記第1の2除算カウンタに直列に接続され、前記ランプ電圧スイッチング信号を生成する第2の2除算カウンタと、
を備える、請求項6に記載の弛張型オシレータ。 - 前記基準電圧スイッチング信号は前記発振信号を補うことによって取得される、請求項7に記載の弛張型オシレータ。
- 前記基準電圧生成回路が、電圧源に接続されるレジスタラダーネットワークを備える、請求項6に記載の弛張型オシレータ。
- レジスタラダーネットワークが、少なくとも第1および第2基準電圧を生成する少なくとも第1および第2電圧タップを備える、請求項9に記載の弛張型オシレータ。
- 前記基準電圧生成回路が、少なくとも第1および第2基準電圧を生成するバンドギャップ電圧基準回路を備える、請求項6に記載の弛張型オシレータ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/159,440 US8350631B1 (en) | 2011-06-14 | 2011-06-14 | Relaxation oscillator with low power consumption |
US13/159,440 | 2011-06-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013128264A JP2013128264A (ja) | 2013-06-27 |
JP5935135B2 true JP5935135B2 (ja) | 2016-06-15 |
Family
ID=47335905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012125197A Expired - Fee Related JP5935135B2 (ja) | 2011-06-14 | 2012-05-31 | 低電力消費の弛張型オシレータ |
Country Status (3)
Country | Link |
---|---|
US (1) | US8350631B1 (ja) |
JP (1) | JP5935135B2 (ja) |
CN (1) | CN102832910B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9054690B2 (en) * | 2012-08-29 | 2015-06-09 | Analog Devices Global | Chopped oscillator |
US9252709B2 (en) * | 2012-10-19 | 2016-02-02 | Micron Technology, Inc. | Apparatuses and methods for providing oscillation signals |
US8860514B2 (en) * | 2012-12-21 | 2014-10-14 | Silicon Laboratories Inc. | Time-interleaved digital-to-time converter |
US8803619B1 (en) | 2013-01-30 | 2014-08-12 | Freescale Semiconductor, Inc. | Relaxation oscillator with self-biased comparator |
TWI491149B (zh) * | 2013-05-13 | 2015-07-01 | Upi Semiconductor Corp | 直流轉直流控制器及其多斜坡信號的操作方法 |
US9048821B2 (en) | 2013-06-20 | 2015-06-02 | Silicon Laboratories Inc. | Low power relaxation oscillator |
CN103546123B (zh) * | 2013-11-01 | 2015-12-02 | 东南大学 | 一种高线性度的张弛振荡器 |
CN104935303B (zh) | 2014-03-19 | 2019-01-18 | 恩智浦美国有限公司 | 张驰振荡器 |
CN106357236B (zh) | 2015-07-14 | 2021-07-27 | 恩智浦美国有限公司 | 变频张弛振荡器 |
CN105978535B (zh) * | 2016-05-24 | 2019-02-12 | 浙江大华技术股份有限公司 | 一种低频信号发生电路及隔离式开关电源 |
US10135428B2 (en) | 2016-08-31 | 2018-11-20 | Texas Instruments Incorporated | Methods and apparatus for a low power relaxation oscillator |
US10461724B2 (en) * | 2016-11-22 | 2019-10-29 | Analog Devices Global | Relaxation oscillator with overshoot error integration |
US10734975B1 (en) | 2019-05-08 | 2020-08-04 | Nxp Usa, Inc. | Current-controlled oscillator |
EP3930191A1 (en) * | 2020-06-25 | 2021-12-29 | ams International AG | Oscillator circuit, device and method for generating an oscillator signal |
US11206014B1 (en) * | 2021-04-27 | 2021-12-21 | High Tech Technology Limited | Digital frequency dithering for switched-mode power supplies (SMPS) using triangular, asymmetric cubic, or random cubic spread spectrum oscillators |
KR20230131688A (ko) * | 2022-03-07 | 2023-09-14 | 매그나칩 반도체 유한회사 | 확산 스펙트럼 클럭 생성 장치 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH084748Y2 (ja) * | 1990-10-30 | 1996-02-07 | サンケン電気株式会社 | 基準電圧回路及び発振回路 |
JP3625572B2 (ja) * | 1996-05-21 | 2005-03-02 | 富士通株式会社 | 発振回路及びそれを利用したpll回路 |
US5670915A (en) * | 1996-05-24 | 1997-09-23 | Microchip Technology Incorporated | Accurate RC oscillator having peak - to - peak voltage control |
US6020792A (en) * | 1998-03-19 | 2000-02-01 | Microchip Technology Inc. | Precision relaxation oscillator integrated circuit with temperature compensation |
DE10046325C2 (de) * | 2000-09-19 | 2002-08-29 | Infineon Technologies Ag | Elektrische Schaltung zur Erzeugung eines periodischen Signals |
TW550447B (en) * | 2000-10-30 | 2003-09-01 | Realtek Semiconductor Corp | Signal generator with adjustable oscillation frequency and its method |
US7443254B2 (en) | 2003-06-03 | 2008-10-28 | Infineon Technologies Ag | Relaxation oscillator with propagation delay compensation for improving the linearity and maximum frequency |
JP2005117140A (ja) * | 2003-10-03 | 2005-04-28 | Nec Electronics Corp | 発振回路及びそれを備える半導体集積回路 |
US7109804B2 (en) | 2004-04-27 | 2006-09-19 | Maxim Integrated Products, Inc. | Precision relaxation oscillator without comparator delay errors |
JP2007243922A (ja) * | 2006-02-09 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 発振回路 |
US7733191B2 (en) | 2007-02-28 | 2010-06-08 | Freescale Semiconductor, Inc. | Oscillator devices and methods thereof |
EP2161837B1 (fr) * | 2008-09-05 | 2011-11-09 | EM Microelectronic-Marin SA | Oscillateur de relaxation basse puissance |
WO2010033079A1 (en) * | 2008-09-19 | 2010-03-25 | Agency For Science, Technology And Research | A relaxation oscillator |
-
2011
- 2011-06-14 US US13/159,440 patent/US8350631B1/en not_active Expired - Fee Related
-
2012
- 2012-05-31 JP JP2012125197A patent/JP5935135B2/ja not_active Expired - Fee Related
- 2012-06-13 CN CN201210194848.3A patent/CN102832910B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8350631B1 (en) | 2013-01-08 |
US20120319788A1 (en) | 2012-12-20 |
CN102832910A (zh) | 2012-12-19 |
JP2013128264A (ja) | 2013-06-27 |
CN102832910B (zh) | 2017-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5935135B2 (ja) | 低電力消費の弛張型オシレータ | |
CN101499787B (zh) | 一种具有频率抖动特性的振荡器电路 | |
CN102361396B (zh) | 异形伪随机序列控制抖频振荡器 | |
KR101386174B1 (ko) | 발진기 및 그것의 발진 방법 | |
US6388492B2 (en) | Clock generation circuit | |
US10742200B2 (en) | Oscillator circuit and method for generating a clock signal | |
KR20090051143A (ko) | 자기 교정 디지털 펄스-폭 변조기(dpwm) | |
US10284211B2 (en) | Injection-locked oscillator and semiconductor device including the same | |
CN112234957A (zh) | 一种具有负反馈调节功能的模拟振荡器电路 | |
US11863191B2 (en) | Combining voltage ramps to create linear voltage ramp | |
US20090128198A1 (en) | Digital frequency synthesizer | |
JP6161633B2 (ja) | デューティ・サイクル調整回路および方法 | |
US6867657B2 (en) | Relaxation oscillator | |
KR100724559B1 (ko) | 레벨 쉬프터 | |
CN111033274B (zh) | 低功率低占空比开关电容器分压器 | |
TW201312942A (zh) | 電壓控制器、頻率控制電路、以及使用其之信號產生裝置 | |
CN104956591A (zh) | 锁相回路和用于操作该锁相回路的方法 | |
CN110785931A (zh) | 具有比较器延迟消除的振荡器电路 | |
JP2007507137A (ja) | Rc発振回路 | |
CN106330142B (zh) | 时钟相移电路 | |
US10756710B2 (en) | Integrated ring oscillator clock generator | |
KR20180132359A (ko) | 오실레이터 | |
KR100336756B1 (ko) | 클럭 분주 회로 | |
JP2017118323A (ja) | 発振回路 | |
JP2004252541A (ja) | クロックジッタ発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5935135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |