JP5911581B2 - ロジック図面誤り箇所推定装置及びその方法 - Google Patents
ロジック図面誤り箇所推定装置及びその方法 Download PDFInfo
- Publication number
- JP5911581B2 JP5911581B2 JP2014529399A JP2014529399A JP5911581B2 JP 5911581 B2 JP5911581 B2 JP 5911581B2 JP 2014529399 A JP2014529399 A JP 2014529399A JP 2014529399 A JP2014529399 A JP 2014529399A JP 5911581 B2 JP5911581 B2 JP 5911581B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- logic
- logic drawing
- value
- correct
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000012360 testing method Methods 0.000 claims description 259
- 238000004364 calculation method Methods 0.000 claims description 26
- 238000004220 aggregation Methods 0.000 claims description 6
- 230000002776 aggregation Effects 0.000 claims description 6
- 230000002159 abnormal effect Effects 0.000 description 47
- 238000010586 diagram Methods 0.000 description 37
- 230000001629 suppression Effects 0.000 description 20
- 238000012545 processing Methods 0.000 description 13
- 238000012544 monitoring process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 239000010865 sewage Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
Description
図1は本発明の実施の形態1に係るロジック図面表示装置の構成を示すブロック図である。図1において、本実施の形態1に係るロジック図面表示装置は、ロジック図面における誤り箇所を推定するロジック図面誤り箇所推定装置の機能を備えており、次に説明する構成要素(ロジック図面格納装置101〜表示部109)から構成されている。
図5は、本実施の形態に係るロジック図面表示装置が、ロジック図面上の誤り信号線を推定して、当該ロジック図面上に表示する動作を示すフローチャートである。以下、本実施の形態に係るロジック図面表示装置が、ロジック図面201を正しいと判断する試験テーブル401を用いて誤り箇所の推定などを行う動作について詳細に説明する。
動作例1では、図6に示すロジック図面601に対する、本実施の形態に係るロジック図面表示装置の動作について説明する。このロジック図面601は、図2に示すロジック図面201と比較して、否定演算子204の記載が漏れているという誤りを含んでいる。以下に説明するように、本実施の形態に係るロジック図面表示装置の図5に示す動作により、ユーザは、ロジック図面601の誤り箇所(否定演算子204の記載漏れ)に容易に気づくことが可能となる。
着目信号線の正否結果集計値=着目信号線が誤り信号線と判定された試験数/(いずれかの信号線が誤り信号線と判定された試験数+着目信号線が正しい信号線と判定された試験数)
なお、この式の「いずれかの信号線が誤り信号線と判定された試験数」とは、ステップS4でNGと判定された試験数と同じである。
動作例2では、図20に示すロジック図面2001に対する、本実施の形態に係るロジック図面表示装置の動作について説明する。このロジック図面2001は、図2に示すロジック図面201と比較して、上限モニタ演算子205の設定値が正しくは「100」であるべきところ、「80」に設定されているという誤りを含んでいる。この場合であっても、本実施の形態に係るロジック図面表示装置の図5に示す動作により、ユーザは、ロジック図面2001の誤り箇所(上限モニタ演算子205の設定値の誤り)に容易に気づくことが可能となる。
図28は本発明の実施の形態2に係るロジック図面表示装置の構成を示すブロック図である。なお、本実施の形態に係るロジック図面表示装置において、実施の形態1で説明した構成要素と同一または類似するものについては同じ符号を付し、異なる点を中心に説明する。
図31は、本実施の形態に係るロジック図面表示装置が、一群のロジック図面に含まれる複数のロジック図面上の誤り信号線を推定して、当該複数のロジック図面上に表示する動作を示すフローチャートである。以下、本実施の形態に係るロジック図面表示装置が、ロジック図面2902〜2905を正しいと判断する試験テーブル3001を用いて誤り箇所の推定などを行う動作について詳細に説明する。なお、図31に示すフローチャートでは、実施の形態1で説明したステップS1〜S8と、ステップS21〜S25とが行われる。そこで、以下においては、ステップS21〜S25を中心に説明する。
図面特性値算出部111は、ロジック図面に含まれる演算素子などの内容をもとに、図面特性値(ロジック図面の複雑度)を算出する。実施の形態2では、予め定められた演算素子の種別ごとに複雑度が規定されおり、ロジック図面に含まれる各演算素子の種別に応じた複雑度の総和として図面特性値(ロジック図面の複雑度)を算出した。しかしこれに限ったものではなく、演算素子の種別ごとに複雑度を規定せずに、図面特性値を算出する方法も考えられる。例えば、図面特性値算出部111は、次式に示されるように、ロジック図面に含まれる各演算素子の入力点の総数、出力点の総数、及び、設定パラメータの総数の総和として図面特性値(ロジック図面の複雑度)を算出してもよい。
図面特性値=Ni+No+Np
ここで、Niは、ロジック図面の演算素子の入力点の総数であり、Noは、ロジック図面の演算素子の出力点の総数であり、Npは、ロジック図面の演算素子の設定パラメータの総数である。
Claims (6)
- 演算を行う演算素子と前記演算素子同士を接続する信号線とを含むロジック図面における誤り箇所を推定するロジック図面誤り箇所推定装置であって、
前記ロジック図面を格納するロジック図面格納装置(101)と、
前記ロジック図面の正否を判断するための各試験の入力値及び出力値の対応表である試験テーブルを格納する試験テーブル格納装置(102)と、
前記試験テーブルの前記各試験を前記ロジック図面に対して実施することにより前記各試験について取得された、前記ロジック図面上の各信号線の信号線状態値と、前記試験テーブルとに基づいて、前記各信号線の正否を前記各試験について判定する信号線正否判定部(105)と、
前記信号線正否判定部(105)による前記各信号線の正否の判定結果に基づいて、前記各信号線の正否結果集計値を算出する信号線正否結果集計部(107)と、
前記信号線正否結果集計部(107)が算出した前記各信号線の正否結果集計値に基づいて、前記各信号線の誤りを推定する誤り信号線推定部(108)と、
前記誤り信号線推定部(108)により推定された前記各信号線の誤りに応じた表示形態で前記各信号線を前記ロジック図面上に表示する表示部(109)と、
前記各信号線の前記信号線状態値と、前記試験テーブルの前記出力値と、前記ロジック図面の前記演算素子の種別毎に定められた追跡ルールとに基づいて、前記ロジック図面の出力側から入力側に前記信号線を追跡する信号線追跡部(106)と
を備え、
前記信号線正否判定部(105)は、前記信号線追跡部(106)の追跡結果に基づいて、前記ロジック図面上の前記各信号線の正否を判定する、ロジック図面誤り箇所推定装置。 - 請求項1に記載のロジック図面誤り箇所推定装置であって、
前記信号線正否結果集計部(107)が算出した前記各信号線の正否結果集計値に基づいて、複数の前記ロジック図面について各前記ロジック図面の正否結果集計値を算出する図面正否結果集計部(110)と、
前記図面正否結果集計部(110)が算出した前記各ロジック図面の正否結果集計値に基づいて、前記各ロジック図面の誤りを推定する誤り図面推定部(112)と
をさらに備え、
前記表示部(109)は、前記誤り図面推定部により推定された前記各ロジック図面の誤りに応じた表示形態で前記ロジック図面を表示する、ロジック図面誤り箇所推定装置。 - 請求項2に記載のロジック図面誤り箇所推定装置であって、
前記各ロジック図面の図面特性値を算出する図面特性値算出部(111)をさらに備え、
前記誤り図面推定部(112)は、前記図面正否結果集計部が算出した前記各ロジック図面の正否結果集計値と、前記図面特性値算出部が算出した前記各ロジック図面の図面特性値とに基づいて、前記各ロジック図面の誤りを推定する、ロジック図面誤り箇所推定装置。 - 請求項3に記載のロジック図面誤り箇所推定装置であって、
前記図面特性値算出部(111)が算出する前記各ロジック図面の図面特性値は、前記各ロジック図面での誤りの混入し易さの指標値を含む、ロジック図面誤り箇所推定装置。 - 請求項3に記載のロジック図面誤り箇所推定装置であって、
前記図面特性値算出部(111)は、
前記各ロジック図面に含まれる各前記演算素子の入力点の総数、出力点の総数、及び、設定パラメータの総数の総和として、前記各ロジック図面の図面特性値を算出する、ロジック図面誤り箇所推定装置。 - 演算を行う演算素子と前記演算素子同士を接続する信号線とを含むロジック図面における誤り箇所を推定するロジック図面誤り箇所推定方法であって、
(a)前記ロジック図面の正否を判断するための各試験の入力値及び出力値の対応表である試験テーブルの前記各試験を、前記ロジック図面に対して実施することにより、当該ロジック図面上の各信号線の信号線状態値を前記各試験について取得する工程と、
(b)前記工程(a)で取得した信号線状態値と、前記試験テーブルとに基づいて、前記各信号線の正否を前記各試験について判定する工程と、
(c)前記工程(b)による前記各信号線の正否の判定結果に基づいて、前記各信号線の正否結果集計値を算出する工程と、
(d)前記工程(c)で算出された前記各信号線の正否結果集計値に基づいて、前記各信号線の誤りを推定する工程と、
(e)前記工程(d)で推定された前記各信号線の誤りに応じた表示形態で前記各信号線を前記ロジック図面上に表示する工程と、
(f)前記工程(a)で取得した前記各信号線の前記信号線状態値と、前記試験テーブルの前記出力値と、前記ロジック図面の前記演算素子の種別毎に定められた追跡ルールとに基づいて、前記ロジック図面の出力側から入力側に前記信号線を追跡する工程と
を備え、
前記工程(b)は、前記工程(f)の追跡結果に基づいて、前記ロジック図面上の前記各信号線の正否を判定する、ロジック図面誤り箇所推定方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012175932 | 2012-08-08 | ||
JP2012175932 | 2012-08-08 | ||
PCT/JP2013/069145 WO2014024640A1 (ja) | 2012-08-08 | 2013-07-12 | ロジック図面誤り箇所推定装置及びその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5911581B2 true JP5911581B2 (ja) | 2016-04-27 |
JPWO2014024640A1 JPWO2014024640A1 (ja) | 2016-07-25 |
Family
ID=50067876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014529399A Active JP5911581B2 (ja) | 2012-08-08 | 2013-07-12 | ロジック図面誤り箇所推定装置及びその方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9529042B2 (ja) |
JP (1) | JP5911581B2 (ja) |
CN (1) | CN104520778B (ja) |
WO (1) | WO2014024640A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10359757B2 (en) * | 2015-05-13 | 2019-07-23 | Mitsubishi Electric Corporation | Control logic diagram analysis device and control logic diagram analysis method |
JP6520772B2 (ja) * | 2016-03-14 | 2019-05-29 | オムロン株式会社 | 評価システム、評価プログラムおよび評価方法 |
EP3432095B1 (en) * | 2016-03-18 | 2021-07-21 | Mitsubishi Electric Corporation | Control logic diagram creation support device |
JP6667740B2 (ja) * | 2017-12-18 | 2020-03-18 | 三菱電機株式会社 | 表示制御装置、表示システム、表示装置、表示方法および表示プログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001092504A (ja) * | 1999-09-20 | 2001-04-06 | Mitsubishi Heavy Ind Ltd | 制御ロジックデータ生成装置及び制御ロジック検証装置 |
JP2001337143A (ja) * | 2000-05-30 | 2001-12-07 | Nec Corp | 論理回路における故障箇所推定システム、及び、故障箇所推定方法、並びに、記録媒体 |
JP2002228714A (ja) * | 2001-02-01 | 2002-08-14 | Matsushita Electric Ind Co Ltd | 論理回路のテスト回路およびテスト方法 |
JP2012113538A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | 試験テーブル生成装置及びその方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07271287A (ja) | 1994-03-29 | 1995-10-20 | Toshiba Syst Technol Kk | プラント模擬装置及びその初期状態を設定する方法 |
US6397362B1 (en) * | 1997-09-24 | 2002-05-28 | Nec Corporation | Fault diagnosis method and system for a sequential circuit |
JP3137056B2 (ja) | 1997-11-19 | 2001-02-19 | 日本電気株式会社 | 故障伝搬経路抽出システム及びその方法並びにその制御プログラムを記録した記録媒体 |
JP3515727B2 (ja) * | 2000-01-28 | 2004-04-05 | Necエレクトロニクス株式会社 | 論理回路の故障箇所推定システムおよびその方法並びにプログラムを記録した機械読み取り可能な記録媒体 |
JP3863423B2 (ja) | 2001-12-17 | 2006-12-27 | Necエレクトロニクス株式会社 | 論理回路の故障箇所推定方法、および、論理回路の故障箇所推定プログラム |
JP5395642B2 (ja) | 2009-12-01 | 2014-01-22 | 株式会社日立製作所 | プラント制御装置の試験支援装置および試験支援方法 |
JP5048748B2 (ja) * | 2009-12-18 | 2012-10-17 | 三菱電機株式会社 | 試験テーブル生成装置及び試験テーブル生成方法 |
-
2013
- 2013-07-12 CN CN201380041755.XA patent/CN104520778B/zh active Active
- 2013-07-12 JP JP2014529399A patent/JP5911581B2/ja active Active
- 2013-07-12 US US14/414,991 patent/US9529042B2/en active Active
- 2013-07-12 WO PCT/JP2013/069145 patent/WO2014024640A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001092504A (ja) * | 1999-09-20 | 2001-04-06 | Mitsubishi Heavy Ind Ltd | 制御ロジックデータ生成装置及び制御ロジック検証装置 |
JP2001337143A (ja) * | 2000-05-30 | 2001-12-07 | Nec Corp | 論理回路における故障箇所推定システム、及び、故障箇所推定方法、並びに、記録媒体 |
JP2002228714A (ja) * | 2001-02-01 | 2002-08-14 | Matsushita Electric Ind Co Ltd | 論理回路のテスト回路およびテスト方法 |
JP2012113538A (ja) * | 2010-11-25 | 2012-06-14 | Mitsubishi Electric Corp | 試験テーブル生成装置及びその方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150177322A1 (en) | 2015-06-25 |
CN104520778B (zh) | 2016-10-05 |
WO2014024640A1 (ja) | 2014-02-13 |
JPWO2014024640A1 (ja) | 2016-07-25 |
US9529042B2 (en) | 2016-12-27 |
CN104520778A (zh) | 2015-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102025145B1 (ko) | 플랜트 데이터 예측 장치 및 방법 | |
US10223188B2 (en) | Method and system for detecting symptoms and determining an optimal remedy pattern for a faulty device | |
JP5911581B2 (ja) | ロジック図面誤り箇所推定装置及びその方法 | |
US9098619B2 (en) | Method for automated error detection and verification of software | |
WO2017109903A1 (ja) | 異常原因推定装置及び異常原因推定方法 | |
Bartocci et al. | Localizing faults in Simulink/Stateflow models with STL | |
CN109143094B (zh) | 一种动力电池的异常数据检测方法和装置 | |
US9898379B2 (en) | Method for measuring the effect of microscopic hardware faults in high-complexity applications implemented in a hardware electronic system, and corresponding system and computer program product | |
US8401813B2 (en) | Test table creation system and test table creation method | |
KR101757086B1 (ko) | 테크니컬 시스템의 다중 제어불가 장애의 위치확인 방법 | |
US20220137586A1 (en) | Method, computer program and apparatus for analysing a programmable logic controller program | |
CN105446314A (zh) | 使用安全机制的传感器系统 | |
CN115803642A (zh) | 自动协助电路验证 | |
KR101936240B1 (ko) | 예방 정비 시뮬레이션 시스템 및 방법 | |
KR101837899B1 (ko) | 스캔 체인의 고장을 진단하는 장치 및 방법 | |
CN111679298B (zh) | 导航系统的完好性监测方法、完好性监测装置及电子设备 | |
US10437656B2 (en) | Method for automatically determining causes of the malfunction of a system made up of a plurality of hardware or software components | |
JP7026012B2 (ja) | 機器状態監視システム及び機器状態監視方法 | |
JPH1185828A (ja) | 順序回路機能検証方法および順序回路機能検証システム | |
Wang et al. | Diagnosis of intermittent connection faults for CAN networks with complex topology | |
CN103150254B (zh) | 基于状态依赖概率建模的软件错误定位方法 | |
CN112861461B (zh) | 一种用于电路仿真模型的异常检测方法及装置 | |
Rouissi et al. | Fault tolerant sensor network design with respect to diagnosability properties | |
US9626457B2 (en) | Method for real time computation of the state variables of a hybrid differential-algebraic process model | |
CN116185867A (zh) | 自动驾驶感知回归测试方法、计算机设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5911581 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |