JP5900788B2 - アナログミキサ装置 - Google Patents

アナログミキサ装置 Download PDF

Info

Publication number
JP5900788B2
JP5900788B2 JP2012007560A JP2012007560A JP5900788B2 JP 5900788 B2 JP5900788 B2 JP 5900788B2 JP 2012007560 A JP2012007560 A JP 2012007560A JP 2012007560 A JP2012007560 A JP 2012007560A JP 5900788 B2 JP5900788 B2 JP 5900788B2
Authority
JP
Japan
Prior art keywords
analog
signal
processing circuit
digital
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012007560A
Other languages
English (en)
Other versions
JP2013150082A (ja
Inventor
瑞之 白井
瑞之 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2012007560A priority Critical patent/JP5900788B2/ja
Priority to CN201380005862.7A priority patent/CN104106268B/zh
Priority to PCT/JP2013/050054 priority patent/WO2013108647A1/ja
Priority to EP13738419.4A priority patent/EP2806657B1/en
Publication of JP2013150082A publication Critical patent/JP2013150082A/ja
Priority to US14/334,054 priority patent/US9646586B2/en
Application granted granted Critical
Publication of JP5900788B2 publication Critical patent/JP5900788B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10HELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00Details of electrophonic musical instruments
    • G10H1/0008Associated control or indicating means
    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10HELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00Details of electrophonic musical instruments
    • G10H1/0091Means for obtaining special acoustic effects
    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10HELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
    • G10H1/00Details of electrophonic musical instruments
    • G10H1/46Volume control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R5/00Stereophonic arrangements
    • H04R5/04Circuit arrangements, e.g. for selective connection of amplifier inputs/outputs to loudspeakers, for loudspeaker detection, or for adaptation of settings to personal preferences or hearing impairments
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04SSTEREOPHONIC SYSTEMS 
    • H04S5/00Pseudo-stereo systems, e.g. in which additional channel signals are derived from monophonic signals by means of phase shifting, time delay or reverberation 
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04SSTEREOPHONIC SYSTEMS 
    • H04S7/00Indicating arrangements; Control arrangements, e.g. balance control
    • H04S7/30Control circuits for electronic adaptation of the sound field

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Stereophonic System (AREA)

Description

この発明は、アナログミキサ装置に関し、詳しくは、ミキサの一部のchストリップに係る信号処理はアナログ回路で行い、他の一部のchストリップでは、アナログ回路とデジタル回路の両方を用いた信号処理を行うようにしたアナログミキサ装置に関する。
従来より、デジタルエフェクタを内蔵したアナログミキサが知られている(例えば非特許文献1参照)。該アナログミキサは、複数のアナログ入力チャンネル(ch)を備え、各アナログ入力chは、コンプレッサ回路、イコライザ回路、フェーダ回路、及び送出回路等の複数のアナログ回路ブロックを備えている。各アナログ入力chに入力したアナログ信号は、それぞれ、動的振幅特性がコンプレッサ回路により制御され、周波数特性がイコライザ回路により制御され、静的振幅特性がフェーダ回路及び送出回路により調整され、ステレオバス、MIXバス、及び、エフェクタ用バスに供給される。
ステレオバス、及び、MIXバスは、それぞれ、供給されたアナログ信号を混合し、該混合されたアナログ信号を、対応するアナログ出力chに出力する。
エフェクタ用バスで混合されたアナログ信号は、AD変換器でデジタル信号に変換され、DSP(デジタル信号処理装置)に入力される。DSPは、該デジタル信号に対してシステム効果を付与する処理を施す。システム効果とは、各ch個別の信号にそれぞれ付与する効果(エフェクト)ではなく、エフェクタ用バス上で混合された信号に対して付与する、言わばミキサ全体としての効果を言う。システム効果が付与されたデジタル信号は、DA変換器でアナログ信号に変換され、エフェクタ入力chに入力される。エフェクタ入力chでは、入力されたアナログ信号の静的振幅特性が、アナログのフェーダ回路及び送出回路等により調整され、調整後のアナログ信号がステレオバス及びMIXバスに供給される。
また、アナログミキサには、入力chへの外部エフェクタの挿入が可能なものがある。これは、複数のアナログ回路ブロックのブロック間のつなぎ目の位置に、外部のエフェクタを挿入し、その位置から取り出した信号に外部エフェクタで効果を付与し、再びその位置に戻すものである。
一方、音響信号処理装置として用いる半導体集積回路として、例えば特許文献1に記載されているような1チップ内にCPU、DSP、内部RAM、波形I/O、及び操作子I/Oなどを搭載したものが知られている。
特開2007−258780
「MIXING CONSOLE MG124CX 取扱説明書」、2006年、ヤマハ株式会社
従来のアナログミキサの各アナログ入力chにおける処理のうち、レベル制御(静的振幅特性の制御)に関しては、単にバス数分のレベル制御を行っているだけであり、余り拡張の余地がない。一方、各ch毎のch効果の付与(動的振幅特性や周波数特性の制御)に関しては、いくらでも高度化・複雑化することができる。
しかしながら、各アナログ入力chのch効果回路(コンプレッサ回路やイコライザ回路等)はアナログ回路で構成されているので、信号処理のアルゴリズム的により高度・複雑なch効果の付与を行おうとすると、回路が大規模化して実装面積が増えてしまうという問題があった。ここで、より高度・複雑なch効果は、他のchで行うことのできない動的振幅特性の制御や、周波数特性の制御を行えるようにするものである。例えば、動的振幅特性の制御であれば、並列に周波数帯域別に制御できるようにしたり、複数の異なる制御を続けて行うようにしてもよい。また、周波数特性の制御であれば、制御するバンド数を増やしたり、一部のバンドの周波数やQを制御できるようにしてもよい。アナログミキサにおけるアナログ入力chの回路ブロックは、操作パネルの対応するchストリップに配置された操作つまみと直結されており、実装面積が増えると操作つまみを配置しきれなくなったり、小型化された特殊なパーツが必要になったり、プリント基板上の配線を細くして無理に引き回さなければならないという問題があった。
また、ある入力chに外部エフェクタを挿入した場合、その外部エフェクタによりその入力chのアナログ信号に対して付与されるch効果を制御したければ、その入力chのchストリップではなく、外部エフェクタの操作パネルを操作せねばならず、操作が煩雑であった。
さらに、モノラル入力chのchストリップとステレオ入力chのchストリップとが操作パネル上に並べて配置されているケースでは、ステレオ入力chではモノラル入力chの倍の2ch分のアナログ信号を処理せねばならないため、同じ面積の基板内にモノラル入力chと同じ処理を行うアナログ回路を実装することはできず、ステレオ入力chで付与されるch効果は、モノラル入力chで付与されるch効果より見劣りするものとなっていた。また、その結果として、ステレオ入力chのchストリップは、モノラル入力chのchストリップに比べて、配置されるつまみやボタンの数が少なくなる傾向があった。
一方、DSPを搭載したアナログミキサでは、半導体技術の進歩によりDSPの信号処理能力が向上しており、DSPで従来同様のデジタルエフェクタの処理を行ってもまだ余力があった。その余力をデジタルエフェクタの処理以外にも活かしたいという課題があった。
本発明の目的は、アナログミキサ装置において、上述の実装上の問題を解決しつつ、より高度化・複雑化されたch効果の付与を可能とすること、及び、デジタルエフェクタ用に搭載されたDSPを有効利用できるようにすることにある。
上記目的を達成するため、請求項1に係る発明は、アナログ回路により音響信号のミキシングを行うアナログミキサ装置において、操作パネル上に配置されたチャンネル(ch)ストリップであって、第1の可変抵抗器の抵抗値を制御する第1つまみと、第2の可変抵抗器の抵抗値を制御する第2つまみとが配置された第1のchストリップと、前記操作パネル上に配置された第1のchストリップとほぼ同じ大きさのchストリップであって、第3の可変抵抗器の抵抗値を制御する第3つまみと、第4つまみとが配置された第2のchストリップと、外部から入力する第1のアナログ信号に対し、前記第2の可変抵抗器を含むch効果回路で第1のch効果を付与し、さらに、前記第1の可変抵抗器を含むレベル制御回路でレベルを制御して出力する第1のアナログch処理回路と、外部から入力する第2のアナログ信号をデジタル信号処理回路に送り、該デジタル信号処理回路から処理後の第2のアナログ信号を入力し、該処理後の第2のアナログ信号に対して、前記第3の可変抵抗器を含むレベル制御回路でレベルを制御して出力する第2のアナログch処理回路と、前記第1のアナログch処理回路からの第1のアナログ信号と、前記第2のアナログch処理回路からの第2のアナログ信号とを混合して、アナログ混合信号を出力する混合バスと、前記第4つまみの操作位置を、デジタルの位置データとして検出するつまみ位置検出部とを備え、前記デジタル信号処理回路は、前記第2のアナログch処理回路から送られた前記第2のアナログ信号をアナログデジタル変換し、得られたデジタル信号に対して、前記第4つまみの位置データの値に応じた第2のch効果を付与する処理を施し、さらに、デジタルアナログ変換して前記第2のアナログch処理回路に対して出力するものであることを特徴とする。
請求項2に係る発明は、請求項1に記載のアナログミキサ装置において、前記第1のアナログ信号はモノラル構成であり、前記第1のアナログch処理回路は、該モノラル構成の前記第1のアナログ信号に対して、前記第1のch効果を付与し、前記レベルの制御を行うものであり、前記第2のアナログ信号はステレオ構成であり、前記デジタル信号処理回路は、該ステレオ構成の前記第2のアナログ信号に対して、前記第2のch効果を付与するものであり、前記第2のアナログch処理回路は、前記デジタル信号処理回路で第2のch効果が付与された第2のアナログ信号に対して、前記レベルの制御を行うものであることを特徴とする。
請求項3に係る発明は、アナログ回路により音響信号のミキシングを行うアナログミキサ装置において、操作パネル上に配置されたチャンネル(ch)ストリップであって、第1の可変抵抗器の抵抗値を制御する第1つまみと、第2の可変抵抗器の抵抗値を制御する第2つまみとが配置された第1のchストリップと、前記操作パネル上に配置された第1のchストリップとほぼ同じ大きさのchストリップであって、第3の可変抵抗器の抵抗値を制御する第3つまみと、第4つまみとが配置された第2のchストリップと、外部から入力する第1のアナログ信号に対し、前記第2の可変抵抗器を含むch効果回路で第1のch効果を付与し、さらに、前記第1の可変抵抗器を含むレベル制御回路でレベルを制御して第1の混合バスと第2の混合バスに出力する第1のアナログch処理回路と、外部から入力する第2のアナログ信号をデジタル信号処理回路に送り、該デジタル信号処理回路から処理後の第2のアナログ信号を入力し、該処理後の第2のアナログ信号に対して、前記第3の可変抵抗器を含むレベル制御回路でレベルを制御して第1の混合バスと第2の混合バスに出力する第2のアナログch処理回路と、前記第1のアナログch処理回路からの第1のアナログ信号と、前記第2のアナログch処理回路からの第2のアナログ信号とを混合して、第1のアナログ混合信号を出力する第1の混合バスと、前記第1のアナログch処理回路からの第1のアナログ信号と、前記第2のアナログch処理回路からの第2のアナログ信号と、前記デジタル信号処理回路からの第3のアナログ信号とを混合して、第2のアナログ混合信号を出力する第2の混合バスと、前記第4つまみの操作位置を、デジタルの位置データとして検出するつまみ位置検出部とを備え、前記デジタル信号処理回路は、ch効果付与処理とシステム効果付与処理とを時分割で行うデジタル信号処理回路であり、前記ch効果付与処理は、前記第2のアナログch処理回路から送られた前記第2のアナログ信号をアナログデジタル変換し、得られたデジタル信号に対して、前記第4つまみの位置データの値に応じた第2のch効果を付与する処理を施し、さらに、デジタルアナログ変換して前記第2のアナログch処理回路に対して出力する処理であり、前記システム効果付与処理は、前記第1の混合バスから入力する第1のアナログ混合信号をアナログデジタル変換し、得られたデジタル信号に対して、システム効果を付与する処理を施し、さらに、デジタルアナログ変換して前記第2の混合バスに対して前記第3のアナログ信号として出力する処理であることを特徴とする。
請求項4に係る発明は、請求項1から3の何れか1つに記載のアナログミキサ装置において、前記デジタル信号処理回路で付与する前記第2のch効果は、前記第1のch効果より信号処理のアルゴリズム的に複雑な効果であることを特徴とする。
本発明によれば、入力した第2のアナログ信号に対する第2のch効果の付与をデジタル処理で行い、その調整を行う第4つまみをchストリップ上に配置している。この場合、デジタル値を入力する第4つまみさえ第2のアナログch処理回路と同じプリント基板に近接して配置されていればよく、デジタル信号処理回路については、同じプリント基板上の離れた場所、ないし、別のプリント基板上に配置してよい。従って、プリント基板上への実装に関する問題が解消された上で、第2のアナログ信号に対する第2のch効果の調整を、アナログ回路でのch効果の調整に使用するchストリップとほとんど同じ大きさのchストリップ上の第4つまみで行うことができる。
第2のアナログ信号をステレオ構成とすることで、モノラル構成の第1のアナログ信号へ付与する第1の効果に比べて見劣りしない第2のch効果を付与することができる。
さらに、第2のch効果を付与するデジタル信号処理回路は、従来のアナログミキサに搭載されていたシステム効果付与のためのDSPの余力を利用して実現できるので、少しの回路(ch効果用のAD変換器とDA変換器)を加えるだけで実現することができる。また、第2のch効果は、アナログ処理の第1のch効果よりも高度化・複雑化されたものとすることができる。
この発明を適用した一実施形態であるミキシングシステムの全体構成図 アナログ回路ブロック及びデジタル回路ブロックの全体図 プリント基板上における入力chの各回路ブロックの実装面積の概要と、つまみ&スイッチとの対応図 デジタル回路ブロックの詳細な構成図 ch効果処理の詳細を示すブロック図 デジタル回路ブロックのメイン処理の流れを示すフローチャート
以下、図面を用いて本発明の実施の形態を説明する。
図1は、この発明を適用した一実施形態であるアナログミキサ装置の操作パネル100の外観を示す。
101−1〜101−nは、複数(n個)のモノラル入力chにそれぞれ対応するchストリップを示す。不図示だが、操作パネル上あるいは装置の背面などには、これらのchストリップ101−1〜101−nにそれぞれ対応する入力端子が設けられている。それらの入力端子には、それぞれ、マイク、媒体プレーヤ、楽器などの各種音源を接続することができる。それらの入力端子を介して入力したアナログ音響信号に対しては、それぞれ、入力端子に対応するchストリップ101−1〜101−nの各操作子の位置に応じた各種の調整を施すことができる。
1つのモノラル入力chに対応するchストリップ101−1の操作子111〜123について説明する。なお、以下ではこのchストリップ101−1を「Mono入力chストリップ101−1」と呼ぶものとする。110は、Mono入力chストリップ101−1の操作子111〜123のそれぞれの機能を簡単に示す記載である。これらの記載は、実際には、操作パネル上の対応する操作子の近傍に記載されているものであるが、図面上のスペースが足りないので、ここでは左側に出して図示した(後述する130と150の記載も同じである)。
Phantom_SW111は、対応する入力端子に接続されたマイクへ供給されるファンタム電源をオン/オフするスイッチである。pad_SW112は、レベルの大きな信号が入力したときにそのレベルを所定量減衰させるpad機能をオン/オフするスイッチである。113〜121は、全て可変抵抗器のつまみである。GAIN113はヘッドアンプのゲイン調整を、COMP114は音響信号のダイナミックレンジを圧縮するコンプレッサかかり具合の調整を、それぞれ行うつまみである。115〜118は、3バンドイコライザ(EQ)の調整用つまみである。この3バンドEQは、中域の周波数範囲が可変で、高域と低域の周波数範囲は固定のものである。HIGH115は高域のレベル調整用、MID_f116は中域の周波数範囲の調整用、MID117は中域のレベル調整用、LOW118は低域のレベル調整用のつまみである。AUX119は当該chからAUXバスに送られる信号の送出レベル調整用、EF120は当該chからエフェクトバス(FXバス)に送られる信号の送出レベル調整用である。PAN121は、当該chの信号をステレオのLR間のどこに定位させるかを調整するPAN調整用つまみである。ON_SW122は、当該chの信号の有効/無効(オン/オフ)を切り替えるスイッチである。Fader123は、当該chの信号の出力レベル調整用のフェーダである。上記ではMono入力chストリップ101−1の操作子を説明したが、101−nまでの他のchストリップも同じ構成である。
103は、ステレオ入力chに対応するchストリップを示す。不図示だが、操作パネル上あるいは装置の背面などには、このchストリップ103に対応するステレオLRの信号入力用の端子が設けられている。該ステレオ入力端子を介して入力したL側とR側のステレオアナログ音響信号に対して、chストリップ103の各操作子の位置に応じた各種の調整を施すことができる。
ステレオ入力chに対応するchストリップ103の操作子131〜143について説明する。なお、以下ではこのchストリップ103を「ST入力chストリップ103」と呼ぶものとする。130は、ST入力chストリップ103の操作子131〜143のそれぞれの機能を簡単に示す記載である。
Phantom_SW131、GAIN133、HIGH135、MID137、LOW138、AUX139、EF140、ON_SW142、及び、Fader143は、Mono入力chストリップ101−1で説明した、対応する各操作子と同様の機能を果たす操作子である。ただし、Mono入力chストリップ101−1の操作子はモノラルのアナログ信号を制御するためのものであるが、ST入力chストリップ103の操作子はステレオのL側のアナログ信号とR側のアナログ信号の両方を制御するためのものである。BAL141は、当該ステレオ入力chのL側とR側の音量バランスの調整用つまみである。ST入力chは、コンプレッサを備えていないので、COMP114に対応する操作子は無い。ST入力chのEQは、3バンドEQであるが、中域の周波数範囲も固定であるので、MID_f116に対応する操作子は無い。
105は、特別入力chに対応するchストリップを示す。不図示だが、操作パネル上あるいは装置の背面などには、このchストリップ105に対応する特別入力chの信号(ステレオLRの信号とする)入力用の端子が設けられている。該特別入力ch用の入力端子を介して入力したL側とR側のステレオアナログ音響信号に対して、chストリップ105の操作子により各種の調整を施すことができる。
特別入力chに対応するchストリップ105の操作子153〜166について説明する。なお、以下ではこのchストリップ105を「特別入力chストリップ105」と呼ぶものとする。150は、特別入力chストリップ105の操作子153〜166のそれぞれの機能を簡単に示す記載である。
GAIN153は、ST入力ch103のGAIN133と同様の、ヘッドアンプのゲイン調整用のつまみである。特別入力chでは、ゲイン調整後のアナログ信号をAD変換してデジタル信号とし、デジタル処理で効果付与(後述するch効果処理)を施す。スイッチ164〜166及びつまみ155〜158は、そのようなデジタル処理での効果付与の制御に利用する操作子である。ducker_SW164はダッカー(ducker)のオン/オフ、leveler_SW165はレベラー(leveler)のオン/オフを、それぞれ行うスイッチである。StereoImage_SW166は3−ポジションのスイッチであり、ステレオイメージ(Stereo Image)の選択を行う。つまみ155〜158は、デジタル処理で実現する3バンドEQの調整用のつまみであり、内部的な処理がアナログかデジタルかの違いはあるが、操作子の機能としてはMono入力ch101−1のつまみ115〜118と同様である。これらのデジタル処理でのch効果処理については後に詳しく説明する。
上述のデジタル処理でのch効果付与後のデジタル信号は、DA変換されて再びアナログ信号に戻される。AUX159、EF160、BAL161、ON_SW162、及び、Fader163は、該アナログ信号の調整用の操作子であり、ST入力chストリップ103の操作子139〜143と同様の機能を果たす操作子である。
107は、エフェクト(EF)入力chに対応するchストリップを示す。上述したMono入力ch、ST入力ch、及び特別入力chからエフェクトバス(FXバス)に出力されたアナログ信号は、該FXバス上で混合される。該FXバス上で混合された信号は、後述するデジタル回路ブロック270において、AD変換されてデジタルの音響信号となり、デジタル処理によりシステム効果が付与される(後述するシステム効果処理)。システム効果が付与された信号(ステレオLRの信号)は、DA変換されて再びアナログ信号に戻され、内部的にEF入力chに入力する。該EF入力chに入力したL側とR側のステレオアナログ音響信号は、chストリップ107の操作子により制御される。なお、以下ではこのchストリップ107を「EF入力chストリップ107」と呼ぶものとする。AUX171は、当該EF入力chからAUXバスに送られる信号の送出レベル調整用のつまみである。ON_SW172は、当該EF入力chの信号の有効/無効(オン/オフ)を切り替えるスイッチである。Fader173は、当該EF入力chの信号の出力レベル調整用のフェーダである。
108は、ステレオ(ST)出力chに対応するchストリップを示す。上述したSTバス上で混合されたステレオLRのアナログ信号が、該ST出力chに入力する。入力したL側とR側のステレオアナログ音響信号は、chストリップ108の操作子により制御される。なお、以下ではこのchストリップ108を「ST出力chストリップ108」と呼ぶものとする。ON_SW181は、当該ST出力chの信号の有効/無効(オン/オフ)を切り替えるスイッチである。Fader182は、当該ST出力chの信号の出力レベル調整用のフェーダである。ST出力chの出力信号は、ステレオ出力端子に出力される。該出力端子に出力された信号は、例えばパワーアンプ経由でスピーカから放音される。
他の操作子183〜187について説明する。183は、上述のAUXバスからの出力信号のレベル調整用のつまみである。レベル調整された信号は、AUX用の出力端子経由で外部に出力される。184は、外部エフェクタからのリターン信号を入力してSTバスやAUXバスに送出する経路が設けられている場合に、該経路の信号のレベル調整を行うための操作子である。そのようなリターン信号を入力する経路が設けられない場合もあるので、つまみ184は点線で図示した。185〜187は上述のシステム効果を付与するためのデジタル処理の制御用の操作子及び表示器である。つまみ186は付与するシステム効果の種類(例えば、リバーブ、エコー、コーラスなど)を選択するためのつまみ、つまみ187は上記選択された種類のシステム効果を制御するパラメータの値を調整するためのつまみである。表示器185は、上記操作子186,187で選択されたシステム効果の種類と調整されるパラメータの名称と現在値を表示するための表示器である。
図2は、本ミキサ装置において行われる音響信号のミキシング処理のブロック図である。このミキシング処理は、アナログの回路ブロック201と、デジタルの回路ブロック270とで構成される。アナログ回路ブロック201内の各ブロックは、アナログ基板上にアナログ電子回路として実装され、デジタル回路ブロック270内の各ブロックは、デジタル基板上の電子回路ないしその電子回路内で行われるデジタル信号処理として実装される。
210はMono入力chのブロック構成を示す。ここでは1ch分の構成のみ図示したが、同様の構成のMono入力chが複数設けられている。なお、ファンタム電源をマイクに供給する回路については省略した(後述する230と250−1でも同様に省略)。Mono入力chには、所定の入力端子を介して外部からモノラルのアナログ音響信号が入力する。211は、必要に応じて音響信号を所定量減衰させるpad機能を実現するブロックであり、上記pad_SW112によりオン/オフされる。レベルが大きすぎる信号を入力する際には、ユーザがpad_SW112をオンして、信号を所定量減衰させ適切なレベルとすることができる。212は、音響信号を増幅するヘッドアンプである。上記GAIN113により、該ヘッドアンプでの増幅率(ゲイン)が制御される。213は、音響信号のダイナミックレンジを圧縮するコンプレッサ(COMP)である。上記COMP114により、コンプレッサのかかり具合(閾値とレベル)が制御される。214は、3バンドのイコライザ(EQ)である。上記HIGH115により音響信号の高域のレベルが、上記MID_f116により中域とされる周波数が、上記MID117により中域のレベルが、上記LOW118により低域のレベルが、それぞれ制御される。215は、必要に応じて当該入力chからの音響信号の供給を停止するオン/オフスイッチである。上記ON_SW122がオンの場合は、スイッチ215を音響信号が通過し、オフの場合は通過しない。216は、レベル調整用フェーダである。上記Fader123により、フェーダ216を通過する音響信号のレベルが制御される。218は、音響信号のステレオ定位を調整するPAN調整部である。上記PAN121により、モノラルの音響信号のステレオバス(STバス)のL側バスへの供給レベルと、同信号の同R側バスへの供給レベルの間のバランスが制御される。PAN調整部218の出力は、STバスのL側バス及びR側バスに入力する。
また、オン/オフスイッチ215とフェーダ216との間から取り出された音響信号は、レベル調整部219を介して予備バス(AUXバス)に出力される。上記AUX119により、レベル調整部219を通過する音響信号のレベルが制御される。フェーダ216の後段から取り出された音響信号は、レベル調整部220を介して効果バス(FXバス)に出力される。上記EF120により、レベル調整部220を通過する音響信号のレベルが制御される。
230はST入力chのブロック構成を示す。231は、ST入力ch用の入力端子を介して外部から入力したステレオLRのアナログ音響信号を増幅する増幅部である。上記GAIN133により、該増幅部231での増幅率(ゲイン)が制御される。232は、3バンドのイコライザ(EQ)である。上記HIGH135により音響信号の高域のレベルが、上記MID137により中域のレベルが、上記LOW138により低域のレベルが、それぞれ制御される。233は当該ST入力chの音響信号のオン/オフスイッチであって、上記ON_SW142がオンの場合はステレオLRのアナログ音響信号が通過し、オフの場合はここで阻止される。234はレベル調整用フェーダであり、当該フェーダ234を通過するステレオの音響信号のレベルが上記Fader143により制御される。235は、音響信号のステレオ定位を調整するバランス調整部である。上記BAL141により、当該バランス調整部235からSTバスのL側バスへ供給するステレオLの音響信号と、同R側バスへ供給するステレオRの音響信号の間のレベルバランスが調整される。
また、オン/オフスイッチ233とフェーダ234との間から取り出されたステレオLRの音響信号は、混合部236により混合されてモノラルの音響信号となり、レベル調整部237を介してAUXバスへ出力される。上記AUX139により、レベル調整部237を通過する音響信号のレベルが制御される。フェーダ234の後段から取り出されたステレオLRの音響信号は、混合部238により混合されてモノラルの音響信号となり、レベル調整部239を介してFXバスへ出力される。上記EF140により、レベル調整部239を通過する音響信号のレベルが制御される。
250−1と250−2は特別入力chのブロック構成を示す。251は、特別入力ch用の入力端子を介して外部から入力したステレオLRのアナログ音響信号を増幅する増幅部である。上記GAIN153により、該増幅部251での増幅率(ゲイン)が制御される。該増幅部251から出力されるアナログ音響信号は、デジタル回路ブロック270において、ステレオLRのデジタル音響信号に変換され、デジタル処理によりch効果が付与される(ch効果処理)。ch効果が付与されたデジタル音響信号は、ステレオLRのアナログ音響信号に変換された後、該デジタル回路ブロック270から特別入力chの回路ブロック250−2に戻される。252は当該特別入力chの音響信号のオン/オフスイッチであって、上記ON_SW162がオンの場合はステレオLRのアナログ音響信号が通過し、オフの場合はここで阻止される。253はレベル調整用フェーダであり、当該フェーダ253を通過するステレオの音響信号のレベルが上記Fader163により制御される。254は、音響信号のステレオ定位を調整するバランス調整部である。上記BAL161により、当該バランス調整部254からSTバスのL側バスへ供給するステレオLの音響信号と、同R側バスへ供給するステレオRの音響信号の間のレベルバランスが調整される。
また、オン/オフスイッチ252とフェーダ253との間から取り出されたステレオLRの音響信号は、混合部255により混合されてモノラルの音響信号となり、レベル調整部256を介してAUXバスへ出力される。上記AUX159により、レベル調整部256を通過する音響信号のレベルが制御される。フェーダ253の後段から取り出されたステレオLRの音響信号は、混合部257により混合されてモノラルの音響信号となり、レベル調整部258を介してFXバスへ出力される。上記EF160により、レベル調整部258を通過する音響信号のレベルが制御される。
260はEF入力chのブロック構成を示す。EF入力chには、デジタル回路ブロック270からシステム効果付与後のステレオLRのアナログ音響信号が入力する。261は当該入力chの音響信号のオン/オフスイッチであって、上記ON_SW172がオンの場合は該音響信号が通過し、オフの場合はここで阻止される。262はレベル調整用フェーダであり、当該フェーダを通過するステレオLRの音響信号のレベルが上記Fader173により制御される。該フェーダ262でレベル制御されたステレオLRの音響信号は、STバスのL側バス及びR側バスへそれぞれ出力される。また、オン/オフスイッチ261とフェーダ262との間から取り出されたステレオLRの音響信号は、混合部264により混合されてモノラルの音響信号となり、上記AUX171の操作位置に応じてレベル調整部265でレベル調整され、AUXバスに出力される。
デジタル回路ブロック270について説明する。ADC(アナログ・デジタル変換器)271は、特別入力chのアナログ回路ブロックの増幅部251から出力されるステレオLRのアナログ音響信号を、ステレオLRのデジタル音響信号に変換する。ch効果処理272は、ADC271から出力されるデジタル信号に対して各種のch効果を付与するデジタル信号処理を示す。ch効果処理274の信号処理は、上述の操作子164〜166,155〜158の各操作位置に応じてその動作が制御されるが、詳しくは図5で後述する。ch効果処理272でch効果が付与されたステレオLRの音響信号は、DAC(デジタル・アナログ変換器)275でステレオLRのアナログ音響信号に変換され、特別入力chのアナログ回路ブロックのオン/オフスイッチ252に出力される。ADC273は、FXバスからのモノラルのアナログ音響信号をデジタル音響信号に変換する。ADC273から出力されるモノラルのデジタル音響信号に対して、デジタル処理であるシステム効果処理274によりシステム効果が付与され、ステレオLRのデジタル音響信号が出力される。このシステム効果処理274は、つまみ186で選択された種類に応じた処理アルゴリズム(マイクロプログラム)と、つまみ186で選択された種類とつまみ187で設定されたパラメータとに対応した複数の係数とに基づいて実行される。システム効果処理274から出力されたステレオLRのデジタル音響信号は、DAC275でアナログ音響信号に変換され、アナログ回路ブロックのEF入力chのオン/オフスイッチ261に出力される。
280はST出力chのブロック構成を示す。ST出力chには、STバスからステレオLRのアナログ音響信号が入力する。281は、ST出力chの音響信号のオン/オフスイッチであり、上記ON_SW181がオンの場合は該音響信号が通過し、オフの場合はここで阻止される。282はレベル調整用フェーダであり、オン/オフスイッチ281を通過したステレオLRの音響信号は、ここで上記Fader182の位置に応じたレベルに制御され、ステレオ出力端子を介して外部へ出力される。
290はAUX出力chのブロック構成を示す。AUX出力chには、AUXバスからモノラルのアナログ音響信号が入力する。291は、レベル調整用フェーダであり、入力したモノラルのアナログ音響信号は、ここで上記つまみ183の位置に応じたレベルに制御され、AUX出力端子を介して外部へ出力される。
図3は、操作パネルの裏側に配置された1枚のプリント基板(アナログ基板)上における3種類の入力chの各ブロックに対応する電子回路の実装面積の概要と、操作パネル上のつまみ及びスイッチとの対応関係を示す。このプリント基板には、図2のアナログ回路ブロックを実装したものであって、図1で説明したMono入力chストリップ101−1〜101−nの下には、対応するn個のMono入力chのアナログ回路が、ST入力chストリップ103の下には、対応するST入力chのアナログ回路が、また、特別入力chストリップ105の下には、対応する特別入力chのアナログ回路がそれぞれ配置されている。図3(a)はMono入力chストリップ101−1、図3(b)は、ST入力chストリップ103、図3(c)は特別入力chストリップ107に、それぞれ、対応するプリント基板上の各回路ブロックの実装面積の概要を示す。各回路ブロックの右側には、当該回路ブロックに搭載される操作子(付番は図1と同じ)を示す。これらのアナログの各回路ブロックは、オペアンプ等のアナログ集積回路、トランジスタ、コンデンサ、コイル、ダイオード等のアナログ部品によって、プリント基板上に構成される。なお、図3ではファンタム電源回路については省略した。
図3(a)のMono入力chにおいて、301は図2のPad回路211とヘッドアンプ212の実装範囲であり、ここには図1で説明したスイッチ112とつまみ113の可変抵抗器とを含むPad回路及びヘッドアンプ回路が配置されている。302は図2のComp部213の実装範囲であり、ここにはつまみ114の可変抵抗器を含むコンプレッサ回路が配置されている。303は図2のEQ部214の実装範囲であり、ここにはつまみ115〜118の可変抵抗器を含むイコライザ回路が配置されている。304は図2のON_SW215からレベル調整部220の実装範囲であり、ここにはつまみ119〜121の可変抵抗器とスイッチ122(つまみを含む本体)とフェーダ123(同本体)とを含む各種バスへのセンド回路が配置されている。
図3(b)のST入力chにおいて、311は図2の増幅部231の実装範囲であり、ここには図1で説明したつまみ133の可変抵抗器を含む増幅回路が配置されている。312は図2のEQ部232の実装範囲であり、ここにはつまみ135〜138の可変抵抗器を含むイコライザ回路が配置されている。313は図2のON_SW233からレベル調整部239の実装範囲であり、ここにはつまみ139〜141の可変抵抗器とスイッチ142(つまみを含む本体)とフェーダ143(同本体)とを含む各種バスへのセンド回路が配置されている。
ST入力chのEQ部の実装範囲312は、Mono入力chのEQ部の実装範囲303より大きな面積をとっている。これは、ステレオのLRの信号を処理するために、回路素子が、モノラル信号を処理する回路に比べてほぼ2倍必要になるためである。一方、操作パネル上で、ST入力chストリップの面積をMono入力chストリップの面積よりも大きく取ると、デザイン的に良くないし操作上もユーザにとって使いにくくなる場合があるので、同程度の面積としたい。操作パネル上でchストリップを同程度の面積とすると、操作パネルの裏側に配置されるプリント基板上でもそれぞれに対応する回路の実装範囲を同程度の面積とせざるを得ない。従って、ST入力chの回路の範囲には、高密度で回路素子を実装しなければならず、Mono入力chよりも機能を削って回路素子を減らすことも行われる。本実施形態のミキサでは、Mono入力chはコンプレッサを備えイコライザは中域が周波数範囲可変のものとしているのに対し、ST入力chはコンプレッサを備えておらずイコライザの中域は基準周波数固定のものとしているのは、上記理由による。
図3(c)の特別入力chにおいて、321は図2の増幅部251の実装範囲であり、ここには図1で説明したつまみ153の可変抵抗器を含む増幅回路が配置されている。325は図2のON_SW252からレベル調整部258の実装範囲であり、ここにはつまみ159〜161の可変抵抗器とスイッチ162(つまみを含む本体)とフェーダ163(同本体)とを含む各種バスへのセンド回路が配置されている。実装範囲322と324には、それぞれケーブルが接続されるコネクタが配置される。図2のデジタル回路ブロック270は、上記アナログ基板とは別の1枚のプリント基板(デジタル基板)に実装されており、実装範囲322のコネクタには、そのデジタル基板上のADC271の回路へ、実装範囲321からのステレオLRのアナログ音響信号と、後述する第n入力chの実装範囲304からのk信号と、アナログ基板上のFXバスの実装範囲(図示せず)からのモノラルのアナログ音響信号とを送るケーブル(複数の接続線を含む)が接続される。また、実装範囲324のコネクタには、そのデジタル基板上のDAC275の回路からの2組のステレオLRのアナログ音響信号(アナログ基板上の実装範囲325向け、及び、EF入力ch260の実装範囲向け)を受けるケーブルが接続される。なお、これら単方向の2ケーブル及び2コネクタを一体にして、双方向の1ケーブル及び1コネクタとして実装しても良い。
323は、スイッチ164〜166のスイッチと、つまみ155〜158の可変抵抗器と、それらスイッチ及び可変抵抗器のスキャン用パターン(配線)と、ケーブルが接続されるコネクタとが配置される。このスキャン用パターンは、図示しない別の実装範囲に配置されたシステム効果用つまみ186、187の可変抵抗器にも接続されている。そして、このコネクタには、スキャン用パターン(配線)を、後述するデジタル回路ブロックに搭載される信号処理用LSI(大規模集積回路)に備えられた操作子I/Oに接続するためのケーブルが接続される。スイッチ164〜166のスイッチとつまみ155〜158、186、187の可変抵抗器は、該LSIからスキャン用パターンに供給されるスキャン信号により順次スキャンされ、その結果、各状態を示す状態信号が該LSIに取り込まれる。このように、操作パネルの裏側には、スイッチ、可変抵抗器、スキャン用パターン、及びコネクタが配置されているだけであり、(Mono入力chのCOMPやEQのように)効果付与のためのアナログ信号処理を行う回路素子は実装されていない。その一方で、特別入力chでのch効果処理は、従来のデジタルエフェクタとして利用していたDSPの余力を用いてデジタル処理で行うことができるので、高度で複雑なch効果の付与も可能である。
図4は、デジタル回路ブロックを実装したデジタル基板の詳細な構成を示す。本実施形態では、操作パネルの裏面に配置できるプリント基板の面積不足により、このデジタル回路ブロック400を、アナログ回路ブロックのプリント基板とは別のプリント基板上に配置したが、折り曲げが可能なフレキシブル基板を使用する等によって、デジタル回路ブロック400内の一部あるいは全部をアナログ回路ブロックのプリント基板上に配置してもよい。なお、デジタル回路ブロック400内では時分割で処理が実行され、各chやバスとの間の信号の入出力は、それぞれ時分割処理の所定のタイミングで実行される。
ADC402は、図2のADC271、273の機能を実現するアナログ・デジタル変換IC(ADC集積回路)を含むアナログ・デジタル変換部である。コネクタ401に接続されたケーブルを介して、アナログ基板の実装範囲321からのステレオLRのアナログ音響信号と、FXバスの実装範囲からのモノラルのアナログ音響信号とがADC402に供給され、それぞれデジタル音響信号に変換される。DAC406は、図2のDAC275の機能を実現するデジタル・アナログ変換IC(DAC集積回路)を含むデジタル・アナログ変換部である。コネクタ407に接続されたケーブルを介して、DAC406から出力される2組のステレオLRのアナログ音響信号が、アナログ基板の実装範囲325と、EF入力ch260の実装範囲とに供給される。なお、これら単方向の2ケーブル及び2コネクタを一体にして、双方向の1ケーブル及び1コネクタとしても良い。
403は、1チップの半導体素子である信号処理用LSIを示す。このLSI403の内部には、CPU431、DSP432、操作子I/O433、タイマ434、メモリI/O435、波形I/O436,437を備える。438はこれら各部の必要な部分を相互に接続するバスラインである。CPU431は、本信号処理用LSIの全体の動作を制御する処理装置である。DSP432は、波形I/O436を介してADC402から入力したデジタル音響信号に各種の信号処理(図2のch効果処理272とシステム効果処理274)を施し、波形I/O437を介して処理後の信号をDAC406に出力する。DSP432の信号処理(ch効果処理272、システム効果処理274)の内容は、CPU431がDSP432に設定するマイクロプログラムと係数に応じて規定される。CPU431は、操作子I/O433を用いて、操作子164〜166、155〜158のスイッチ乃至可変抵抗器を順次スキャンするスキャン信号を供給し、その結果、操作子164〜166、155〜158のスイッチ及び可変抵抗器から操作子I/O433に対し、スキャンされた操作子の状態を示す状態信号が出力される。各操作子の状態信号は、操作子I/O433において、その操作子の状態を示す操作子データに変換され、CPU431に供給される。ここで、スイッチ164〜166の操作子データは、オンオフ状態や位置を示すデータであり、つまみ155〜158の操作子データは、つまみの位置を示すデータである。CPU431は、操作子164〜166、155〜158の操作子データに応じて、DSP432に対し、ch効果処理272とシステム効果処理274のための複数のマイクロプログラム及び複数の係数を設定する。これにより、該操作子データに応じた信号処理が実現される。タイマ434は、DSP432による信号処理のタイミングや、操作子I/O433による操作子の状態の検出タイミングを計測するための計時手段である。メモリI/O435は、ROM(不揮発性メモリ)405等の外部メモリを接続するためのインターフェースである。ROM405には、CPU431が実行するプログラムや、DSP432に設定するマイクロプログラムや係数など種々のデータが格納されている。このLSI403には、図示しないRAM(ランダムアクセスメモリ)も内蔵されているので、メモリI/O435に外部RAMを接続しなくても、CPU431は内蔵RAMをワーク領域として使用しつつ上記プログラムを実行可能であり、また、DSP432は内蔵RAMを遅延メモリとして使用しつつリバーブ等の信号処理を実行可能である。さらに、メモリI/O435にオプションとして外部RAMを接続すれば、その外部メモリをCPU431のワーク領域やDSP432の遅延メモリとして利用することもできる。
なお、信号処理用LSI403は、特開2007−258780に開示されている集積回路10と基本的に同じものであるので、詳細に関しては、その公開公報を参照されたい。
図5は、上記デジタル回路ブロックで実行されるch効果処理(図2の272)の一例を示すブロック図である。コネクタ401を介して実装領域321から入力されたステレオLRのアナログ音響信号は、ADC402によりステレオLRのデジタル音響信号に変換された後、初段のStereoImage501に入力する。該入力した音響信号は、501〜504の4ブロックで順次信号処理された後、DAC406でステレオLRのアナログ音響信号に変換され、コネクタ407を介して実装領域325に出力される。なお、ここでの信号処理のブロック数は4であるが、ブロックの数は、これより多くても少なくてもよい。また、各ブロックで行われる処理内容についても、ここで示したものと異なっていてよい。
StereoImage501は、入力するステレオLRのデジタル音響信号に対し、3ポジションSW166の位置に応じて、ステレオ音像の幅の制御を施す処理である。3ポジションSW166が位置1(STEREO)にセットされている場合は、入力したL側音響信号をそのまま出力のL側に、入力したR側音響信号をそのまま出力のR側に、それぞれ出力する。3ポジションSW166が位置2(BLEND)にセットされている場合は、入力したL側音響信号とR側音響信号をブレンドした音響信号を出力する。すなわち、L側出力には入力したL側音響信号を多めにブレンドした音響信号を出力し、R側出力には入力したR側音響信号を多めにブレンドした音響信号を出力する。3ポジションSW166が位置3(MONO)にセットされている場合は、入力したL側音響信号とR側音響信号を同じ比率で混合してモノラル化した音響信号を、L側とR側に出力する。
Leveler502は、入力するステレオLRのデジタル音響信号のレベルが所定の閾値を超えたとき、該入力信号の音量を、前記閾値を超えていない場合に比較して一定量減衰させる処理である。これは、入力信号のレベルが、各入力信号毎にばらつくのを防ぐための処理である。レベラーのオン/オフを行うleveler_SW165がオンのとき、当該デジタル処理が実行され、オフのときには、入力信号がそのまま出力される。実行される処理は、入力信号からのレベルの検出、検出されたレベルと所定の閾値との比較、その比較結果に応じた、減衰量の立ち上げ及び立ち下げの制御(速度制御を含む)である。何れの速度も遅めであり、減衰量の変化には数秒から数十秒かかるように処理される。なお、本実施形態では、減衰量を2段階(減衰なし、または、所定量)で切り替えているが、閾値及び減衰量を2つ以上用意して3段階以上の切り替えを行っても良い。
Ducker503は、Mono入力chからのk信号(キー信号)のレベルが所定の閾値を超えたとき、入力するステレオLRのデジタル音響信号の音量を、前記閾値を超えていない場合に比較して一定量減衰させて出力する処理である。ダッカーのオン/オフをおこなうDucker_SW164がオンのとき、当該デジタル処理が実行され、オフのときには、入力信号がそのまま出力される。k信号は所定の1つのMono入力ch(ここでは第n入力ch)から取り出されたアナログ音響信号である。図2では、Mono入力ch210の位置217からk信号を取り出し、ADC271に入力させている。デジタル回路ブロックでは、該k信号をADC271でアナログデジタル変換してデジタル処理でそのレベル値を求め、上記所定の閾値との比較に用いる。Ducker503で行っている処理は、レベル検出の対象がk信号である点を除き、上記Levelerと同じである。ただし、立ち上がり及び立ち下がりの速度はLevelerより速く、また、立ち上がり速度は立ち下がり速度より速い。k信号が閾値を超えたら遅れることなく(例えば1秒以内)所定量の減衰を行い、閾値を下回ったら遅れることなく(例えば数秒以内)該減衰を解除する。
EQ504は、Mono入力chで1つのアナログ信号に対して行われているのと同等の3バンドEQ処理を、ステレオLRの2つのデジタル音響信号に対して施すデジタル処理である。4つのつまみ155〜158で周波数特性が制御される。つまみ(HIGH)155で高域のレベルを制御でき、つまみ(MID_f)156で中域の周波数範囲を上下に移動することができ(高域と低域の各周波数範囲は固定)、つまみ(MID)157で中域のレベルを制御することができ、つまみ(LOW)158で低域のレベルを制御できる。Mono入力chのEQと比較すると、内部的な処理はアナログとデジタルで異なるが、つまみはMono入力chのEQのつまみと同じなので、ユーザにも分かり易い。ST入力chのEQと比較すると、特別入力chのEQでは、中域の周波数範囲が可変であるので、アナログ処理のST入力chのEQでは実装できなかった高度・複雑な処理が実現できている。
なお、システム効果処理274は、リバーブ、エコー、コーラスなどの、アナログミキサ装置で従来より行われているデジタルエフェクトと同等のものである。上述したように、図1のつまみ186によりシステム効果の種類を選択し、つまみ187でそのシステム効果の代表的なパラメータを変更できる。
図6は、デジタル回路ブロックのCPU431のメイン処理の流れを示す。電源オン後、ステップ601で初期化処理を行う。ここでCPU431は、操作子164〜166、155〜158の状態を検出し、それに応じて、DSP432に、ch効果処理とシステム効果処理を実行させるためのマイクロプログラムと係数とを初期設定する。設定されるch効果処理のマイクロプログラムは、操作子の状態によらないが、システム効果処理のマイクロプログラムはつまみ186の位置に応じて変更される。また、設定される係数は、操作子の状態に応じた値を有する。次に、ステップ602で操作子I/O433によりつまみ155〜158とスイッチ164〜166のユーザ操作(操作子の状態の変化)を検出する。ステップ603で操作があれば、ステップ604で該操作に応じた操作イベント処理を行う。これは検出した操作に応じてDSP432の設定を変更する処理である。例えば、スイッチ165のオン/オフ操作に応じて、Leveler502の実行/スルーが設定され、つまみ155の増減操作に応じて、EQ504の高域のレベルを制御する係数値が増減される。また、つまみ186の操作に応じて、システム効果処理のマイクロプログラムと係数値が変更され、つまみ187の操作に応じて、システム効果処理の一部の係数値が変更される。次にステップ605で所定時間が経過したか判定し、経過していたときは、ステップ606で周期的処理を行う。例えば、コーラス効果のため、低周波の変調波形を発生させ、その変調波形に応じて係数を時間的に変化させる処理や、ダッカーやレベラー効果のため、DSP432から音響信号のレベルを読み出して、そのレベルに応じて減衰量を変化させる処理などを行うものである。
なお、上記実施形態では、ST入力chと特別入力chとが1つずつ設けられているが、それぞれ、任意の数設けるようにしてもよい。また、図5に示した特別入力chの4ブロックからなるch効果処理は一例にすぎず、自由に変更してよい。ブロック数が4ブロックである必要は無く、1ブロックで高度な処理を行わせてもよく、逆に、5ブロック以上としてもよい。高度処理の例としては、ダイナミクス(compressor,leveler,ducker)として、マルチバンドコンプレッサの処理を行うようにしてもよい。あるいは、イコライザとして、4バンド以上のイコライザの処理を行うようにしてもよい。ただし、アナログ信号で処理する代わりに、デジタル信号に変換して信号処理を行っているのであるから、アナログ信号のままでは行えなかった処理(実装できなかった処理)を行うようにするのが望ましい。
100…操作パネル、101−1〜101−n…Mono入力chストリップ、103…ST入力chストリップ、105…特別入力chストリップ、107…EF入力chストリップ。

Claims (4)

  1. アナログ回路により音響信号のミキシングを行うアナログミキサ装置において、
    操作パネル上に配置されたチャンネル(ch)ストリップであって、第1の可変抵抗器の抵抗値を制御する第1つまみと、第2の可変抵抗器の抵抗値を制御する第2つまみとが配置された第1のchストリップと、
    前記操作パネル上に配置された第1のchストリップとほぼ同じ大きさのchストリップであって、第3の可変抵抗器の抵抗値を制御する第3つまみと、第4つまみとが配置された第2のchストリップと、
    外部から入力する第1のアナログ信号に対し、前記第2の可変抵抗器を含むch効果回路で第1のch効果を付与し、さらに、前記第1の可変抵抗器を含むレベル制御回路でレベルを制御して出力する第1のアナログch処理回路と、
    外部から入力する第2のアナログ信号をデジタル信号処理回路に送り、該デジタル信号処理回路から処理後の第2のアナログ信号を入力し、該処理後の第2のアナログ信号に対して、前記第3の可変抵抗器を含むレベル制御回路でレベルを制御して出力する第2のアナログch処理回路と、
    前記第1のアナログch処理回路からの第1のアナログ信号と、前記第2のアナログch処理回路からの第2のアナログ信号とを混合して、アナログ混合信号を出力する混合バスと、
    前記第4つまみの操作位置を、デジタルの位置データとして検出するつまみ位置検出部とを備え、
    前記デジタル信号処理回路は、
    前記第2のアナログch処理回路から送られた前記第2のアナログ信号をアナログデジタル変換し、得られたデジタル信号に対して、前記第4つまみの位置データの値に応じた第2のch効果を付与する処理を施し、さらに、デジタルアナログ変換して前記第2のアナログch処理回路に対して出力するものである
    ことを特徴とするアナログミキサ装置。
  2. 請求項1に記載のアナログミキサ装置において、
    前記第1のアナログ信号はモノラル構成であり、
    前記第1のアナログch処理回路は、該モノラル構成の前記第1のアナログ信号に対して、前記第1のch効果を付与し、前記レベルの制御を行うものであり、
    前記第2のアナログ信号はステレオ構成であり、
    前記デジタル信号処理回路は、該ステレオ構成の前記第2のアナログ信号に対して、前記第2のch効果を付与するものであり、
    前記第2のアナログch処理回路は、前記デジタル信号処理回路で第2のch効果が付与された第2のアナログ信号に対して、前記レベルの制御を行うものである
    ことを特徴とするアナログミキサ装置。
  3. アナログ回路により音響信号のミキシングを行うアナログミキサ装置において、
    操作パネル上に配置されたチャンネル(ch)ストリップであって、第1の可変抵抗器の抵抗値を制御する第1つまみと、第2の可変抵抗器の抵抗値を制御する第2つまみとが配置された第1のchストリップと、
    前記操作パネル上に配置された第1のchストリップとほぼ同じ大きさのchストリップであって、第3の可変抵抗器の抵抗値を制御する第3つまみと、第4つまみとが配置された第2のchストリップと、
    外部から入力する第1のアナログ信号に対し、前記第2の可変抵抗器を含むch効果回路で第1のch効果を付与し、さらに、前記第1の可変抵抗器を含むレベル制御回路でレベルを制御して第1の混合バスと第2の混合バスに出力する第1のアナログch処理回路と、
    外部から入力する第2のアナログ信号をデジタル信号処理回路に送り、該デジタル信号処理回路から処理後の第2のアナログ信号を入力し、該処理後の第2のアナログ信号に対して、前記第3の可変抵抗器を含むレベル制御回路でレベルを制御して第1の混合バスと第2の混合バスに出力する第2のアナログch処理回路と、
    前記第1のアナログch処理回路からの第1のアナログ信号と、前記第2のアナログch処理回路からの第2のアナログ信号とを混合して、第1のアナログ混合信号を出力する第1の混合バスと、
    前記第1のアナログch処理回路からの第1のアナログ信号と、前記第2のアナログch処理回路からの第2のアナログ信号と、前記デジタル信号処理回路からの第3のアナログ信号とを混合して、第2のアナログ混合信号を出力する第2の混合バスと、
    前記第4つまみの操作位置を、デジタルの位置データとして検出するつまみ位置検出部とを備え、
    前記デジタル信号処理回路は、ch効果付与処理とシステム効果付与処理とを時分割で行うデジタル信号処理回路であり、
    前記ch効果付与処理は、前記第2のアナログch処理回路から送られた前記第2のアナログ信号をアナログデジタル変換し、得られたデジタル信号に対して、前記第4つまみの位置データの値に応じた第2のch効果を付与する処理を施し、さらに、デジタルアナログ変換して前記第2のアナログch処理回路に対して出力する処理であり、
    前記システム効果付与処理は、前記第1の混合バスから入力する第1のアナログ混合信号をアナログデジタル変換し、得られたデジタル信号に対して、システム効果を付与する処理を施し、さらに、デジタルアナログ変換して前記第2の混合バスに対して前記第3のアナログ信号として出力する処理である
    ことを特徴とするアナログミキサ装置。
  4. 請求項1から3の何れか1つに記載のアナログミキサ装置において、
    前記デジタル信号処理回路で付与する前記第2のch効果は、前記第1のch効果より信号処理のアルゴリズム的に複雑な効果であることを特徴とするアナログミキサ装置。
JP2012007560A 2012-01-17 2012-01-17 アナログミキサ装置 Active JP5900788B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012007560A JP5900788B2 (ja) 2012-01-17 2012-01-17 アナログミキサ装置
CN201380005862.7A CN104106268B (zh) 2012-01-17 2013-01-08 模拟混合器装置
PCT/JP2013/050054 WO2013108647A1 (ja) 2012-01-17 2013-01-08 アナログミキサ装置
EP13738419.4A EP2806657B1 (en) 2012-01-17 2013-01-08 Analog mixer apparatus
US14/334,054 US9646586B2 (en) 2012-01-17 2014-07-17 Analog mixer apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012007560A JP5900788B2 (ja) 2012-01-17 2012-01-17 アナログミキサ装置

Publications (2)

Publication Number Publication Date
JP2013150082A JP2013150082A (ja) 2013-08-01
JP5900788B2 true JP5900788B2 (ja) 2016-04-06

Family

ID=48799075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012007560A Active JP5900788B2 (ja) 2012-01-17 2012-01-17 アナログミキサ装置

Country Status (5)

Country Link
US (1) US9646586B2 (ja)
EP (1) EP2806657B1 (ja)
JP (1) JP5900788B2 (ja)
CN (1) CN104106268B (ja)
WO (1) WO2013108647A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5900788B2 (ja) 2012-01-17 2016-04-06 ヤマハ株式会社 アナログミキサ装置
JP6506623B2 (ja) * 2015-05-29 2019-04-24 株式会社ズーム デジタルシグナルプロセッサ及び音響機器
WO2017053950A1 (en) * 2015-09-25 2017-03-30 Ryckman Lawrence G Audio leveling and enhancement device
US10186265B1 (en) * 2016-12-06 2019-01-22 Amazon Technologies, Inc. Multi-layer keyword detection to avoid detection of keywords in output audio
JP6946811B2 (ja) * 2017-07-20 2021-10-06 ヤマハ株式会社 音処理装置及びパラメータ割り当て方法
JP2021118496A (ja) * 2020-01-29 2021-08-10 ヤマハ株式会社 音信号処理装置、音信号処理方法およびプログラム
JP2023003985A (ja) * 2021-06-25 2023-01-17 セイコーエプソン株式会社 音声ミキシング装置及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2505153Y2 (ja) * 1992-12-04 1996-07-24 ティアック株式会社 信号切り替え回路
US6259957B1 (en) * 1997-04-04 2001-07-10 Cirrus Logic, Inc. Circuits and methods for implementing audio Codecs and systems using the same
JP2001196867A (ja) * 1999-11-04 2001-07-19 Teac Corp オーディオ信号入力回路
JP4003590B2 (ja) * 2002-09-11 2007-11-07 ヤマハ株式会社 ミキシング装置
JP4023270B2 (ja) * 2002-09-19 2007-12-19 ヤマハ株式会社 アナログミキサー及びプログラム
JP4164760B2 (ja) * 2004-02-27 2008-10-15 ヤマハ株式会社 ディジタルミキサ、シーンデータ編集装置、ミキサ構成編集装置、およびシーンデータ記憶装置
JP4961788B2 (ja) * 2006-03-20 2012-06-27 ヤマハ株式会社 半導体集積回路、音響信号処理装置及び操作装置
US20070263884A1 (en) * 2006-05-09 2007-11-15 Bellsouth Intellectual Property Corporation Audio Mixer Apparatus
GB2439982B (en) * 2006-07-08 2010-11-10 Red Lion 49 Ltd Amplifying an audio signal
JP5310506B2 (ja) * 2009-03-26 2013-10-09 ヤマハ株式会社 オーディオミキサ
US8351623B2 (en) * 2009-03-27 2013-01-08 Yamaha Corporation Audio mixing apparatus
JP5900788B2 (ja) 2012-01-17 2016-04-06 ヤマハ株式会社 アナログミキサ装置

Also Published As

Publication number Publication date
US20140328503A1 (en) 2014-11-06
CN104106268A (zh) 2014-10-15
WO2013108647A1 (ja) 2013-07-25
EP2806657B1 (en) 2016-12-14
CN104106268B (zh) 2017-10-10
US9646586B2 (en) 2017-05-09
EP2806657A4 (en) 2015-05-27
EP2806657A1 (en) 2014-11-26
JP2013150082A (ja) 2013-08-01

Similar Documents

Publication Publication Date Title
JP5900788B2 (ja) アナログミキサ装置
JP2003134600A (ja) ディジタル・ミキサ
US9479864B2 (en) Effect applying apparatus and effect applying method
JP5533386B2 (ja) 音響信号処理装置
JP2015087686A (ja) 音響装置
JP4211746B2 (ja) ミキシング装置
JPWO2019234861A1 (ja) 音量操作装置
JP5246085B2 (ja) ミキシングコンソール
JP3669264B2 (ja) ディジタル・ミキサー
US8867760B2 (en) Mixer
US10270551B2 (en) Mixing console with solo output
EP2080191A1 (en) Instrument amplification system
JP4582107B2 (ja) 音響機器
WO2001011809A1 (en) Audiosignal crossfader
JP2008252171A (ja) 音響機器
JP5402773B2 (ja) ミキサ
US20230125554A1 (en) Audio processing device, amplifier device, and audio processing method
US20230209266A1 (en) Speaker device and control method thereof
JP3644417B2 (ja) 演奏データ処理装置
JP2005252328A (ja) ミキシング装置
JP3671947B2 (ja) ミキシング装置
JP5505020B2 (ja) ミキサ
JP4154982B2 (ja) Cpu制御されるアナログミキサ
JP2017076906A (ja) 音信号処理装置
JP2008152294A (ja) 電子楽音発生装置の楽音制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160225

R151 Written notification of patent or utility model registration

Ref document number: 5900788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151