JP5874072B1 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5874072B1 JP5874072B1 JP2015540953A JP2015540953A JP5874072B1 JP 5874072 B1 JP5874072 B1 JP 5874072B1 JP 2015540953 A JP2015540953 A JP 2015540953A JP 2015540953 A JP2015540953 A JP 2015540953A JP 5874072 B1 JP5874072 B1 JP 5874072B1
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- memory chip
- thin film
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 239000010409 thin film Substances 0.000 claims abstract description 110
- 239000003990 capacitor Substances 0.000 claims abstract description 85
- 239000010410 layer Substances 0.000 claims description 141
- 239000000758 substrate Substances 0.000 claims description 85
- 230000005540 biological transmission Effects 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000011241 protective layer Substances 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 8
- 230000017525 heat dissipation Effects 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 12
- 239000010931 gold Substances 0.000 description 11
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910002092 carbon dioxide Inorganic materials 0.000 description 4
- 239000001569 carbon dioxide Substances 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 201000005569 Gout Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
- H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1436—Dynamic random-access memory [DRAM]
- H01L2924/14361—Synchronous dynamic random access memory [SDRAM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
半導体記憶装置(1)は、センターパッド領域(14)を除いて、メモリチップ(10)の回路面(11)に対向した位置に設けられた薄膜キャパシタ(30)を備える。薄膜キャパシタ(30)は、第1面電極(31)、常誘電体あるいは強誘電体の薄膜誘電体層(33)、および第2面電極(32)を含む。第1面電極は、メモリチップへの一方の極性の電源電圧が供給される第1電源入力部(31Gin)と、一方の極性の電源電圧をセンターパッド(13)に出力するためにセンターパッド領域の近傍に設けられた第1電源出力部(31Gout)とを含む。第2面電極は、薄膜誘電体層上に形成され、メモリチップへの他方の極性の電源電圧が供給される第2電源入力部(32Vin)と、他方の極性の電源電圧をセンターパッドに印加するためにセンターパッド領域の近傍に設けられた第2電源出力部(32Vout)とを含む。
Description
本発明は、半導記憶装置に関し、詳しくは、薄膜バイパスキャパシタを備えた半導体記憶装置に関する。
従来、膜バイパスキャパシタを備えた半導体記憶装置として、例えば、特許文献1に開示された技術が知られている。特許文献1では、メモリチップがセンターパッドを有し、センターパッドと、基板の実装面の反対側の面に形成された基板配線とを、実装基板上に形成された開口部を通してワイヤボンディング方式で接続されている。このメモリチップの接続構成において、メモリチップの隣接領域に薄膜デカップリングキャパシタ(薄膜バイパスキャパシタ)が形成されている。このように、特許文献1では、メモリチップの隣接領域に薄膜バイパスキャパシタを形成することによって、電極構造上の寄生インダクタンスを最小化しようとする技術が開示されている。
しかしながら、近年、半導体記憶装置のクロック周波数が400MHz以上と高く、また、データビット幅の増加に伴い、半導体記憶装置において、電源電圧の安定性と、多ビットI/Oのインターフェイス時におけるノイズ低減に対する要求が、厳しいものとなっている。
また、センターパッドを有するメモリチップにおいて、センターパッドと外部回路とを接続する構成として、搭載基板の開口部を介してワイヤボンディングで接続する。そして、非昌系金属酸化膜の薄膜層を、パッケージを構成する有機基板の一面に形成した、開口部周辺のバイパス・キャパシタ(即ち電極間の寄生容量程度)では、有機基板に形成可能な容量密度が極めて低く、メモリが高速で書き込み、読み出しを多ビットで行った時、必要とする電荷を至近距離で充分に供給できないと言う不都合を有していた。
そこで、本明細書では、センターパッドを有するメモリチップを備えた半導体記憶装置において、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップの搭載基板に外部接続用の開口部を必要としない半導体記憶装置を提供する。
本明細書によって開示される半導体記憶装置は、複数のセンターパッドが形成されたセンターパッド領域を含む回路面と、前記回路面と反対側の面である裏面とを有するメモリチップを備えた半導体記憶装置であって、前記センターパッド領域を除いて、前記回路面に対向した位置に設けられた薄膜キャパシタと、前記薄膜キャパシタに対して、前記メモリチップと反対側に形成された第1絶縁層であって、その上に伝送路が形成された第1絶縁層と、を備え、前記薄膜キャパシタは、前記メモリチップへの一方の極性の電源電圧が供給される第1電源入力部と、供給された前記一方の極性の電源電圧を前記センターパッドに出力するために前記センターパッド領域の近傍に設けられた第1電源出力部とを含む第1面電極と、前記第1電源入力部および第1電源出力部を除く前記第1面電極上に形成された、常誘電体あるいは強誘電体の薄膜誘電体層と、前記薄膜誘電体層上に形成された第2面電極であって、前記メモリチップへの他方の極性の電源電圧が供給される第2電源入力部と、供給された前記他方の極性の電源電圧を前記センターパッドに印加するために前記センターパッド領域の近傍に設けられた第2電源出力部とを含む第2面電極と、を含み、前記伝送路は、前記メモリチップへの信号が供給される信号入力部と、供給された前記信号を前記センターパッドに供給するために前記センターパッド領域の近傍に設けられた信号出力部とを含む。
本構成によれば、薄膜キャパシタは、センターパッド領域を除いて、メモリチップの回路面に対向した位置に設けられる。また、薄膜キャパシタの第1面電極および第2面電極には、電源電圧をセンターパッドに印加するための電源出力部が設けられ、また伝送路には、アドレス信号等の信号をセンターパッドに印加するための信号出力部が設けられている。
そのため、センターパッドを有するメモリチップを備えた半導体記憶装置において、センターパッドに至近距離で、常誘電体或いは高誘電体を用いた容量密度の高い絶縁層を形成し電源系に数GHz以上の高周波領域で充分な電荷を与え得る環境を提供し、高周波に於ける電源インピーダンスを下げ、電源ノイズの低減効果を向上させるとともに、メモリチップが搭載される基板に外部接続用の開口部を必要としない半導体記憶装置を提供できる。
そのため、センターパッドを有するメモリチップを備えた半導体記憶装置において、センターパッドに至近距離で、常誘電体或いは高誘電体を用いた容量密度の高い絶縁層を形成し電源系に数GHz以上の高周波領域で充分な電荷を与え得る環境を提供し、高周波に於ける電源インピーダンスを下げ、電源ノイズの低減効果を向上させるとともに、メモリチップが搭載される基板に外部接続用の開口部を必要としない半導体記憶装置を提供できる。
上記半導体記憶装置において、前記メモリチップがフェイスアップで搭載される基板と、前記メモリチップの前記回路面上に形成された第2絶縁層と、を備え、前記薄膜キャパシタの前記第1面電極は、前記第2絶縁層上に形成され、前記第1絶縁層は、前記第2電源入力部および第2電源出力部を除く前記第2面電極上に形成され、前記基板は、前記第1電源入力部、前記第2電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、前記第1電源入力部、前記第2電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続され、前記第1電源出力部、前記第2電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続されるようにしてもよい。
本構成によれば、周知のワイヤボンディングによって、薄膜キャパシタおよび伝送路と基板とを、また、薄膜キャパシタおよび伝送路とメモリチップのセンターパッドとを接続することができる。その際、メモリチップが搭載される基板に外部接続用の開口部は、必要とされない。
本構成によれば、周知のワイヤボンディングによって、薄膜キャパシタおよび伝送路と基板とを、また、薄膜キャパシタおよび伝送路とメモリチップのセンターパッドとを接続することができる。その際、メモリチップが搭載される基板に外部接続用の開口部は、必要とされない。
また、上記半導体記憶装置において、前記メモリチップの前記回路面上に形成された第2絶縁層を備え、前記薄膜キャパシタの前記第1面電極は、前記第2絶縁層上に形成され、前記第1絶縁層は、前記第2電源入力部および第2電源出力部を除く前記第2面電極上に形成され、前記第1電源入力部および前記第2電源入力部には、第1接続バンプが形成され、前記信号入力部には、前記第1接続バンプより高さが前記第1絶縁層の厚さ分だけ低い第2接続バンプが形成され、前記第1電源出力部、前記第2電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続されるようにしてもよい。
本構成によれば、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップが搭載される基板に外部接続用の開口部を必要としない半導体記憶装置を、BGA(Ball Grid Array)を有するCSP(Chip Scale Package)として構成できる。
本構成によれば、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップが搭載される基板に外部接続用の開口部を必要としない半導体記憶装置を、BGA(Ball Grid Array)を有するCSP(Chip Scale Package)として構成できる。
また、上記半導体記憶装置において、前記メモリチップがフェイスアップで載置される金属板と、前記金属板が配置される基板と、前記メモリチップの前記回路面上に形成された第2絶縁層と、前記第1絶縁層上に形成された保護層と、を備え、前記薄膜キャパシタの前記第1面電極は、前記第2絶縁層上に形成され、前記第1絶縁層は、前記第2電源入力部および第2電源出力部を除く前記第2面電極上に形成され、前記基板は、前記第1電源入力部、前記第2電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、前記第1電源入力部、前記第2電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続され、前記第1電源出力部、前記第2電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続され、前記基板、前記メモリチップ、前記第2絶縁層、前記薄膜キャパシタ、前記第1絶縁層、および前記保護層は、この順に積層された記憶ユニットを形成し、当該半導体記憶装置は、積層された少なくとも二段の前記記憶ユニットを備え、最上段の記憶ユニットの保護層の上に、各金属板と熱的に接続される放熱部材が配置されているようにしてもよい。
本構成によれば、メモリチップを含む記憶ユニットを複数段重ねて構成される半導体記憶装置において、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップが搭載される基板に外部接続用の開口部を必要としない半導体記憶装置を提供できることに加え、さらに、各メモリチップによって発生する熱を好適に放熱することができる。それによって半導体記憶装置の動作の信頼性を向上させることができる。
本構成によれば、メモリチップを含む記憶ユニットを複数段重ねて構成される半導体記憶装置において、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップが搭載される基板に外部接続用の開口部を必要としない半導体記憶装置を提供できることに加え、さらに、各メモリチップによって発生する熱を好適に放熱することができる。それによって半導体記憶装置の動作の信頼性を向上させることができる。
その際、前記金属板は、平面視において、前記ワイヤボンディングのワイヤの敷設方向に沿った方向において前記メモリチップの長さより短い長さを有し、前記ワイヤの敷設方向と直交する方向において、前記メモリチップの長さより長い長さを有する矩形の形状を有し、最下段の基板に配置される金属板は、その長手方向の端部に配置され、最下段より上段の基板に配置される金属板と、前記放熱部材とに熱的に接続される熱伝達部を有するようにしてもよい。
本構成によれば、各段の記憶ユニットからの発熱を、熱伝達部を介して放熱部材に伝達し、放熱部材から逃がすことができる。
本構成によれば、各段の記憶ユニットからの発熱を、熱伝達部を介して放熱部材に伝達し、放熱部材から逃がすことができる。
さらにその際、前記基板には、前記金属板を配置するための開口あるいは肉薄部が形成されているようにしてもよい。
本構成によれば、金属板を基板に簡易に配置できる。
本構成によれば、金属板を基板に簡易に配置できる。
また、上記半導体記憶装置において、前記メモリチップがフェイスダウンの態様で搭載される基板と、前記伝送路上に形成された保護層と、前記メモリチップの前記回路面上に設けられた第2絶縁層と、を備え、前記薄膜キャパシタの前記第1面電極は、前記第2絶縁層上に形成され、前記第1絶縁層は、センターパッド側においては、第1電源出力部および第2電源出力部を露出して前記薄膜キャパシタ上に形成されており、センターパッド側と反対側においては、前記信号入力部が前記保護層上において露出するように、エッチバックされており、前記第2絶縁層は、センターパッド側と反対側においては、前記第1電源入力部および前記第2電源入力部が前記第1絶縁層上において露出するように、エッチバックされており、前記保護層は、センターパッド側においては、前記第2絶縁層上に前記信号出力部を露出し、センターパッド側と反対側においては、前記信号入力部をその上に露出するように形成されており、前記第1電源出力部、前記第2電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続され、前記メモリチップの前記回路面上に形成された、前記第2絶縁層、前記薄膜キャパシタ、前記第1絶縁層、前記伝送路、および前記保護層は、前記メモリチップが最上段となり、前記保護層が最下段となるように上下を反転して前記基板上に搭載されており、前記基板は、前記第1電源入力部、前記第2電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、
前記第1電源入力部、前記第2電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続されているようにしてもよい。
本構成によれば、メモリチップがフェイスダウンの態様で基板に搭載される構成の半導体記憶装置において、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、基板に外部接続用の開口部を必要としない半導体記憶装置を提供できる。また、この構成では、メモリチップの裏面を露出させることができるため、メモリチップの裏面に、ヒートスプレッダ等の放熱部材を設けることができる。
前記第1電源入力部、前記第2電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続されているようにしてもよい。
本構成によれば、メモリチップがフェイスダウンの態様で基板に搭載される構成の半導体記憶装置において、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、基板に外部接続用の開口部を必要としない半導体記憶装置を提供できる。また、この構成では、メモリチップの裏面を露出させることができるため、メモリチップの裏面に、ヒートスプレッダ等の放熱部材を設けることができる。
また、上記半導体記憶装置において、基板と、前記基板上に形成された前記第1絶縁層と、前記第1絶縁層上に形成された第2絶縁層と、前記薄膜キャパシタ上に形成された保護膜と、を備え、前記メモリチップは、前記保護膜上にフェイスダウンで搭載され、前記第2絶縁層は、前記伝送路の前記信号入力部を除く前記第1絶縁層上に形成され、前記薄膜キャパシタの前記第1面電極は、前記第2絶縁層上に形成され、前記第1電源出力部は第2絶縁層上に形成された第1電源出力配線を含み、前記第2電源出力部は第2絶縁層上に形成された第2電源出力配線を含み、前記伝送路の信号出力部は、前記第2絶縁層内に形成されたビアと、前記ビアと接続され第2絶縁層上に形成された信号出力配線を含み、前記基板は、前記第1電源入力部、前記第2電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、前記第1電源入力部、前記第2電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続され、前記第1電源出力配線、前記第2電源出力配線、および前記信号出力配線と、前記複数のセンターパッドとはバンプによって接続されるようにしてもよい。
本構成によれば、メモリチップがフェイスダウンの態様で基板に搭載される構成の半導体記憶装置において、電源ノイズの低減効果を向上させるとともに、メモリチップが搭載される基板に外部接続用の開口部を必要としない半導体記憶装置を提供できる。この構成では、メモリチップの裏面を露出させることができるため、メモリチップの裏面に、ヒートスプレッダ等の放熱部材を設けることができる。
本構成によれば、メモリチップがフェイスダウンの態様で基板に搭載される構成の半導体記憶装置において、電源ノイズの低減効果を向上させるとともに、メモリチップが搭載される基板に外部接続用の開口部を必要としない半導体記憶装置を提供できる。この構成では、メモリチップの裏面を露出させることができるため、メモリチップの裏面に、ヒートスプレッダ等の放熱部材を設けることができる。
その際、前記メモリチップの前記裏面上に配置された放熱部材を備えるようにしてもよい。
本構成によれば、メモリチップの発熱を放熱部材によって抑制することができ、それによって半導体記憶装置の動作の信頼性を向上させることができる。
本構成によれば、メモリチップの発熱を放熱部材によって抑制することができ、それによって半導体記憶装置の動作の信頼性を向上させることができる。
また、上記半導体記憶装置において、前記センターパッド領域の両側に形成されている少なくとも一対の前記薄膜キャパシタを備えるようにしてもよい。
本構成によれば、センターパッド領域によってメモリ領域が分離された構造の半導体記憶装置において、各メモリ領域に対応して薄膜キャパシタを設けることができる。
本構成によれば、センターパッド領域によってメモリ領域が分離された構造の半導体記憶装置において、各メモリ領域に対応して薄膜キャパシタを設けることができる。
また、上記半導体記憶装置において、前記第2面電極は、平面視において、前記第1面電極に対応した領域内において、複数に分割されているようにしてもよい。
本構成によれば、1個の共通の第1面電極に対して複数個の薄膜キャパシタを構成することができる。それによって、複数の異なる電源電圧を備えたメモリチップにも対応できる。
本構成によれば、1個の共通の第1面電極に対して複数個の薄膜キャパシタを構成することができる。それによって、複数の異なる電源電圧を備えたメモリチップにも対応できる。
本発明の半導体記憶装置によれば、センターパッドを有するメモリチップを備えた半導体記憶装置において、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップの搭載基板に外部接続用の開口部を必要としない半導体記憶装置を提供することができる。
<実施形態1>
本発明に係る実施形態1を、図1から図7を参照して説明する。
1.半導体記憶装置の構成
本実施形態1の半導体記憶装置1は、図1に示されるように、大きくは、メモリチップ10、薄膜キャパシタ30、および中間基板(「基板」の一例)40を備える。
本発明に係る実施形態1を、図1から図7を参照して説明する。
1.半導体記憶装置の構成
本実施形態1の半導体記憶装置1は、図1に示されるように、大きくは、メモリチップ10、薄膜キャパシタ30、および中間基板(「基板」の一例)40を備える。
メモリチップ10は、複数のセンターパッド13が形成されたセンターパッド領域14を含む回路面11(図2参照)と、回路面11と反対側の面である裏面12とを有する。メモリチップ10は、図1に示されるように、中間基板40上に、回路面11を中間基板40と反対側としてフェイスアップで搭載されている。メモリチップ10は、例えば、DDR3−SDRAMである。なお、メモリチップ10は、DDR3−SDRAMに限られず、センターパッド領域14を含む回路面11を有するメモリチップであればよい。
薄膜キャパシタ30は、図2等に示されるように、センターパッド領域14を除いて、メモリチップ10の回路面11に対向した位置に設けられている。実施形態1では、図2に示されるように、薄膜キャパシタ30は、センターパッド領域14の両側に一対、形成されている。そのため、センターパッド領域14によってメモリ領域が分離された構造の半導体記憶装置において、各メモリ領域に対応して薄膜キャパシタ30を設けることができる。
各薄膜キャパシタ30は、センターパッド領域14に設けられたセンターパッド13から、例えば、100μm(マイクロメートル)程度、離れた位置に形成されている。薄膜キャパシタ30は、図3に示されるように、第1面電極31、薄膜誘電体層33、および第2面電極32を含む。
第1面電極31は、メモリチップ10へのグランド電圧(ゼロ電位)Gndが提供される第1電源入力部31Ginと、グランド電圧Gndをセンターパッド13Gに印加するための第1電源出力部31Goutとを含む。第1面電極31は、例えば、スパッタリングによって形成され、2μm以上の膜厚を有する銅薄膜によって構成される。
薄膜誘電体層33は、例えば、1μm以下の膜厚を有する、常誘電体(例えば、SrTiO)あるいは強誘電体(例えば、BST)によって構成される。
第2面電極32は、薄膜誘電体層33上に形成され、第1面電極31と同様に、例えば、スパッタリングによって形成され、2μm以上の膜厚を有する銅薄膜によって構成される。第2面電極32は、メモリチップへ10の所定の正電圧Vddが供給される第2電源入力部32Vinと、所定の正電圧Vddをセンターパッド13Vに印加するための第2電源出力部32Voutとを含む。
ここで、グランド電圧Gndは、メモリチップ10に印加される一方の極性の電源電圧に相当し、正電圧は、メモリチップ10に印加される他方の極性の電源電圧に相当する。なお、これに限られず、その逆であってもよい。すなわち、一方の極性の電源電圧を正電圧Vddとし、他方の極性の電源電圧をグランド電圧Gndとしてもよい。なお、本実施形態では、正電圧Vddに係る部材の符号には「V」の文字を添付し、グランド電圧Gndに係る部材の符号には「G」の文字を添付する。また、電源以外の信号に係る部材には「S」の文字を添付する。また、特に区別する必要がない場合、符号に「V」、「G」および「S」は添付されない。
中間基板40は、メモリチップ10がフェイスアップで搭載される搭載面41と、搭載面41と反対側の面である外部接続面42とを有する。搭載面41には、メモリチップ10と接続する複数の接続パッド43(図4参照)、および配線(図示せず)が形成されている。外部接続面42には、半導体記憶装置1をマザーボード等に接続するための複数の半田ボール44、および配線(図示せず)が設けられている。すなわち、外部接続面42には、BGAが設けられている。また、中間基板40の内部には、搭載面41と外部接続面42とを接続するビアホール等(図示せず)が設けられている。ここで、中間基板40は、例えば、有機基板である。なお、外部接続面42には、BGAに限られず、LGAが設けられていてもよい。
さらに、半導体記憶装置1は、第1絶縁層21と第2絶縁層22とを備える。第1絶縁層21は、図1に示されるように、薄膜キャパシタ30に対してメモリチップ10と反対側に形成されている。詳細には、図3に示されるように、第1絶縁層21は、第2電源入力部32Vinおよび第2電源出力部32Voutを除く第2面電極32上に形成されている。第1絶縁層21上には、伝送路23が形成されている。第1絶縁層21は、伝送路23を並行に保って接着するためのBTレジン等の熱硬化樹脂からなる。第1絶縁層21の層厚は、50μm以上であることが好ましい。
伝送路23は、メモリチップ10への信号が供給される信号入力部23Sinと、信号をセンターパッド13Gに供給するための信号出力部23Soutとを含む。ここで、第1絶縁層21上に存在する伝送路23は、メモリチップ10の有する全てのパッドに対応した信号の内、電源系(VddおよびGnd)を除く全ての信号の伝送路となる。伝送路23の特性インピーダンスは、メモリチップ10が推奨する値に設定されている。
伝送路23の特性インピーダンスは、第1絶縁層21の材料の有する比誘電率、伝送路23の幅、および伝送路23と薄膜キャパシタ30の第2面電極32との距離(第1絶縁層21の層厚)等によって決定される。例えば、第1絶縁層21が、比誘電率εo=4.4のBTレジンであり、伝送路23の幅が25μmで、その厚みが10μmであり、特性インピーダンスとして100Ωが推奨されている場合、第1絶縁層(BTレジン)21の層厚は約120μmであり、伝送路23の配線ピッチは約100μmであることが好ましい。
また、第2絶縁層22はメモリチップ10の回路面11上に形成され、第2絶縁層22上に、薄膜キャパシタ30の第1面電極31が形成されている。第2絶縁層22は、第1絶縁層21と同様に、BTレジン等の熱硬化樹脂からなる。また、第2絶縁層22の層厚は、50μm以上であることが好ましい。
図4に示されるように、第1電源入力部31Gin、第2電源入力部32Vin、および信号入力部23Sinと、複数の接続パッド43とは、ワイヤ24によるワイヤボンディングによって接続されている。また、図5に示されるように、第1電源出力部31Gout、前記第2電源出力部32Vout、および信号出力部23Soutと、複数のセンターパッド13とは、同様に、ワイヤ25によるワイヤボンディングによって接続されている。
ワイヤ25は、Au(金)線、Al(アルミニウム)線、Cu(銅)線等である。ワイヤボンディングにおいて、ワイヤボンダーを用いた超音波接合が行われる。本実施形態では、ワイヤ25はAuワイヤである。
なお、通常、メモリチップ10は、グランドGNDが共通で、異なる電源(正電圧)Vdd系(内部回路用、DQ(データ)用等)を有している。そのため、薄膜キャパシタ30の第1面電極31をグランド電圧Gnd用とした場合、それに対応する正電圧(Vdd1、Vdd2等)を分離するため、図6に示すように、正電圧に応じて第2面電極32および薄膜誘電体層33を分離するようにしてもよい。図6には、3個の薄膜キャパシタ30に分離された薄膜キャパシタ群30Gが示される。この場合、1個の共通の第1面電極31に対して複数個の薄膜キャパシタを構成することができる。それによって、複数の異なる電源電圧を備えたメモリチップにも対応できる。
さらに、メモリチップ10においてグランドGNDが複数、存在する場合、図7に示すように、第1面電極31を分割して構成してもよい。すなわち、図7には、図6に示される薄膜キャパシタ群30Gを、4個、備え、第1面電極31が4個に分割された薄膜キャパシタの構成例が示される。
2.半導体記憶装置の作成方法の概要
図3に示されるように、第2絶縁層22上に薄膜キャパシタ30の第1面電極31を形成し、第1面電極31上に薄膜誘電体層33を形成し、薄膜誘電体層33上に第2面電極32を形成する。次いで、第2面電極32上に第1絶縁層21を形成し、第1絶縁層21上に伝送路23を形成する。
図3に示されるように、第2絶縁層22上に薄膜キャパシタ30の第1面電極31を形成し、第1面電極31上に薄膜誘電体層33を形成し、薄膜誘電体層33上に第2面電極32を形成する。次いで、第2面電極32上に第1絶縁層21を形成し、第1絶縁層21上に伝送路23を形成する。
次いで、図3に示される中間生成物を、メモリチップ10の回路面11のセンターパッド領域14の両側に配置する。次いで、周知の方法によって、メモリチップ10を、半田ボール44等が形成された中間基板40上にフェイスアップでダイボンディングする。
次に、第1電源入力部31Gin、第2電源入力部32Vin、および信号入力部23Sinと、複数の接続パッド43とを、Auワイヤ24によるワイヤボンディングによって接続する。また、第1電源出力部31Gout、第2電源出力部32Vout、および信号出力部23Soutと、複数のセンターパッド13とを、Auワイヤ25によるワイヤボンディングによって接続する。
そして、周知のモールド技術を用いて、メモリチップ10等を、モールド樹脂(図示せず)によって所定の大きさにモールドすることによって、図1に示されるような、半導体記憶装置1が完成する。
3.実施形態1の効果
実施形態1においては、薄膜キャパシタ30は、センターパッド領域14を除いて、メモリチップ10の回路面11に対向した位置に設けられる。実施形態1では、メモリチップ10の回路面11上に形成された第2絶縁層22上に薄膜キャパシタ30が形成されている、それによって、薄膜キャパシタ30と、中間基板40およびメモリチップ10のセンターパッド13との接続距離を最短化できる。すなわち、Auワイヤ24,25の長さを最短化できる。そのため、センターパッド13を有するメモリチップ10を備えた半導体記憶装置1において、薄膜キャパシタ30等によって電源ノイズの低減効果を向上させることができる。
3.実施形態1の効果
実施形態1においては、薄膜キャパシタ30は、センターパッド領域14を除いて、メモリチップ10の回路面11に対向した位置に設けられる。実施形態1では、メモリチップ10の回路面11上に形成された第2絶縁層22上に薄膜キャパシタ30が形成されている、それによって、薄膜キャパシタ30と、中間基板40およびメモリチップ10のセンターパッド13との接続距離を最短化できる。すなわち、Auワイヤ24,25の長さを最短化できる。そのため、センターパッド13を有するメモリチップ10を備えた半導体記憶装置1において、薄膜キャパシタ30等によって電源ノイズの低減効果を向上させることができる。
言い換えれば、センターパッド13に至近距離で、常誘電体或いは高誘電体を用いた容量密度の高い薄膜誘電体層33を形成し、電源系に数GHz以上の高周波領域で充分な電荷を与え得る環境を提供し、高周波に於ける電源インピーダンスを下げることができる。それによって、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップの搭載基板に外部接続用の開口部を必要としない半導体記憶装置1を提供することができる。
また、薄膜キャパシタ30の第1面電極31および第2面電極32には、電源電圧(Gnd,Vdd)をセンターパッド13に印加するための電源出力部(31Gout,32Vout)が設けられる。また伝送路23には、アドレス信号等の信号をセンターパッド13に印加するための信号出力部23Soutが設けられている。この構成によって、メモリチップ10が搭載される中間基板40に外部接続用の開口部を形成することなく、薄膜キャパシタ30と、中間基板40およびメモリチップ10のセンターパッド13とを、ワイヤボンディングによって接続することができる。
<実施形態2>
次に、図8、図9を参照して、実施形態2を説明する。なお、実施形態1と同一の部材には、同一の符号を付しその説明を省略する。そのため、実施形態1との相違点のみ説明する。
次に、図8、図9を参照して、実施形態2を説明する。なお、実施形態1と同一の部材には、同一の符号を付しその説明を省略する。そのため、実施形態1との相違点のみ説明する。
実施形態2の半導体記憶装置1Aは、図8に示されるように、実施形態1の半導体記憶装置1とは、大きくは、中間基板40を有さない点が異なる。すなわち、実施形態2の半導体記憶装置1Aは、CSPとして形成されている。
そのため、薄膜キャパシタ30および伝送路23と、外部との接続は半田ボール26によって行われ、薄膜キャパシタ30および伝送路23と、センターパッド13との接続はAuワイヤ25によるワイヤボンディングによって行われる。
詳しくは、図9に示されるように、第1面電極31には、薄膜誘電体層33および第2面電極32がオーバーラップしない領域が4方向に設けられ、センターパッド13との接続部分を除く3方向に、半田ボール26Gが搭載可能である領域が設けられている。同様に、第2面電極32にも、3方向に、半田ボール26Vが搭載可能である領域が設けられている。
また、第1面電極31の第1電源入力部31Ginには半田ボール(「第1接続バンプ」の一例)26Gが形成され、第2面電極32の第2電源入力部32Vinには半田ボール(「第1接続バンプ」の一例)26Vが形成されている半田ボール26Gと半田ボール26Vの高さ(直径)は、薄膜誘電体層33と第2面電極32の膜厚を加算した値(3μm程度)の差が存在するが、ほぼ等しい。
また、伝送路23の信号入力部23Sinには、半田ボール26G,26Vより高さ(直径)が第1絶縁層21の厚さ分(50μm程度)だけ低い半田ボール26S(「第2接続バンプ」の一例)が形成されている。
ここで、半田ボール26G,26Vの直径は200μm程度であり、半田ボール26Sの直径は150μm程度である。また、第1電源入力部31Ginおよび第2電源入力部32Vinは、直径が150μmから200μmの、金メッキされたランドであり、信号入力部23Sinは、直径が100μmから150μmの、金メッキされたランドである。なお、第2接続バンプは半田ボール26Sに限られず、例えば、金スタッドバンプであってもよい。
このように、実施形態2においては、薄膜キャパシタ30等によって、高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、メモリチップ10が搭載される中間基板40に外部接続用の開口部を必要としない半導体記憶装置1Aを、CSPとして構成できる。
<実施形態3>
次に、図10から図12を参照して、実施形態3を説明する。なお、実施形態1と同一の部材には、同一の符号を付しその説明を省略する。そのため、実施形態1との相違点のみ説明する。
次に、図10から図12を参照して、実施形態3を説明する。なお、実施形態1と同一の部材には、同一の符号を付しその説明を省略する。そのため、実施形態1との相違点のみ説明する。
実施形態3では、図10に示されるように、中間基板40、メモリチップ10、第2絶縁層22、薄膜キャパシタ30、第1絶縁層21、および保護層27によって、この順に積層された記憶ユニット50が形成されている。そして、半導体記憶装置1Bは、積層された少なくとも2段(実施形態3では2段)の記憶ユニット50A,50Bを備える。
各中間基板40は、メモリチップ10がフェイスアップで搭載される放熱金属板(「金属板」の一例)46を含む。また、各中間基板40には、放熱金属板46を配置するための肉薄部48が形成されている。肉薄部48によって放熱金属板46を基板に簡易に配置できる。なお、中間基板40に放熱金属板46を配置する方法は、肉薄部48による方法に限られない。例えば、中間基板40に開口を設けて放熱金属板46を配置するようにしてもよい。
放熱金属板46は、図12に示されるように、平面視において、ワイヤボンディングのワイヤ24,25の敷設方向に沿った方向(図12の矢印X方向)において、メモリチップ10の長さより短い長さを有し、ワイヤの敷設方向と直交する方向(矢印Y方向)において、メモリチップ10の長さより長い長さを有する矩形の形状を有する。放熱金属板46は、例えば、1mm×2mmの平面形状で、厚さは2−3mmの厚さを有する銅板である。
また、図10に示されるように、最上段の記憶ユニット50Bの保護層27の上に、各放熱金属板46,46Aと熱的に接続されるヒートスプレッダ(「放熱部材」の一例)45が配置されている。なお、図12においては、ヒートスプレッダ45を除いた平面図が示される。
また、図11に示されるように、最下段の中間基板40に配置される放熱金属板46Aは、その長手方向(図12の矢印Y方向)の端部に配置され、最下段より上段の中間基板40に配置される放熱金属板46と、ヒートスプレッダ45とに熱的に接続される熱伝達部47を有する。本実施形態では熱伝達部47は、放熱金属板46Aと一体形成されている。なお、これに限られず、熱伝達部47は、放熱金属板46Aとは個別に形成されていてもよい。
この熱伝達部47によって、各放熱金属板46、46Aの熱がヒートスプレッダ45に伝達される。すなわち、各段の記憶ユニット50からの発熱を、熱伝達部47を介してヒートスプレッダ45に伝達し、ヒートスプレッダ45から逃がすことができる。なお、放熱金属板46と熱伝達部47とは、好適な熱伝導を得るために、Ag(銀)ペーストあるいはシリコングリース等によって接着される。
このように、実施形態3においては、メモリチップ10を含む記憶ユニット50を複数段(ここでは2段)重ねて構成される半導体記憶装置1Bにおいて、薄膜キャパシタ30等によって電源ノイズの低減効果を向上させるとともに、メモリチップ10が搭載される中間基板40に外部接続用の開口部を必要としない半導体記憶装置を提供できる。さらに、記憶ユニット50の各メモリチップ10によって発生する熱を好適に放熱することができる。それによって半導体記憶装置1Bの動作の信頼性を向上させることができる。
<実施形態4>
次に、図13から図16を参照して、実施形態4を説明する。なお、実施形態1と同一の部材には、同一の符号を付しその説明を省略する。そのため、実施形態1との相違点のみ説明する。
次に、図13から図16を参照して、実施形態4を説明する。なお、実施形態1と同一の部材には、同一の符号を付しその説明を省略する。そのため、実施形態1との相違点のみ説明する。
実施形態4の半導体記憶装置1Cでは、実施形態1から3とは異なり、メモリチップ10がフェイスダウンの態様で中間基板40に搭載されている。すなわち、半導体記憶装置1Cでは、図13に示されるように、メモリチップ10の回路面11上に設けられた、第2絶縁層22、薄膜キャパシタ30、第1絶縁層21、伝送路23、および保護層27は、メモリチップ10が最上段となり、保護層27が最下段となるように上下を反転して中間基板40上に搭載されている。
そのため、薄膜キャパシタ30および伝送路23とメモリチップ10との接続に関して、ワイヤボンディングによって接続されている点は実施形態1と等しいものの、各入力部の配置箇所が、実施形態1と異なる。
すなわち、図14に示されるように、第1電源入力部31Ginおよび第2電源入力部32Vinは、第1絶縁層21上に配置されており、信号入力部23Sinは、保護層27上に配置されている。そして、第1電源入力部31Gin、第2電源入力部32Vin、および信号入力部23Sinと、中間基板40上の複数の接続パッド43とは、実施形態1と同様に、ワイヤ24によるワイヤボンディングによって接続されている。
すなわち、図14に示されるように、第1電源入力部31Ginおよび第2電源入力部32Vinは、第1絶縁層21上に配置されており、信号入力部23Sinは、保護層27上に配置されている。そして、第1電源入力部31Gin、第2電源入力部32Vin、および信号入力部23Sinと、中間基板40上の複数の接続パッド43とは、実施形態1と同様に、ワイヤ24によるワイヤボンディングによって接続されている。
図14に示すような各入力部の配置箇所を構成する例を、図15および図16を参照して説明する。まず、例えば金属基材等を用いて、二点鎖線で示されるエッチバックされる部(図15参照)を含む第2絶縁層22、薄膜キャパシタ30、第1絶縁層21、伝送路23、および保護層27の順に積層された多層薄膜体を形成する。
そして、図15に示されるように、多層薄膜体を上下反転した状態において、第2絶縁層22に対して第1電源出力部31Gout等が形成された端部とは反対側の端部に炭酸ガス(CO2)レーザ光L1を照射して、二点鎖線で示される第2絶縁層22の端部をエッチバックして除去するする。
その際、有機材である第2絶縁層22のみを分解し、銅等の金属製である薄膜キャパシタ30の第1面電極31を反射する波長の長い炭酸ガスレーザ光L1が使用される。それによって、第1絶縁層21上に第1面電極31を露出させることができる。
その際、有機材である第2絶縁層22のみを分解し、銅等の金属製である薄膜キャパシタ30の第1面電極31を反射する波長の長い炭酸ガスレーザ光L1が使用される。それによって、第1絶縁層21上に第1面電極31を露出させることができる。
次いで、図16に示されるように、露出された第1面電極31に対して、第1電源入力部31Ginとなる部分を除いて、波長の短い紫外線(UV)レーザ光L2を所定時間、照射して第1面電極31をエッチングして、SrTiO等の常誘電体等からなる薄膜誘電体層33を露出させる。さらに、露出された薄膜誘電体層33に対して、第1面電極31の近傍を除いて、紫外線レーザ光L2を所定時間、照射して薄膜誘電体層33をエッチングして、第2面電極32を露出させる。次いで、露出された第2面電極32に対して、第2電源入力部32Vinとなる部分を除いて、さらに紫外線レーザ光L2を所定時間、照射して第2面電極32をエッチングして除去する。それによって第1絶縁層21の端部が露出される。
次いで、有機材である露出された第1絶縁層21の端部に対して、炭酸ガスレーザ光L1を照射して、第1絶縁層21の端部をエッチバックして除去する。それによって、保護層27上に伝送路23の信号入力部23Sinとなる部分が保護層27上に露出される。このように入力部に関するエッチバック処理がなされた多層薄膜体は、メモリチップ10の回路面11上に貼付けられる。そして、多層薄膜体とメモリチップ10とのワイヤボンディング処理が行われ、メモリチップ10をフェイスダウンした状態で、多層薄膜体と中間基板40とのワイヤボンディング処理が行われる。
その際、薄膜キャパシタ30とメモリチップ10との接続方法および各出力部の配置は、共に実施形態1と等しい。すなわち、第1電源出力部31Gout、第2電源出力部32Vout、および信号出力部23Soutと、複数のセンターパッド13とは、図5に示す実施形態1と同様の態様で、Auワイヤ25によるワイヤボンディングによって接続されている。
すなわち、実施形態4では、第1絶縁層21は、センターパッド側においては、第1電源出力部31Goutおよび第2電源出力部32Voutを露出して薄膜キャパシタ30上に形成されており、センターパッド側と反対側、すなわち、中間基板40側においては、信号入力部23Sinが保護層27上において露出するように、エッチバックされている。
また、第2絶縁層22は、センターパッド側と反対側、すなわち、中間基板40側においては、第1電源入力部31Ginおよび第2電源入力部32Vinが第1絶縁層21上において露出するように、エッチバックされている。
また、保護層27は、センターパッド側においては、第2絶縁層22上に信号出力部23Soutを露出し、センターパッド側と反対側においては、信号入力部23Sinをその上に露出するように形成されている。この構成によって、メモリチップ10がフェイスダウンの態様で中間基板40に搭載される構成において、多層薄膜体のセンターパッド側および中間基板40側において、ワイヤボンディングによる接続が可能となる。
また、このように、メモリチップ10が最上段において、フェイスダウンの態様で中間基板40に搭載される構成では、メモリチップ10の裏面12が露出されるため、図13に示されるように、メモリチップ10の裏面12上にヒートスプレッダ45を配置することができる。
実施形態4においては、メモリチップ10がフェイスダウンの態様で中間基板40に搭載される構成の半導体記憶装置1Cにおいて、薄膜キャパシタ30等によって高周波インターフェイスに於ける電源ノイズの低減効果を向上させるとともに、中間基板40に外部接続用の開口部を必要としない半導体記憶装置を提供できる。また、この構成では、メモリチップ10の裏面12を露出させることができるため、メモリチップの裏面12に、ヒートスプレッダ45等の放熱部材を設けることができる。
すなわち、高速アクセスのメモリインターフェイスでは、メモリチップのジャンクションで発生する発熱を如何に低い熱抵抗でそれによってヒートスプレッダやヒートシンクと接続させ、放熱させるかが重要な課題となっている。そのため、実施形態4においては、高周波インターフェイスに於ける電源ノイズの低減効果を向上させつつ、メモリチップ10の裏面12上にヒートスプレッダ45を配置する構成によって、その課題を簡易に解決できる。なお、エッチバックの方法はレーザ光を用いたものに限られない。例えば、通常のレジストを用いたエッチング溶液による方法、あるいはガスを用いた方法であってもよい。
<実施形態5>
次に、図17から図19を参照して、実施形態5を説明する。実施形態5の半導体記憶装置1Dでは、実施形態4と同様に、メモリチップ10がフェイスダウンの態様で中間基板40に搭載される。なお、実施形態1と同一の部材には、同一の符号を付しその説明を省略する。そのため、実施形態1との相違点のみ説明する。
次に、図17から図19を参照して、実施形態5を説明する。実施形態5の半導体記憶装置1Dでは、実施形態4と同様に、メモリチップ10がフェイスダウンの態様で中間基板40に搭載される。なお、実施形態1と同一の部材には、同一の符号を付しその説明を省略する。そのため、実施形態1との相違点のみ説明する。
実施形態5は、実施形態4とは、第1電源出力部31Gout、第2電源出力部32Vout、および信号出力部23Soutと、複数のセンターパッド13とが、センターパッド13に形成されたバンプ15によって接続されている点が異なる。
すなわち、図18に示されるように、第1電源出力部31Goutは、第2絶縁層22上に形成された第1電源出力配線31Wを含む。第2電源出力部32Voutは、第2絶縁層22上に形成された第2電源出力配線32Wを含む。また、伝送路23の信号出力部23Soutは、第2絶縁層22内に形成されたビア22Hと、ビア22Hと接続され第2絶縁層22上に形成された信号出力配線23Wを含む。
各出力配線23W,31W,32W上には、メモリチップ10のセンターパッド13上に形成されたバンプ15と接続されるランド23L,31L,32Lが形成されている。バンプ15は、例えば、Auスタッドバンプあるいはマイクロ半田バンプである。
また、図17に示されるように、第1絶縁層21は、実施形態1とは異なり、中間基板40上に形成され、第2絶縁層22は、第1絶縁層21上に形成されている。また、薄膜キャパシタ30は第2絶縁層22上に形成され、薄膜キャパシタ30上に保護層27が形成されている。そして、メモリチップ10は、保護層27上にフェイスダウンで搭載されている。
なお、図17および図19に示されるように、第1電源入力部31Gin、第2電源入力部32Vin、および信号入力部23Sinと、複数の接続パッド43とは、実施形態1と同様に、Auワイヤ24によるワイヤボンディングによって接続されている。
このように、実施形態5においては、実施形態4と同様に、メモリチップ10がフェイスダウンの態様で基板に搭載される構成の半導体記憶装置において、薄膜キャパシタ30等によって電源ノイズの低減効果を向上させるとともに、メモリチップ10が搭載される中間基板40に外部接続用の開口部を必要としない半導体記憶装置1Dを提供できる。この構成では、メモリチップの裏面を露出させることができるため、メモリチップの裏面に、ヒートスプレッダ等の放熱部材を設けることができる。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような種々の態様も本発明の技術的範囲に含まれる。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような種々の態様も本発明の技術的範囲に含まれる。
(1)実施形態1においては、薄膜キャパシタ30が、センターパッド領域14の両側に対向して1対、形成されている例を示したが、これに限られない。例えば、薄膜キャパシタ30は、センターパッド領域14のどちらか一方の側のみに対向して形成されてもよい。あるいは、センターパッド領域14の両側に対向して2対、形成されてもよい。また、薄膜キャパシタ群30Gの形成態様(分割態様)は、図6および図7に示されたものに限られず、薄膜キャパシタの必要形態に応じて、適宜、分割されればよい。
(2)実施形態4において、ヒートスプレッダ45を省略してもよい。逆に、実施形態5において、メモリチップ10の裏面12上にヒートスプレッダ45等の放熱部材を設けてもよい。
1…半導体記憶装置、10…メモリチップ、11…回路面、13…センターパッド、14…センターパッド領域、20…中間基板、21…第1絶縁層、22…第2絶縁層、23…伝送路、24,25…Auワイヤ、26…半田バンプ、27…保護層、30…薄膜キャパシタ、31…第1面電極、31Gin…第1電源入力部、31Gout…第1電源出力部、32…第2面電極、32Vin…第2電源入力部、32Vout…第2電源出力部、33…薄膜誘電体層、40…中間基板、45…ヒートスプレッダ、46…放熱金属板、47…熱伝達部、48…肉薄部
Claims (11)
- 複数のセンターパッドが形成されたセンターパッド領域を含む回路面と、前記回路面と反対側の面である裏面とを有するメモリチップを備えた半導体記憶装置であって、
前記センターパッド領域を除いて、前記回路面に対向した位置に設けられた薄膜キャパシタと、
前記薄膜キャパシタに対して、前記メモリチップと反対側に形成された第1絶縁層であって、その上に伝送路が形成された第1絶縁層と、
を備え、
前記薄膜キャパシタは、
前記メモリチップへの一方の極性の電源電圧が供給される第1電源入力部と、供給された前記一方の極性の電源電圧を前記センターパッドに出力するために前記センターパッド領域の近傍に設けられた第1電源出力部とを含む第1面電極と、
前記第1電源入力部および第1電源出力部を除く前記第1面電極上に形成された、常誘電体あるいは強誘電体の薄膜誘電体層と、
前記薄膜誘電体層上に形成された第2面電極であって、前記メモリチップへの他方の極性の電源電圧が供給される第2電源入力部と、供給された前記他方の極性の電源電圧を前記センターパッドに印加するために前記センターパッド領域の近傍に設けられた第2電源出力部とを含む第2面電極と、を含み、
前記伝送路は、前記メモリチップへの信号が供給される信号入力部と、供給された前記信号を前記センターパッドに供給するために前記センターパッド領域の近傍に設けられた信号出力部とを含む、半導体記憶装置。 - 請求項1に記載された半導体記憶装置において、
前記メモリチップがフェイスアップで搭載される基板と、
前記メモリチップの前記回路面上に形成された第2絶縁層と、
を備え、
前記薄膜キャパシタの前記第1面電極は、前記第2絶縁層上に形成され、
前記第1絶縁層は、前記第2電源入力部および第2電源出力部を除く前記第2面電極上に形成され、
前記基板は、前記第1電源入力部、前記第2電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、
前記第1電源入力部、前記第2電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続され、
前記第1電源出力部、前記第2電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続される、半導体記憶装置。 - 請求項1に記載された半導体記憶装置において、
前記メモリチップの前記回路面上に形成された第2絶縁層を備え、
前記薄膜キャパシタの前記第1面電極は、前記第2絶縁層上に形成され、
前記第1絶縁層は、前記第2電源入力部および第2電源出力部を除く前記第2面電極上に形成され、
前記第1電源入力部および前記第2電源入力部には、第1接続バンプが形成され、
前記信号入力部には、前記第1接続バンプより高さが前記第1絶縁層の厚さ分だけ低い第2接続バンプが形成され、
前記第1電源出力部、前記第2電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続される、半導体記憶装置。 - 請求項1に記載された半導体記憶装置において、
前記メモリチップがフェイスアップで載置される金属板と、
前記金属板が配置される基板と、
前記メモリチップの前記回路面上に形成された第2絶縁層と、
前記第1絶縁層上に形成された保護層と、
を備え、
前記薄膜キャパシタの前記第1面電極は、前記第2絶縁層上に形成され、
前記第1絶縁層は、前記第2電源入力部および第2電源出力部を除く前記第2面電極上に形成され、
前記基板は、前記第1電源入力部、前記第2電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、
前記第1電源入力部、前記第2電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続され、
前記第1電源出力部、前記第2電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続され、
前記基板、前記メモリチップ、前記第2絶縁層、前記薄膜キャパシタ、前記第1絶縁層、および前記保護層は、この順に積層された記憶ユニットを形成し、
当該半導体記憶装置は、積層された少なくとも二段の前記記憶ユニットを備え、
最上段の記憶ユニットの保護層の上に、各金属板と熱的に接続される放熱部材が配置されている、半導体記憶装置。 - 請求項4に記載された半導体記憶装置において、
前記金属板は、平面視において、前記ワイヤボンディングのワイヤの敷設方向に沿った方向において前記メモリチップの長さより短い長さを有し、前記ワイヤの敷設方向と直交する方向において、前記メモリチップの長さより長い長さを有する矩形の形状を有し、
最下段の基板に配置される金属板は、その長手方向の端部に配置され、最下段より上段の基板に配置される金属板と、前記放熱部材とに熱的に接続される熱伝達部を有する、半導体記憶装置。 - 請求項5に記載された半導体記憶装置において、
前記基板には、前記金属板を配置するための開口あるいは肉薄部が形成されている、半導体記憶装置。 - 請求項1に記載された半導体記憶装置において、
前記メモリチップがフェイスダウンの態様で搭載される基板と、
前記伝送路上に形成された保護層と、
前記メモリチップの前記回路面上に設けられた第2絶縁層と、を備え、
前記薄膜キャパシタの前記第1面電極は、前記第2絶縁層上に形成され、
前記第1絶縁層は、
センターパッド側においては、第1電源出力部および第2電源出力部を露出して前記薄膜キャパシタ上に形成されており、
センターパッド側と反対側においては、前記信号入力部が前記保護層上において露出するように、エッチバックされており、
前記第2絶縁層は、
センターパッド側と反対側においては、前記第1電源入力部および前記第2電源入力部が前記第1絶縁層上において露出するように、エッチバックされており、
前記保護層は、
センターパッド側においては、前記第2絶縁層上に前記信号出力部を露出し、センターパッド側と反対側においては、前記信号入力部をその上に露出するように形成されており、
前記第1電源出力部、前記第2電源出力部、および前記信号出力部と、前記複数のセンターパッドとはワイヤボンディングによって接続され、
前記メモリチップの前記回路面上に形成された、前記第2絶縁層、前記薄膜キャパシタ、前記第1絶縁層、前記伝送路、および前記保護層は、前記メモリチップが最上段となり、前記保護層が最下段となるように上下を反転して前記基板上に搭載されており、
前記基板は、前記第1電源入力部、前記第2電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、
前記第1電源入力部、前記第2電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続されている、半導体記憶装置。 - 請求項1に記載された半導体記憶装置において、
基板と
前記基板上に形成された前記第1絶縁層と、
前記第1絶縁層上に形成された第2絶縁層と、
前記薄膜キャパシタ上に形成された保護膜と、を備え、
前記メモリチップは、前記保護膜上にフェイスダウンで搭載され、
前記第2絶縁層は、前記伝送路の前記信号入力部を除く前記第1絶縁層上に形成され、
前記薄膜キャパシタの前記第1面電極は、前記第2絶縁層上に形成され、
前記第1電源出力部は、第2絶縁層上に形成された第1電源出力配線を含み、
前記第2電源出力部は、第2絶縁層上に形成された第2電源出力配線を含み、
前記伝送路の信号出力部は、前記第2絶縁層内に形成されたビアと、前記ビアと接続され第2絶縁層上に形成された信号出力配線を含み、
前記基板は、前記第1電源入力部、前記第2電源入力部、および前記信号入力部と接続される、複数の接続パッドを含み、
前記第1電源入力部、前記第2電源入力部、および前記信号入力部と、前記複数の接続パッドとはワイヤボンディングによって接続され、
前記第1電源出力配線、前記第2電源出力配線、および前記信号出力配線と、前記複数のセンターパッドとはバンプによって接続される、半導体記憶装置。 - 請求項7または請求項8に記載された半導体記憶装置において、
前記メモリチップの前記裏面上に配置された放熱部材を備える、半導体記憶装置。 - 請求項1から請求項9のいずれか一項に記載された半導体記憶装置において、
前記センターパッド領域の両側に形成されている少なくとも一対の前記薄膜キャパシタを備える、半導体記憶装置。 - 請求項1から請求項10のいずれか一項に記載された半導体記憶装置において、
前記第2面電極は、平面視において、前記第1面電極に対応した領域内において、複数に分割されている、半導体記憶装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/065898 WO2016194132A1 (ja) | 2015-06-02 | 2015-06-02 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5874072B1 true JP5874072B1 (ja) | 2016-03-01 |
JPWO2016194132A1 JPWO2016194132A1 (ja) | 2017-06-15 |
Family
ID=55362243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015540953A Expired - Fee Related JP5874072B1 (ja) | 2015-06-02 | 2015-06-02 | 半導体記憶装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9627354B1 (ja) |
JP (1) | JP5874072B1 (ja) |
KR (1) | KR101759544B1 (ja) |
CN (1) | CN107408402B (ja) |
TW (1) | TWI548061B (ja) |
WO (1) | WO2016194132A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10607136B2 (en) | 2017-08-03 | 2020-03-31 | Xcelsis Corporation | Time borrowing between layers of a three dimensional chip stack |
KR102512017B1 (ko) | 2016-10-07 | 2023-03-17 | 엑셀시스 코포레이션 | 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이 |
US10672744B2 (en) | 2016-10-07 | 2020-06-02 | Xcelsis Corporation | 3D compute circuit with high density Z-axis interconnects |
US10593667B2 (en) | 2016-10-07 | 2020-03-17 | Xcelsis Corporation | 3D chip with shielded clock lines |
US10600735B2 (en) | 2016-10-07 | 2020-03-24 | Xcelsis Corporation | 3D chip sharing data bus |
US10600691B2 (en) | 2016-10-07 | 2020-03-24 | Xcelsis Corporation | 3D chip sharing power interconnect layer |
US10580757B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Face-to-face mounted IC dies with orthogonal top interconnect layers |
US10580735B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Stacked IC structure with system level wiring on multiple sides of the IC die |
US10600780B2 (en) | 2016-10-07 | 2020-03-24 | Xcelsis Corporation | 3D chip sharing data bus circuit |
US10672745B2 (en) | 2016-10-07 | 2020-06-02 | Xcelsis Corporation | 3D processor |
US10586786B2 (en) | 2016-10-07 | 2020-03-10 | Xcelsis Corporation | 3D chip sharing clock interconnect layer |
US10672663B2 (en) | 2016-10-07 | 2020-06-02 | Xcelsis Corporation | 3D chip sharing power circuit |
US10672743B2 (en) | 2016-10-07 | 2020-06-02 | Xcelsis Corporation | 3D Compute circuit with high density z-axis interconnects |
US10923502B2 (en) | 2019-01-16 | 2021-02-16 | Sandisk Technologies Llc | Three-dimensional ferroelectric memory devices including a backside gate electrode and methods of making same |
US10950688B2 (en) * | 2019-02-21 | 2021-03-16 | Kemet Electronics Corporation | Packages for power modules with integrated passives |
US11599299B2 (en) | 2019-11-19 | 2023-03-07 | Invensas Llc | 3D memory circuit |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS601691A (ja) * | 1983-06-17 | 1985-01-07 | Nec Corp | メモリ−カ−ド |
JP2002343932A (ja) * | 2001-05-17 | 2002-11-29 | Mitsubishi Electric Corp | 半導体装置と半導体装置の製造方法 |
JP2005150748A (ja) * | 2003-11-18 | 2005-06-09 | Samsung Electronics Co Ltd | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 |
JP2007266182A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009055040A (ja) * | 2007-08-27 | 2009-03-12 | Samsung Electro Mech Co Ltd | 半導体メモリパッケージ |
JP2009059822A (ja) * | 2007-08-30 | 2009-03-19 | Fujitsu Ltd | キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法 |
JP2013546199A (ja) * | 2010-12-17 | 2013-12-26 | テッセラ,インコーポレイテッド | 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6621155B1 (en) * | 1999-12-23 | 2003-09-16 | Rambus Inc. | Integrated circuit device having stacked dies and impedance balanced transmission lines |
US7102892B2 (en) * | 2000-03-13 | 2006-09-05 | Legacy Electronics, Inc. | Modular integrated circuit chip carrier |
US7511299B1 (en) * | 2007-10-02 | 2009-03-31 | Xilinx, Inc. | Packaged integrated circuit with raised test points |
TWI787503B (zh) * | 2010-02-16 | 2022-12-21 | 凡 歐貝克 | 製造3d半導體晶圓的方法 |
-
2015
- 2015-06-02 US US14/779,084 patent/US9627354B1/en active Active
- 2015-06-02 KR KR1020167026776A patent/KR101759544B1/ko active IP Right Grant
- 2015-06-02 WO PCT/JP2015/065898 patent/WO2016194132A1/ja active Application Filing
- 2015-06-02 JP JP2015540953A patent/JP5874072B1/ja not_active Expired - Fee Related
- 2015-06-02 CN CN201580078238.9A patent/CN107408402B/zh not_active Expired - Fee Related
- 2015-09-08 TW TW104129669A patent/TWI548061B/zh not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS601691A (ja) * | 1983-06-17 | 1985-01-07 | Nec Corp | メモリ−カ−ド |
JP2002343932A (ja) * | 2001-05-17 | 2002-11-29 | Mitsubishi Electric Corp | 半導体装置と半導体装置の製造方法 |
JP2005150748A (ja) * | 2003-11-18 | 2005-06-09 | Samsung Electronics Co Ltd | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 |
JP2007266182A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009055040A (ja) * | 2007-08-27 | 2009-03-12 | Samsung Electro Mech Co Ltd | 半導体メモリパッケージ |
JP2009059822A (ja) * | 2007-08-30 | 2009-03-19 | Fujitsu Ltd | キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法 |
JP2013546199A (ja) * | 2010-12-17 | 2013-12-26 | テッセラ,インコーポレイテッド | 中央コンタクトを備え、グラウンド又は電源分配が改善された改良版積層型マイクロ電子アセンブリ |
Also Published As
Publication number | Publication date |
---|---|
KR20170002373A (ko) | 2017-01-06 |
US20170092615A1 (en) | 2017-03-30 |
JPWO2016194132A1 (ja) | 2017-06-15 |
KR101759544B1 (ko) | 2017-07-19 |
CN107408402A (zh) | 2017-11-28 |
US9627354B1 (en) | 2017-04-18 |
WO2016194132A1 (ja) | 2016-12-08 |
TWI548061B (zh) | 2016-09-01 |
CN107408402B (zh) | 2019-03-08 |
TW201618281A (zh) | 2016-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5874072B1 (ja) | 半導体記憶装置 | |
US10134663B2 (en) | Semiconductor device | |
JP5222509B2 (ja) | 半導体装置 | |
US7598617B2 (en) | Stack package utilizing through vias and re-distribution lines | |
US8012803B2 (en) | Vertically stacked pre-packaged integrated circuit chips | |
US8860201B1 (en) | Stacked integrated circuit package using a window substrate | |
TW201714275A (zh) | 半導體封裝結構及其形成方法 | |
KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US20050104209A1 (en) | Semiconductor chip package having decoupling capacitor and manufacturing method thereof | |
KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US7626260B2 (en) | Stack-type semiconductor device having cooling path on its bottom surface | |
JP2003060153A (ja) | 半導体パッケージ | |
US20120168936A1 (en) | Multi-chip stack package structure and fabrication method thereof | |
US6791193B2 (en) | Chip mounting substrate, first level assembly, and second level assembly | |
KR101341619B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
US9111948B2 (en) | Method of fabricating semiconductor package structure | |
US7468550B2 (en) | High-performance semiconductor package | |
TWI715486B (zh) | 半導體封裝 | |
JP2003273321A (ja) | 半導体モジュール | |
TWI713186B (zh) | 半導體封裝 | |
JP2008135772A (ja) | 半導体装置 | |
US9966364B2 (en) | Semiconductor package and method for fabricating the same | |
US20100193929A1 (en) | Semiconductor device | |
TW202335199A (zh) | 半導體封裝 | |
KR20050022650A (ko) | 리드 프레임을 이용한 비지에이 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5874072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |