JP5852795B2 - 低温加圧焼結接合を含む２個の接合素子の構成体の製造方法 - Google Patents

低温加圧焼結接合を含む２個の接合素子の構成体の製造方法 Download PDF

Info

Publication number
JP5852795B2
JP5852795B2 JP2011114547A JP2011114547A JP5852795B2 JP 5852795 B2 JP5852795 B2 JP 5852795B2 JP 2011114547 A JP2011114547 A JP 2011114547A JP 2011114547 A JP2011114547 A JP 2011114547A JP 5852795 B2 JP5852795 B2 JP 5852795B2
Authority
JP
Japan
Prior art keywords
bonding
metal
temperature
reducing agent
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011114547A
Other languages
English (en)
Other versions
JP2011249802A (ja
Inventor
ザーゲバウム ウルリヒ
ザーゲバウム ウルリヒ
イェルン　グロースマン
グロースマン イェルン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of JP2011249802A publication Critical patent/JP2011249802A/ja
Application granted granted Critical
Publication of JP5852795B2 publication Critical patent/JP5852795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Powder Metallurgy (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、低温加圧焼結接合による２つの接合素子／接合要素の構成体／アセンブリと、このような構成体の製造方法とに関する。
このような構成体は、例えばパワーエレクトロニクス回路の分野で周知されている。この回路分野においては、例えばパワー半導体の素子が基板に材料密着結合（はんだ付け、溶接、粘着剤による接着のような原子や分子の力によって対象物が相互結合される態様）で接合され、パワー半導体モジュールの中に配置される。
例えば、特許文献１は、このような接合を形成するサイクル式の方法のための装置を記述している。この装置においては、サイクル操作用の加圧装置が、加圧ラムと加熱可能な加圧テーブルとを備えており、さらに、圧力安定なコンベアベルトが、加圧テーブルの直接上部に走行するように配置される。素子がその上に配置される基板と加圧ラムとの間に、保護膜が付加的に設けられる。
しかし、例えば特許文献２に開示される先行技術によれば、このためには、接合素子の接触面が、それぞれ、貴金属表面、好ましくは銀表面を有することが必要である。
多くの接合素子は卑金属または他の非金属材料から構成されるので、この貴金属表面の必要性は不利である。すなわちこの場合、先行技術によれば、低温加圧焼結による材料密着結合の接合処理を実施可能にするため、前記の材料に貴金属層を設ける必要がある。
独国特許出願公開第１０２００５０５８７９４Ａ１号明細書 独国特許第３４１４０６５Ｃ２号明細書
本発明は、２つの接合素子の材料密着結合の接合を含む構成体、および関連する製造方法であって、２つの接合素子の少なくとも一方が卑金属から構成される被接合接触面を有し、かつ、材料密着結合の接合は低温加圧焼結接合であるような構成体および製造方法を提供するという目的に基づいている。
この目的は、請求項１の特徴を含む構成体の製造方法によって、本発明に従って達成される。好ましい実施形態は従属請求項に記述される。
本発明による構成体は、低温加圧焼結接合によって相互に材料密着結合で接合される２つの接合素子を有する。このため、この２つの接合素子のそれぞれは、表面部分の一部としてのそれぞれの接触面を有する。２つの接合素子のそれぞれの接触面は、貴金属含有接合剤によって、相互に材料密着結合で接合される。前記接合剤は、１００％までの貴金属の質量分率を有する。この場合、質量基準で８０％および９９％の間の値が有利である。
このため、それぞれの接合素子の接触面は表面部分の一部を形成する。２つの接合素子の少なくとも一方においては、前記表面部分は卑金属から構成され、その卑金属の表面は、接合剤に隣接する接触面の領域において金属であり、また、前記接触面に側方から隣接するこの卑金属の表面領域は、金属酸化物を有する。卑金属は、アルミニウム、銅または銅合金であることが望ましい。
本発明によるこのような構成体を製造するため、以下の連続的なステップを含むことを特徴とする方法が用いられる。すなわち、
・ その上に平面状の金属酸化物の層を含む卑金属からなる表面部分を有する第１接合素子を用意するステップ。
・ 第１接合素子の第１接触面として設けられるその表面部分の領域に還元剤を施与するステップ。この場合、この還元剤は液相または固相で施与するのが有利である。さらに、この還元剤そのものは、低温加圧焼結接合を形成するために、以下のさらなる製造工程において構成体に加えられる温度を超えることなくかつその温度より２０Ｋまでだけ低い沸点または昇華点を有することが望ましい。基本的に、いくつかの有機酸または無機酸がこの目的に適している。
・ 焼結ペーストからなる層を還元剤に施与するステップ。この場合、接触面がなお完全に還元剤によってカバーされることが望ましい。低温加圧焼結接合形成用としての焼結ペーストは、好ましくは貴金属フレークと溶剤との混合物から構成される。
・ 焼結ペーストからなる層の上に第２接合素子の第２接触面を配置するステップ。
・ 材料密着結合の低温加圧焼結接合を形成するために構成体に温度および圧力を加えるステップ。この場合、最初に温度を加えて接合素子を少なくとも部分的に加熱してから、圧力を加えることが望ましい。
本発明による方法においては、金属酸化物の層は還元剤によって還元されて金属を形成し、一方、酸そのものは、酸化されて適切な温度の作用の下で同時に沸騰または昇華し、その結果、引き続いて行われる圧力印加の下で、焼結ペーストの貴金属フレークと卑金属の表面との間の金属間化合物が形成される。
第２接合素子が卑金属からなる場合に、還元剤を付加的に焼結ペーストにも施与するとしても、本発明による構成体の製造に関しては当然のことながら同等である。この場合には、第２接合素子の接触面の金属酸化物層が還元されて金属になる。
本発明による構成体および本発明による方法の本質的な利点は、卑金属からなる接合素子に対して、その接触面の領域に、高コストの処理法で貴金属の表面を設ける必要がないという点にある。非金属材料からなる接合素子の場合には、適切な卑金属、例えば銅からなる表面を設けることで十分であり、これによって、コストが節減され、かつ処理手順が簡単化される。
以下、本発明を、図１および２に示す代表的な実施形態に基づいてさらに詳しく説明する。
本発明による製造方法の異なるステップの内、予備的なステップを示す。 本発明による製造方法の第１ステップを示す。 本発明による製造方法の第２ステップを示す。 本発明による製造方法の第３ステップを示す。 本発明による第１の構成体を示す。 本発明による第２の構成体を示す。
図１は、本発明による製造方法の異なるステップを示しており、その内の図１ｅは、基板（１０）およびパワー半導体素子（５０）から構成される、本発明による第１の構成体を示す。
図１ａは、パワーエレクトロニクスの分野で用いられているような典型的な基板（１０）の一部分を示す。前記基板（１０）は、好ましくは例えば窒化アルミニウムのような工業用セラミックである前記絶縁材料体（１２）と、この絶縁材料体（１２）の主面の少なくとも一方に装着される複数の金属導体トラック（１４）とから構成される。前記導体トラック（１４）は、好ましくは例えば銅のような卑金属から形成され、基板（１０）上の回路構造を形成するために相互に電気絶縁される。
導体トラック（１４）の表面は、通常、酸化銅の層（２０）を有する。これは、基本的に、大気の酸素による銅の酸化プロセスの結果生成されるものである。このような酸化物を含む卑金属の表面は、通常、低温加圧焼結接合処理することが不可能である。それは、この場合、焼結金属の接合素子への必要な接合が必要な品質をもって形成されないからである。絶縁材料体（１２）と反対側の導体トラック（１４）のそれぞれの面は、第１接合素子、すなわち基板（１０）の表面部分（１８）を形成し、この表面部分（１８）は、続いて、第２のそれぞれの接合素子、この場合パワー半導体素子（５０）に接合するための、前記表面部分（１８）の一部としての第１接触面（１６）になる。
図１ｂは、方法の第１ステップ実施後の基板（１０）を示す。すなわち、基板（１０）の表面部分（１８）の第１接触面（１６）に還元剤（３０）が施与されている。この還元剤（３０）は、以後の方法の手順において、接触面（１６）上の金属酸化物（２０）を還元する機能を有する。この場合、還元剤（３０）としては、その還元作用が即時には発現しないような還元剤（３０）を施与することが望ましい。即時には発現しないという表現は、還元作用が、通常の条件の下では十分に発現せず、温度が、好ましくは少なくとも１００℃に増大した時に初めて十分に発現することを意味するものとする。
このような還元剤（３０）は、液相で、しかし好ましくは固相で第１接触面（１６）に施与できる。この場合、無機酸または有機酸が用いられるが、特に有利な還元剤は、ステアリン酸のような飽和脂肪酸であり、あるいは不飽和脂肪酸である。還元剤の選択においては、低温加圧焼結接合を形成するために、前記還元剤が、以下のさらなる方法の工程において構成体に加えられる温度を超えることなくかつその温度より２０Ｋまでだけ低い沸点または昇華点を有すると、同様に有利である可能性がある。
図１ｃによれば、方法の次の手順として、焼結ペースト（４０）が還元剤（３０）の上に塗着される。この場合、焼結ペースト（４０）が、還元剤（３０）を完全にまたはほぼ完全にカバーすることが望ましい。焼結ペースト（４０）としては、先行技術に従って、貴金属のフレーク、好ましくは銀のフレークと、ペースト状の性質を形成するための溶剤との混合物が用いられる。前記焼結ペースト（４０）は、固相で存在する還元剤（３０）の上に、既知の方式で、例えばスクリーン印刷またはステンシル印刷によって、あるいはスプレー法によって施与できる。液相で存在する還元剤（３０）に対しては、焼結ペーストからなる予備乾燥薄膜を、既知のピックアンドプレース法で装着できる。
図１ｄは、方法の次のステップにおいて焼結ペースト（４０）の上に配置されたパワー半導体素子（５０）を示す。前記パワー半導体素子は、基板（１０）に面する主面を有しており、前記主面は、同時に第２接合素子の第２表面部分（５８）を形成する。パワー半導体素子（５０）は、前記表面部分（５８）の一部として、第２接触面（５６）としての金属化部分（５２）を有する。この金属化部分（５２）は、半導体材料に対する多層の接点から形成され、その最後の最外層として銀の層を有する。さらに、パワー半導体素子（５０）は、基板（１０）の反対側では、回路に適合した接続用の電気接点面（５４）を有する。
低温加圧焼結接合を形成するには、方法の次のステップとして、圧力および温度を加えることが想定されている。この場合、圧力は、パワー半導体素子（５０）を介して、かつ基板（１０）を介して、圧力要素（図示なし）および対抗要素（同様に図示なし）によって焼結ペースト（４０）に印加される。温度は、具体的には、例えば圧力要素および対抗要素を加熱することによって、焼結ペースト（４０）に加えることができる。
圧力および温度を加える態様の特に好ましい一実施形態においては、低温加圧焼結接合に関して知られる圧力をまだ導入せずに、まず最初に、圧力要素および対抗要素を熱接触させて温度を加える。これによって、まず、金属酸化物（２０）の還元が開始されるかあるいは顕著に促進され、次に、焼結ペースト（４０）の溶剤が追い出される。すなわち、温度を加えることによって、接触面（１６）の金属酸化物（２０）が還元されて金属表面が形成され、優れた品質の低温加圧焼結接合処理を行うことが可能になる。
上記の効果を得るように温度を加えた後に初めて、基板（１０）およびパワー半導体素子（５０）の間の低温加圧焼結接合を最終的に形成するために、圧力が印加される。図１ｅはこのようにして得られる構成体を示しているが、図１ｅは、接触面（１６）に側方から隣接する残存の金属酸化物（２４０）と、導体トラック（１４）の表面（１８）上の接合剤として接触面（１６）の上に配置される焼結金属（４２）とを示している。
従って、上記の方法によって、卑金属からなる表面を有する第１接合素子、この場合は銅の導体トラックを有する基板を、貴金属表面を有する第２接合素子に、低温加圧焼結接合を用いて恒久的な耐久性と優れた導電性とを備えた態様で接合することが可能になる。当然のことながら、この方法は、卑金属からなる表面を有する２つの接合素子にも、同様に等しく適用することができる。
この点に関して、図２は、図１に関して述べたのと類似の、本発明による基板（１０）の第２の構成体であって、アルミニウム製の冷却部品（６０）およびこれらを結合する焼結金属（４２）を含む構成体を示す。基板（１０）は、図１ａに関して述べた基板と異なって、その第２の主面に、第１主面上のものと同一に形成される別の金属層（１６）を有している。但し、この金属層は、導体トラック構造を有するものではない。
冷却部品（６０）は、例えば、電気技術における、特にまたパワーエレクトロニクスにおける押し出し型ヒートシンクのように多様に用いられるヒートシンクである。このようなヒートシンク（６０）の場合には、周知のように、表面（６８）は大気酸素に起因する酸化アルミニウムの層を有する。本発明による方法を適用することによって、この層は、基板に対する低温加圧焼結接合を生成する間に還元されてアルミニウムを形成する。その結果、ヒートシンク（６０）の接触面（６６）の領域においては、金属アルミニウムが焼結金属（４２）に対する接合を形成することが可能になった。基板（１０）の銅の層（１６）と焼結金属（４２）との間の接合は、図１に関して述べたのと原理的に同様に生起した。但しこの場合、接触面は銅の層の全主面を包含する。
１０ 第１接合素子（基板）
１２ 絶縁材料体
１４ 導体トラック
１６ 第１接触面
１８ 表面部分
２０ 金属酸化物の層
３０ 還元剤
４０ 焼結ペースト
４２ 焼結金属層
５０ 第２接合素子（パワー半導体素子）
５２ 金属化部分
５４ 電気接点面
５６ 第２接触面
５８ 表面部分
６０ 冷却部品（ヒートシンク）
６６ 接触面
６８ 表面
２４０ 金属酸化物の層

Claims (9)

  1. 低温加圧焼結接合によって相互に材料密着結合で接合される第１接合素子（１０）と第２接合素子（５０）を含む構成体の製造方法であって、
    前記両方の接合素子（１０、５０）は、それぞれ、表面部分（１８、５８、６８）の一部として、もう一方のそれぞれの前記接合素子に接合されるべき接触面（１６、５６、６６）を有し、
    それら接触面（１６、５６、６６）の間には貴金属含有接合剤（４２）が配置され、かつ、
    少なくとも一方の接合素子（１０）の前記表面部分（１８）は卑金属から構成され、
    この卑金属は、前記接触面（１６）に隣接する領域に金属酸化物の層（２４０）を有する一方、前記接触面そのものは、金属として、すなわち金属酸化物の層を含まないように形成され、それによって、前記接合剤（４２）と直接接触し、
    ・平面状の金属酸化物の層（２０）を備え卑金属からなる表面部分（１８）を有する第１接合素子（１０）を用意するステップと、
    ・前記第１接合素子（１０）の第１接触面（１６）として設けられる前記表面部分（１８）の領域に還元剤（３０）を施与するステップと、
    ・前記還元剤（３０）に焼結ペースト（４０）からなる層を施与するステップと、
    ・前記焼結ペースト（４０）からなる層の上に第２接合素子（５０）の第２接触面（５６）を配置するステップと、
    ・材料密着結合の低温加圧焼結接合を形成するために、構成体に温度および圧力を加えるステップと、
    を含むことを特徴とする、方法。
  2. 前記接合剤（４２）中の貴金属の質量分率が８０％〜９９％の間である、請求項１に記載の方法。
  3. 前記接合剤（４２）の主たる部分が金属の銀である、請求項１または２に記載の方法。
  4. 前記卑金属がアルミニウム、銅または銅合金である、請求項１に記載の方法。
  5. 前記還元剤（３０）が無機酸、又は、有機酸である、請求項１に記載の方法。
  6. 前記圧力を加える操作が、前記温度を加える操作が開始された後に開始される、請求項１に記載の方法。
  7. 貴金属フレークおよび溶剤から構成される前記焼結ペースト（４０）が、ステンシル印刷法またはスプレー法によって施与される、請求項１に記載の方法。
  8. 前記還元剤（３０）が固相または液相で施与される、請求項１に記載の方法。
  9. 前記還元剤（３０）が、低温加圧焼結接合を形成するために、構成体に加えられる温度を超えることなくかつその温度より２０Ｋまでだけ低い沸点または昇華点を有する、請求項１に記載の方法。
JP2011114547A 2010-05-27 2011-05-23 低温加圧焼結接合を含む２個の接合素子の構成体の製造方法 Active JP5852795B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010021765.4A DE102010021765B4 (de) 2010-05-27 2010-05-27 Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
DE102010021765.4 2010-05-27

Publications (2)

Publication Number Publication Date
JP2011249802A JP2011249802A (ja) 2011-12-08
JP5852795B2 true JP5852795B2 (ja) 2016-02-03

Family

ID=44314196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011114547A Active JP5852795B2 (ja) 2010-05-27 2011-05-23 低温加圧焼結接合を含む２個の接合素子の構成体の製造方法

Country Status (5)

Country Link
EP (1) EP2390914B1 (ja)
JP (1) JP5852795B2 (ja)
CN (1) CN102263068B (ja)
DE (1) DE102010021765B4 (ja)
DK (1) DK2390914T3 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102267A1 (ja) * 2011-01-28 2012-08-02 株式会社日立製作所 回路基板、及びそれを用いた半導体装置
DE102011079660B4 (de) * 2011-07-22 2023-06-07 Robert Bosch Gmbh Schichtverbund aus einer Schichtanordnung und einer elektrischen oder elektronischen Komponente, eine Schaltungsanordnung diesen Schichtverbund enthaltend und Verfahren zu dessen Ausbildung
JP5659171B2 (ja) * 2012-02-23 2015-01-28 株式会社 日立パワーデバイス 半導体装置およびそれを用いたインバータ装置
EP2665092B1 (de) * 2012-05-16 2019-02-27 Microdul AG Verfahren zur Herstellung eines Halbleiterelementes auf einem Kupfersubstrat mit dazwischenliegender Isolationsschicht
DE102014218426A1 (de) 2014-09-15 2016-03-17 Siemens Aktiengesellschaft Baugruppe mit mindestens zwei Tragkörpern und einen Lotverbund
CN104900539B (zh) * 2015-06-10 2017-06-09 中国电子科技集团公司第十三研究所 实现宽带高效、小尺寸低成本的内匹配器件制作方法
DE102015113421B4 (de) 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
EP3154079A1 (de) 2015-10-08 2017-04-12 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
EP3208841B1 (de) * 2016-02-19 2020-12-09 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
EP3208842A1 (de) * 2016-02-19 2017-08-23 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung einer substratplatte, substratplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102019204683A1 (de) * 2019-04-02 2020-10-08 Volkswagen Aktiengesellschaft Verfahren und Vorrichtung zum stoffschlüssigen Verbinden mindestens eines Halbleitermoduls mit mindestens einem Gehäuseteil eines Kühlmoduls
DE102019124954A1 (de) * 2019-09-17 2021-03-18 Danfoss Silicon Power Gmbh Verfahren zum Verbinden eines ersten elektronischen Bauteils mit einem zweiten elektronischen Bauteil
DE102019217386B4 (de) * 2019-11-11 2023-12-14 Mahle International Gmbh Verfahren zum Herstellen einer Elektronikanordnung und die Elektronikanordnung
DE102020203786A1 (de) * 2020-03-24 2021-09-30 Volkswagen Aktiengesellschaft Verfahren zum Herstellen eines Kühlkörpers für ein elektronisches Bauteil

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065A1 (de) * 1984-04-13 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
IN168174B (ja) * 1986-04-22 1991-02-16 Siemens Ag
JP2001300766A (ja) * 2000-04-27 2001-10-30 Tamura Kaken Co Ltd 回路基板はんだ付用フラックス及び回路基板
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP4770379B2 (ja) * 2005-10-13 2011-09-14 富士電機株式会社 金属部材の接合方法およびその組立治具
DE102005053553A1 (de) * 2005-11-08 2007-05-16 Heraeus Gmbh W C Lotpasten mit harzfreien Flussmittel
DE102005058794A1 (de) * 2005-12-09 2007-06-14 Semikron Elektronik Gmbh & Co. Kg Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung
JP4876979B2 (ja) * 2007-03-05 2012-02-15 戸田工業株式会社 接合部材および接合方法
JP5006081B2 (ja) * 2007-03-28 2012-08-22 株式会社日立製作所 半導体装置、その製造方法、複合金属体及びその製造方法
DE102007022337A1 (de) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co. Kg Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu
DK2042260T3 (en) * 2007-09-28 2014-03-17 Heraeus Materials Tech Gmbh METHOD AND FIT FOR ESTABLISHING CONTACT BETWEEN METAL SURFACES
US8253233B2 (en) * 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
DE102008039828A1 (de) * 2008-08-27 2010-03-04 W.C. Heraeus Gmbh Steuerung der Porosität von Metallpasten für den druckfreien Niedertemperatursinterprozess
DE102010021764B4 (de) * 2010-05-27 2014-09-25 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner

Also Published As

Publication number Publication date
EP2390914B1 (de) 2013-11-20
DE102010021765A1 (de) 2011-12-01
DE102010021765B4 (de) 2014-06-12
EP2390914A1 (de) 2011-11-30
JP2011249802A (ja) 2011-12-08
CN102263068A (zh) 2011-11-30
CN102263068B (zh) 2015-08-26
DK2390914T3 (da) 2014-02-03

Similar Documents

Publication Publication Date Title
JP5852795B2 (ja) 低温加圧焼結接合を含む２個の接合素子の構成体の製造方法
JP5690652B2 (ja) ２個の接合素子の低温加圧焼結接合方法およびそれによって製造される構成体
JP5183294B2 (ja) 焼結されたパワー半導体基板並びにそのための製造方法
JP5193452B2 (ja) パワー半導体素子とハウジングとを備えた装置の製造方法
JP6061248B2 (ja) 接合方法及び半導体モジュールの製造方法
US11424170B2 (en) Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method
JP6033952B2 (ja) 回路板、特には、導電性基板を備える電力モジュールのための回路板
JP2012099779A (ja) 焼成接合を用いたパワーモジュール及びその製造方法
US9640511B2 (en) Method for producing a circuit carrier arrangement having a carrier which has a surface formed by an aluminum/silicon carbide metal matrix composite material
KR102330134B1 (ko) 접합체의 제조 방법, 파워 모듈용 기판의 제조 방법
JP6904094B2 (ja) 絶縁回路基板の製造方法
JP5119039B2 (ja) 金属接触層を有するパワー半導体基板並びにそのための製造方法
JP6651924B2 (ja) 接合体の製造方法、及び、パワーモジュール用基板の製造方法
JP5902557B2 (ja) 多層配線基板および電子装置
JP2014110282A (ja) 金属微粒子含有ペーストを用いる接合方法
TW201403764A (zh) 金屬化基板之製作方法
JP2007150342A (ja) 半導体装置およびその製造方法
EP3302010A1 (en) Circuit board and method for producing a circuit board
JP2503778B2 (ja) 半導体装置用基板
KR19990033885A (ko) 적어도 하나의 금속 기판에 다이아몬드 기판을 접합시키는 방법
JP2015153900A (ja) 積層体およびその製造方法
KR20150114045A (ko) 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조
JP2013247158A (ja) セラミックス回路基板
JP2019087608A (ja) 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法
WO2024014532A1 (ja) 複層接合体及びそれを用いた半導体装置、並びにこれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151207

R150 Certificate of patent or registration of utility model

Ref document number: 5852795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250