JP5846894B2 - 内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法 - Google Patents

内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法 Download PDF

Info

Publication number
JP5846894B2
JP5846894B2 JP2011278001A JP2011278001A JP5846894B2 JP 5846894 B2 JP5846894 B2 JP 5846894B2 JP 2011278001 A JP2011278001 A JP 2011278001A JP 2011278001 A JP2011278001 A JP 2011278001A JP 5846894 B2 JP5846894 B2 JP 5846894B2
Authority
JP
Japan
Prior art keywords
tec
microelectronic
built
layer
microelectronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011278001A
Other languages
English (en)
Other versions
JP2012099836A (ja
Inventor
ファラハニ，モハマッド
クライスラー，グレゴリー
フルッチー，クリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2012099836A publication Critical patent/JP2012099836A/ja
Application granted granted Critical
Publication of JP5846894B2 publication Critical patent/JP5846894B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/13—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the heat-exchanging means at the junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施例は、マイクロエレクトロニクス装置のための熱電冷却機（built-in
thermoelectric cooler）に関する。
動作中の集積回路ダイのようなマイクロエレクトロニクス装置を冷却する必要性は、当技術分野においてよく認識されている。典型的には、このような装置のスポット冷却は、不均一なダイ・パワー・マップの結果に対して、同一の信頼できる動作を保証し、かつ持続した高温の結果としての装置故障を防ぐために必要とされる。
マイクロエレクトロニクス装置の冷却は、先行技術に従う様々な方法で達成された。マイクロエレクトロニクス装置を冷却するための現在の大規模に製造する解決法の例では、液体循環または冷凍に基づいた冷却設計を含む。しかしながら、後にその解決法は、高価であることが明らかとなった。選択肢として、スタンドアロン型の熱電冷却機（thermoelectric cooler：以下、「ＴＥＣ」という。）は、高価ではないが、しかし有効な冷却オプションを提示するために利用可能となった。周知のように、ペルチエ効果に基づくＴＥＣ機能は、２つの相違する材料からなる接合における電流通路によって、冷却効果がもたらされる。電流の流れを逆にすると、発熱効果が観察される場合がある。
現在のＴＥＣは、一般に３つの異なる製造工程に従って製造される。第１の製造工程に従って、ＢｉまたはＴｅをベースとする合金（例えば、Ｂｉ２Ｔｅ３またはＢｉＳｂ）、あるいは、ＰｂＴｅまたはＳｉＧｅのようなＴＥ材料の単結晶インゴットが提供される。その後、そのインゴットは、ウエハへスライスされ、そして正確に寸法取りされたブロックへ分割される。その後、熱電対を製造するために望まれるように、ブロックの適切なものはＰドープされ（例えば、アンチモンで）、またＮドープされる（例えばセレンで）。その後、一対のＰおよびＮドープされた熱電対は、Ｎｉでめっきされ、ドープしていない熱電対に沿って適切な場所にはんだ付けし、そして結合を形成するために金属化された基板間に挟まれる。その結合は、電気的には直列に熱的には並列に共に接合された１つのＮ型および１つのＰ型の熱電対から成る１対の熱電対を含む。基板はアルミナ磁器で製作されるが、ベリリア（ｂｅｒｙｌｉａ）磁器や他の材料が使用されてもよい。多くの結合は、ＴＥＣを形成するためにビアろう付けのように共に接合される。例えば、単一ステージのモジュールが形成されてもよく、それは熱電対結合の単一層を含む。その後、ＴＥＣは、同じ冷却を行なうマイクロエレクトロニクス装置に形成（搭載）される。その搭載は、熱インターフェイス・パッドまたは熱グリースを備えた圧縮、はんだまたはエポキシ樹脂によって達成される。アセンブリの結果は、熱グリース、エポキシ樹脂またははんだのように、それらの間に配置された搭載材料によってマイクロエレクトロニクス装置に搭載されたＴＥＣとなる。
第２の製造工程によれば、上記されるようなインゴットからの作業の代わりに、その熱電対はスパッタリングによって製作される。特に、典型的には、ＴＥ材料で作られる３つのスパッタリング・ターゲットが、Ｐ型、Ｎ型および非ドープ熱電対をスパッタリングするために使用される。このようにして形成された熱電対は、ＴＥＣを形成するために、電気的には直列に熱的には並列に共に接合される。その後、ＴＥＣは、上記のように、マイクロエレクトロニクス装置に形成される。
第３の製造工程によれば、熱電対は超格子構造（superlattice structure）を有する。超格子構造は、典型的に、各層が数ナノメータの厚みである２つの異なる半導体材料の交互の層から成る構造である。例えば、ＰまたはＮ型熱電対は、ＰまたはＮ型半導体材料の層を交互にすることで作られる。各層は、一般に約１０ｎｍ台の厚さである。超格子Ｐ型熱電対は、例えば、Ｂｉ０．５Ｓｂ１．５Ｔｅ３の層を備えるＢｉ２Ｔｅ３／Ｓｂ２Ｔｅ３の交互層のように、Ｐ型ビスマス・カルコゲニド材料の交互層を含む。超格子Ｎ型熱電対は、例えば、Ｂｉ２Ｓｅ３の交互層を備えるＢｉ２Ｔｅ３の交替層のように、Ｐ型ビスマス・カルコゲニド材料を交互層に含む。それぞれの超格子構造もコバルト・アンチモン・方コバルト鉱（cobalt
antimony skutteridite）材料から形成される。上述のように、超格子熱電対の各層は、はんだ付けによって隣接した層に接合され、典型的には厚さ約５ミクロンである構造を達成する。このようにして形成された熱電対は、上述のように、ＴＥＣを形成するために共に接合され、それは、その後、上述のように、マイクロエレクトロニクス装置に搭載される。
不都合なことに、先行技術のＴＥＣは、複数の理由からそれらの応用に制限される。現在利用可能なＴＥＣは必ずしも特定のマイクロエレクトロニクス装置に特有の熱除去要求を提供しない。加えて、このようなＴＥＣは、典型的にはミリメートルの範囲にあるそれらの厚さによる熱流束能力に制限を受ける。さらに、現在利用可能なＴＥＣをマイクロエレクトロニクス装置の裏面側へ搭載されるのに必要な搭載材料は、都合の悪いことに全パッケージの熱接触抵抗を増し、それにより、熱除去効率を落とすことになる。
特開２００３−２４３７３１号公報 特開２００４−１６５６７７号公報 米国特許第６８００９３３号明細書
本発明の実施例は、例として図示されるが、添付図面の形状に制限を与えるものではなく、同種の参照は同じ要素を示す。
実施例に従って内蔵ＴＥＣを具備するマイクロエレクトロニクス装置を含むマイクロエレクトロニクス・アセンブリを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 図１のアセンブリにおける製造中の様々なステージを図示する。 本発明の実施例によるマイクロエレクトロニクス・アセンブリ中の内蔵ＴＥＣによって提供される温度降下を示すグラフである。 図１のマイクロエレクトロニクス・アセンブリを含むシステムについての概要図である。
内蔵熱電冷却機を含むマイクロエレクトロニクス・アセンブリを製作する方法、内蔵熱電冷却機を含むマイクロエレクトロニクス・アセンブリ、および、マイクロエレクトロニクス・アセンブリを含むシステムが、ここに開示される。
様々な態様の図示された実施例がその技術内容を他の当業者に伝えるために当業者によって共通に使用される用語を用いて説明される。しかしながら、本発明は、説明された態様の幾つかのみで実施できることは当業者には明らかであろう。説明目的のために、特定の数、材料および構成は、図示された実施例についての完全な理解を提供するために述べられる。しかしながら、特定の詳細事項がなくても、本発明を実施できることは当業者には明らかであろう。他の例では、周知の特徴は、図示された実施例を不明瞭にしないために省略されるか単純化される。
様々な動作は、本発明を理解するための最も便宜な手法で、複数の個別の動作として順番に説明されるであろうが、しかしながらこれらの動作は、必ずしもにその順番に依存することを暗示するものとして解釈されるべきではない。特に、これらの動作は、説明の順序であり、実行される必要はない。
「ある実施例において」というフレーズが繰り返し使用される。そのフレーズは一般に同じ実施例を参照するものではないが、参照してもよい。用語「成る」、「含む」、および、「有する」は、その内容が他のことを述べない限り、同意語である。
図１をまず参照して、配置１０２は、本発明の実施例に従って形成されたマイクロエレクトロニクス・アセンブリ１００を含めて示される。配置１０２は、以下さらに説明されるように、電気回路１３７、および、フィードバック制御ループ１４０をさらに含む。アセンブリ１００は、ダイ１１０のようなマイクロエレクトロニクス装置を含む。図１に示されるように、必要に応じて、ダイ１１０は、一方である相互接続金属化導体素子１２４，１２８，１３２と他方であるダイ１１０のシリコン基板１１５との間の相互拡散を防ぐためにその裏面１１４（すなわち、内蔵ＴＥＣを含むその側面）上に提供される初期酸化層１１２を含み、さらに電気的な絶縁層も提供する。相互接続金属化導体素子（１２２，１２４，１２６，１２８，１３０，１３２，１３４）は短いので、電気的な絶縁の提供が必要とされる。酸化層１１２は、シリコン酸化層を含み、周知の方法のいずれかに従って、ダイ１１０の裏面１１４上に成長する。好ましくは、酸化層１１２は、垂直の拡散炉中でダイ１１０の裏面１１４上に熱成長する。アセンブリ１００は、本発明の実施例によるマイクロエレクトロニクス装置上に構築されたＴＥＣ１２０をさらに含む。図１に示されるように、ＴＥＣ１２０とダイ１１０との間に搭載材料は存在しない。「搭載材料」によって、本発明の態様で意味するものは、１つのマイクロエレクトロニクス・コンポーネントを別のものに物理的に付属させる材料であり、例えば、搭載材料の例には、はんだ、熱グリース、および、エポキシを含むが、しかしこれらに制限されることはない。図示された実施例中のＴＥＣ１２０は、図のように対となるＮ型電極１１６およびＰ型電極１１８を含み、その電極は、ＴＥ材料、例えば、ＢｉまたはＴｅベースの合金（例えば、Ｂｉ２Ｔｅ３またはＢｉＳｂ）、またはＰｂＴｅまたはＳｉＧｅで作製され、他のタイプのＴＥ材料が本発明の実施例の範囲内にあることは理解されるであろう。電極のＴＥ材料は従来のドーパントで適切にドープされるが、例えば、Ｎ型ドーパントとしてリン、ヒ素、アンチモン、ビスマス、セレンおよびテルルが使用され、そしてＰ型ドーパントとしてホウ素、アルミニウム、ガリウムおよびインジウムが使用される。Ｐ型およびＮ型電極は、パターン化された酸化層１１９によって分離され、それは、当業者によって認識されるように、周知の方法のいずれか１つを使用して提供される。酸化層１１９の機能は、Ｎ型およびＰ型電極を互いに電気的に分離することである。Ｎ型およびＰ型電極は、相互接続金属化導体素子１２２，１２４，１２６，１２８，１３０，１３２，１３４によって共に電気的に結合される。導体素子１２２−１３４は、例えば、アルミニウム銅合金（約０．５％の銅を含有）、または銅、好ましくは約０．５％の銅を含有するアルミニウム銅合金のようなあらゆる適切な導電材料からなる。本発明の実施例によるＴＥＣ１２０の厚さの範囲は約５０ミクロンと約２００ミクロンの間であり、電極は約２０ミクロンと約５０ミクロンの間の厚みを有し、導電材料は厚さとして約１０と約１００ミクロンの間にある。
ＴＥＣ１２０によるダイ１１０の冷却は、ペルチエ効果の機能として生じる。再び図１を参照して、特に、ＤＣ電源１３６はＴＥＣに接続され、図示されるように導体素子１２２，１３４に同じ電力を供給するために回路１３７を形成する。回路１３７中の電子は、回路１３７中のＴＥＣ１２０を通って図示された矢印の方向に流れ、そうすることでダイの動作中にダイ１１０から排熱する。熱終端でＴＥＣによって廃棄された電力は、ダイの冷却裏面で吸収された電力にＴＥＣで放散された電力をプラスした電力に等しい。ＴＥＣ１２０は、ダイ１１０から吸収した熱を放散するために、例えば、インテグレイテッド・ヒート・スプレッダ（ＩＨＳ：integrated heat spreader）、または液冷冷却板（liquid cooled cold plate）のような従来のヒート・シンク１３８に結合されてもよい。冷接点、すなわちダイ１１０とＴＥＣ１２０との間の接合面で吸収された熱は、その回路を通過する電流、および、Ｎ型およびＰ型の電極の対から成るカップルの数に比例した率で、熱接点、またはＴＥＣ１２０とヒート・シンク１３８との間の接合面の方へ排出される。図１に示されるように、図示されたＮおよびＰのカップルはＴＥＣモジュールへ結合され、ここでそれらは電気的に連続して、また熱的に並行に接続される。ＴＥＣ１２０に印加される典型的な電圧は、約３Ｖから約５Ｖの範囲であり、１２Ｖまで上げることができる。ＴＥＣによって提供される局所冷却によって、ダイの全電力は、例えば、その正面からみてダイ上のいずれのポイントにおいても摂氏１００度のように、同じ最高温度の規格値を超過せずに増加させることができる。必要があれば、本発明の実施例に従って、フィードバック制御ループ１４０が、図１に概略的に示されるように、電源１３６によって電力が供給される電気回路に結合されてもよい。フィードバック制御ループ１４０は、ダイの温度を検出するためにダイ１１０に結合されるように概略的に示される温度センサＴＳを含む。さて、ＴＳは、次に、例えば、ＴＥＣに供給される電源１３６の電圧を規制することにより、ＴＥＣ１２０を通る電流を規制するフィードバック制御システムＦＣＳに信号を伝える。このように、フィードバック制御ループ１４０によって、ダイ１１０の温度の関数としてＴＥＣ１２０によって提供される冷却範囲の管理を行なうことができる。ＦＣＳは、１つの従来方式としてＴＥＣ１２０を通る電流を規制するために、ＴＳから温度信号を受け取るためにいずれかの従来のマイクロプロセッサを含んでいてもよい。
図１および後続の図はダイとしての要素１１０に関するが、本発明の実施例はダイを含むマイクロエレクトロニクス・アセンブリに制限されることはなく、それらの範囲内にＴＥＣによって達成される冷却を必要とするのに適したあらゆるマイクロエレクトロニクス装置を含むマイクロエレクトロニクス・アセンブリに及ぶことに注目されるべきである。加えて、図１は、複数のカップル（すなわち、電気的に接続されたＮおよびＰ型電極の複数の対）を含むＴＥＣモジュールを示すが、本発明の実施例は、その範囲内に単一のカップルからなるＴＥＣモジュールを含んでいてもよい。
本発明の実施例は、好ましくは、例えばアセンブリ１００は、冷却されるべきマイクロエレクトロニクス装置とＴＥＣとの間の熱接触抵抗を著しく減少させ、それにより、ホット・スポットでの比較的大きな温度低下が見込め、さらに所要の温度管理の効果を達成するために必要なＴＥＣへの入力電力をさらに削減させることができる。このように、ＴＥＣがはんだ、熱グリースまたはエポキシのような搭載材料によって冷却されるべきマイクロエレクトロニクス装置に搭載されている最先端技術によるＴＥＣ技術に比較して、本発明の実施例は、冷却されるべき装置とＴＥＣとの間のあらゆる熱接触抵抗を実質的に除去する方法で、搭載材料によって冷却されるべきマイクロエレクトロニクス装置に付けられることと対比して、アセンブリの一部として内蔵されるマイクロエレクトロニクス・アセンブリを提供する。
次に図２−図９ｃを参照すると、図１のアセンブリ１００のようなマイクロエレクトロニクス・アセンブリを製作する方法の様々なステージが示される。様々なステージは、以下さらに詳細に説明されるであろう。
図２に見られるように、内蔵ＴＥＣを含むマイクロエレクトロニクス・アセンブリを製作する第１ステージは、ダイ１１０のようなマイクロエレクトロニクス装置を提供し、ＴＥＣの対応するＮおよびＰ型電極対に電気的に結合するために適合した複数の第１の導体素子を提供することを含む。いくつかの実施例によれば、複数の導体素子は、ダイ１１０上に第１の導電層２００の形で相互接続金属化層をまず提供し、次に、複数の第１の導体素子を形成するために第１の導電層２００に相互接続パターンを提供することにより用意される。上記のように、ダイ１１０は、まず酸化物１１２の層を含み、次にその上に第１の導電層２００が、例えば約０．５％の銅を含むアルミニウム銅合金、または銅のみのようなあらゆる導電材料からなり、例えばスパッタリングまたは蒸着のような金属化層を堆積する周知の堆積方法によって堆積することができる。
次に図３ａ−図３ｄを参照して、内蔵ＴＥＣを含むマイクロエレクトロニクス・アセンブリを製作する方法は、第１の導電層２００中に相互接続パターンを提供することをさらに含む。相互接続パターンの用意により、ＴＥＣ１２０の個々のカップルに電力を供給するために、導電層２００から個々の導体素子が形成される。図３ａ−図３ｄは、第１の導電層２００に相互接続パターンを提供する１つの例を示し、その例は、相互接続パターンを層２００にエッチングするために、リソグラフィ、または、マスク／現像／エッチング手順を使用することを含む。特に、図３ａに見られるように、層２００中に相互接続パターンを用意することにより、第１の導電層２００上にレジスト層２１０が形成されることを含む。レジスト層は、周知技術のいずれかに従って、例えば、塗布機または現像機を用いる回転プロセスと通して、提供される。分配されるレジスト、その粘性、および、スピン速度と時間の量は、当業者によって認識されているように、最終レジスト厚および等質性の決定を支援する。従来のレジスト蒸着技術は、本発明の実施例に従って示されるように、レジスト層２１０を提供するために使用される。
次に図３ｂに見られるように、レジスト層２１０の予め定める部分が、層２００上に提供される相互接続パターンの機能として取り除かれる。図３ｂに示されるように、ある実施例によれば、レジスト層２１０の予め定める部分の除去は、図示されるようにレジスト層２１０を、マスク２２０を通る光に暴露することによって達成されるが、そのマスクは層２００上に提供される相互接続パターンに対応するパターンを表わし、その後、その露光された予め定める部分を現像液を用いて溶解する。マスク２２０によって提供される相互接続パターンは、マスク２２０およびレジスト層２１０を、例えば、ステッパにより図３ｂの破線の矢印で示されるＵＶ光のような光に暴露することによりにより、レジスト層２１０上に転写される。光の波長と強さ、および、露光時間は、当業者によって認識されるように、パターンを適切に露光する際の条件である。従来の露光パラメータが本発明の実施例に従って用いられる。その後、レジスト層の露出した部分は、周知な現像液を用いて溶解される。現像時間、温度、および、現像液の濃度は、露出したレジストを適切に溶解する条件である。従来の露光パラメータは、本発明の実施例に従って使用されてもよい。レジスト層２１０の予め定める部分の除去は、層２００上に提供される相互接続パターンを示すパターン化されたレジスト層２１０’を形成する。
次に図３ｃを参照して、層２００の予め定める部分は、層２００の上に提供される相互接続パターンの機能として削除される。図３ｃに示されるように、ある実施例によれば、層２００の予め定める部分の除去は、パターン化されたレジスト層’２１０によって保護されていない層２００の部分をエッチングすることにより達成される。本発明の実施例に従って、従来のエッチング・パラメータが使用される。例えば、ある実施例によれば、アルミニウムのエッチャ（etcher）のようなプラズマ（ドライ）エッチャが層２３０の保護されていない予め定める部分をエッチングするために使用される。レジストによって保護されている領域は、図１に示される第１の導体素子１２４，１２８，１３２を含む、パターン化された相互接続金属化層２００’の活性領域になるであろう。図３ｄに見られるように、エッチングが完了すると、アッシャ（asher）（また、プラズマ・エッチャの一種）は、第１のパターン化された金属化層２００’を形成するために残りのレジストを除去するために使用されてもよい。
図４に見られるように、内蔵ＴＥＣを含むマイクロエレクトロニクス・アセンブリを製作する方法は、パターン化された金属化層２００’上にＴＥ材料のＮ型層２３０を提供することをさらに含む。Ｎ型層２３０の用意は、ある実施例によれば、ドーパントが注入されたＴＥ材料プリカーサ（precursor）のＣＶＤまたはＰＶＤ蒸着、または、それとは別に蒸着後にサイト・ドーピング上で後続するＴＥ材料プリカーサのＣＶＤ蒸着を含む。Ｎ型ドーパントは、例として、リン、ヒ素、アンチモン、ビスマス、セレン、および、テルルを含む。
次に図５ａ−図５ｄを参照して、内蔵ＴＥＣを含むマイクロエレクトロニクス・アセンブリを製作する方法は、Ｎ型層２３０中に電極パターンを提供することをさらに含む。電極パターンは、層２３０から別個のＮ型電極を形成することにより用意される。図５ａ−図５ｄは、Ｎ型層２３０中に電極パターンを提供する１つの例を示すが、その例は、層２３０に電極パターンをエッチングするためにリソグラフィまたはマスク／現像／エッチング手順を使用することを含む。特に、図５ａに見られるように、層２３０中の電極パターンの用意は、第１の導電層２３０上にレジスト層２４０を用意することを含む。本発明の実施例に従って、従来のパラメータがレジスト層を提供するために使用されてもよい。例えば、レジスト層は、上記図３ａに関して述べられたのと同じ方法で提供されてもよい。
次に図５ｂに見られるように、Ｎ型層２３０の予め定める部分は、層２３０上に提供されるべきＮ型電極パターンの機能として取り除かれる。図３ｂに示されるように、ある実施例によれば、レジスト層２４０の予め定める部分の除去は、図示されるようにレジスト層２４０を、マスク２５０を通る光に暴露し、そのマスクは層２３０上に提供される電極パターンに対応するパターンを示しており、その後現像溶液を用いて露出した予め定める部分を溶解することにより達成される。マスク２５０によって提供される電極パターンは、マスク２５０およびレジスト２１０を、例えば、ステッパにより図５ｂの破線の矢印で示されるＵＶ光のような光に暴露することにより、レジスト層２４０上に転写される。本発明の実施例に従って従来の露光パラメータが使用されてもよい。例えば、露出は、上記図３ｂに関して述べられたのと同じ方法で達成される。その後、レジスト層の露出した部分は、周知なものとして、現像溶液を用いて溶解される。本発明の実施例に従って従来の現像パラメータが使用されてもよい。例えば、現像は、上記図３ｂに関して述べられたのと同じ方法で達成される。レジスト層２４０の予め定める部分の除去は、層２３０の上に提供される電極パターンを示すパターン化されたレジスト層２４０’を形成する。
次に図５ｃを参照して、層２３０の予め定める部分は、層２３０上に提供される電極パターンの機能として取り除かれる。図５ｃに示されるように、ある実施例によれば、層２３０の予め定める部分の除去は、パターン化されたレジスト層２４０’によって保護されていない層２３０の部分をエッチングすることにより達成される。本発明の実施例に従って従来のエッチング・パラメータが使用されてもよい。そのエッチングは、上記図３ｃに関して説明されたのと同じ方法で行なわれる。例えば、ある実施例によれば、アルミニウムのエッチャのようなプラズマ（ドライ）エッチャが層２３０の保護されていない予め定める部分をエッチングするために使用される。レジストによって保護される領域は、図１に示されるＮ型電極１１６になるであろう。図５ｄに見られるように、エッチングが完了すると、アッシャ（また、プラズマ・エッチャの一種）は、電極１１６を含むＴＥ材料のパターン化されたＮ型層に２３０’を形成するために残りのレジストを除去するために使用されてもよい。次に図６を参照して、本発明の実施例による内蔵ＴＥＣを含むマイクロエレクトロニクス・アセンブリを製作する方法は、酸化層２６０を層２００’，２３０’の上に提供することを含む。酸化層２６０は、当業者によって認識される周知の方法のいずれか１つに提供される。酸化層２６０は、図示されるように、電極１１６間および図示されるパターン化された導電層２００’の導体素子間の間隙を充填する。
次に図７ａ−図７ｄを参照して、内蔵ＴＥＣを含むマイクロエレクトロニクス・アセンブリを製作する方法は、酸化層２６０中の電極パターンを提供することをさらに含む。電極パターンは、層２６０中に散在した個別のＰ型電極を形成することにより用意される。図７ａ−図７ｄは、酸化層２６０中に電極パターンを提供する１つの例を示すが、その例は、層２６０に電極パターンをエッチングするためにリソグラフィまたはマスク／現像／エッチング手順を使用することを含む。特に、図７ａに見られるように、層２６０中の電極パターンの用意は、第１の導電層２６０上にレジスト層２７０を用意することを含む。本発明の実施例に従って、従来のパラメータがレジスト層を提供するために使用されてもよい。例えば、レジスト層は、上記図３ａに関して述べられたのと同じ方法で提供されてもよい。
次に図７ｂに見られるように、酸化層２６０の予め定める部分は、層２６０中に提供されるＰ型電極パターンの機能として取り除かれる。図７ｂに示されるように、ある実施例によれば、レジスト層２７０の予め定める部分の除去は、図示されるようにレジスト層２７０を、マスク２８０を通る光に暴露し、そのマスクは層２６０上に提供される電極パターンに対応するパターンを示しており、その後現像溶液を用いて露出した予め定める部分を溶解することにより達成される。マスク２８０によって提供される電極パターンは、マスク２８０およびレジスト２７０を、例えば、ステッパにより図７ｂの破線の矢印で示されるＵＶ光のような光に暴露することにより、レジスト層２７０上に転写される。本発明の実施例に従って従来の露光パラメータが使用されてもよい。例えば、露出は、上記図３ｂに関して述べられたのと同じ方法で達成される。その後、レジスト層の露出した部分は、周知なものとして、現像溶液を用いて溶解される。本発明の実施例に従って従来の現像パラメータが使用されてもよい。例えば、現像は、上記図３ｂに関して述べられたのと同じ方法で達成される。レジスト層２７０の予め定める部分の除去は、層２６０の上に提供される電極パターンを示すパターン化されたレジスト層２７０’を形成する。次に図７ｃを参照して、層２６０の予め定める部分は、層２６０上に提供される電極パターンの機能として取り除かれる。図７ｃに示されるように、ある実施例によれば、層２６０の予め定める部分の除去は、パターン化されたレジスト層２７０’によって保護されていない層２６０の部分をエッチングすることにより達成される。本発明の実施例に従って従来のエッチング・パラメータが使用される。そのエッチングは、上記図３ｃに関して説明されたのと同じ方法で行なわれる。例えば、ある実施例によれば、アルミニウムのエッチャのようなプラズマ（ドライ）エッチャが層２６０の保護されていない予め定める部分をエッチングするために使用される。レジストによって保護される領域は、図１に示されるＰ型電極１１８になるであろう。図７ｄに見られるように、エッチングが完了すると、アッシャ（また、プラズマ・エッチャの一種）は、ビア２６５を画定するＴＥ材料のパターン化されたＮ型層に２６０’を形成するために残りのレジストを除去するために使用されてもよい。
次に図８ａ−図８ｂを参照して、内蔵ＴＥＣを含むマイクロエレクトロニクス・アセンブリを製作する方法は、パターン化されたＩＬＤ層のビア中にＰ型電極を提供することをさらに含む。ある実施例に従うＰ型電極は、パターン化された酸化層２６０’のビア２６５中にＴＥ材料のＰ型レッグ２９０を含むＰ型材料３００を提供し、図１に示されるようなＰ型電極１１８を形成するためにその後材料３００をエッチングすることにより用意される。「レッグ」によって、簡単な説明の内容中に意味することは、ＴＥＣのコンポーネントを生成するための次のプロセスのために提供される材料の複数のブロックである。Ｐ型レッグ２９０を含むＰ型材料３００の用意は、ある実施例によれば、ドーパントが注入されたＴＥ材料プリカーサのＣＶＤまたはＰＶＤ蒸着、または、それとは別に蒸着後にサイト・ドーピング上で後続するＴＥ材料プリカーサのＣＶＤ蒸着を含み、その蒸着はＩＬＤ層上にＴＥ材料プリカーサの層を生成し、ホール中にＰ型電極が提供される。Ｐ型レッグ２９０を含むＰ型材料３００を用意した後に、レッグ２９０の一部を含む材料３００の一部は、図８ｂに見られるように、エッチングされ、図示されるようにＰ型電極およびパターン化された酸化層２６０”を生成する。
図９および図１０ａ−図１０ｄに見られるように、内蔵ＴＥＣを含むマイクロエレクトロニクス・アセンブリを製作する方法は、例えば対応する対のＮおよびＰ型電極に電気的に結合された図１に示される導体素子１２２，１２６，１３０，１３４のような複数の第２の導体素子を提供することを含む。第２の導体素子は、いくつかの実施例によれば、まず電極上に第２の導電層３１０の形状を備える相互接続金属化層を提供し、次に複数の第２の導体素子を形成するために第２の導電層３１０中に相互接続パターンを提供することを含む。第２の導電層３１０は、図９に示されるように、第１の導電層２００に類似しており、例えば、上述されたように約０．５％の銅を含むアルミニウム銅合金、あるいは銅のみのようなあらゆる導電材料からなり、例えばスパッタリングまたは蒸着のような金属化層を堆積する周知の堆積方法によって堆積することができる。
次に図１０ａ−図１０ｄを参照して、図１に示されるＴＥＣ１２０の個別のカップルに電力を供給するために、第１の導電層３１０中に相互接続パターンを提供することにより、導電層３１０から別個の導体素子が形成される。図１０ａ−図１０ｄは、第２の導電層３１０中に相互接続パターンを提供する１つの例を示し、その例は、層３１０に相互接続パターンをエッチングするために、リソグラフィまたはマスク／現像／エッチング手順を用いることを含む。特に、図１０ａに見られるように、層３１０中の相互接続パターンの用意は、第２の導電層３１０上にレジスト層３２０を用意することを含む。本発明の実施例に従う従来のパラメータがレジスト層を提供するために使用されてもよい。例えば、レジスト層は、上記図３ａに関して述べられたのと同じ方法で提供されてもよい。
次に図１０ｂに見られるように、レジスト層３２０の予め定める部分が層３１０上に提供される相互接続パターンの機能として取り除かれる。図１０ｂに示されるように、ある実施例に従って、レジスト層３２０の予め定める部分の除去が、図示されるようなマスク３３０を通して光をレジスト層３２０に暴露し、そのマスクは層３１０上に提供される相互接続パターンに対応するパターンを有しているが、その後現像液の使用により暴露した予め定める部分を溶解することにより達成される。マスク３３０によって提供される相互接続パターンは、マスク３３０およびレジスト層３２０を、例えばステッパにより図１０ｂの破線の矢印で示唆されるようにＵＶ光のような光に暴露させることによりレジスト層３２０上に転写される。光の波長および強さ、および、露光時間は、すべてパターンを適切に露出させる条件である。本発明の実施例に従う従来の露光パラメータが使用されてもよい。例えば、露光は、上記図３ｂに関して述べられたのと同じ方法で達成することができる。その後、レジスト層の露光された部分は、現像液を用いて周知な方法で溶解される。現像時間、温度、および、現像液の濃度は、すべて露光したレジストを適切に溶解する条件である。本発明の実施例に従う従来の現像パラメータが使用されてもよい。例えば、現像は、上記図３ｂに関して述べられたのと同じ方法で達成することができる。レジスト層３２０の予め定める部分を除去することにより、層３１０上に提供される相互接続パターンを示すパターン化されたレジスト層３２０’が形成される。次に図１０ｃを参照して、層３１０の予め定める部分が層３１０上に提供される相互接続パターンの機能として取り除かれる。図１０ｃ示されるように、ある実施例によれば、層３１０の予め定める部分の除去は、パターン化されたレジスト層３２０’によって保護されていない層３１０の一部をエッチングすることにより達成される。本発明の実施例に従う従来のエッチング・パラメータが使用されてもよい。そのエッチングは、上記図３ｃに関して述べられたのと同じ方法で達成することができる。例えば、ある実施例によれば、アルミニウムのエッチャのようなプラズマ（ドライ）エッチャが層３１０の保護されていない予め定める部分をエッチングするために使用されてもよい。レジストによって保護されている領域は、図１に示される第２の導体素子１２２，１２６，１３０，１３４を含む、パターン化された相互接続金属化層３１０’の活性領域になるであろう。図１０ｄに見られるように、エッチングが完了すると、アッシャ（また、プラズマ・エッチャの一種）は、パターン化された金属化層３１０’を形成するために残りのレジストを除去するために使用されてもよい。図１０ｄに示される製作ステージの完成により、内蔵ＴＥＣを含むマイクロエレクトロニクス・アセンブリ１００が形成され、それは図１に示されかつ上述された配置１０２に使用される。
本発明の実施例は、さらに、それらの範囲内にその各側面に単一の相互接続金属化導体素子を備えた単一のカップルＴＥＣのようなＴＥＣを含み、両方を電気的および熱的に並列に接続された排他的Ｐ型電極または排他的Ｎ型電極を含む。このような望ましいＴＥＣが本発明の実施例に従って提供され、ここで最も共通に使用されるダイより小さいダイの冷却が実施例により熟慮され、そのダイの冷却は２つのスポット上だけの冷却をその上に要求するものであり、および／または、Ｐ型およびＮ型電極の両方を含むＴＥＣに典型的に関連した電圧降下が回避される。
上述のように、冷却されるべきマイクロエレクトロニクス装置およびその上に搭載されたＴＥＣを含む先行技術のアセンブリでは、ＴＥＣ特性に関する効率の損失は、典型的にはＴＥＣが搭載されるマイクロエレクトロニクス装置の後部とその搭載されたＴＥＣとの間の熱抵抗によって引き起こされる。熱エネルギーがマイクロエレクトロニクス装置からＴＥＣに入るにつれて、熱抵抗によって温度降下が引き起こされる。ＴＥＣの冷却面（すなわち、マイクロエレクトロニクス装置に直接搭載された側面）の温度降下によって、ＴＥＣは、熱接触抵抗が存在しなかった場合より低い温度で動作させる。その結果、ＴＥＣによってマイクロエレクトロニクス装置のホット・スポットにもたらされる冷却低下が不利に行なわれる一方、ＴＥＣへ要求されるパワー入力が増加する。この点に関して図１１に言及され、冷却量または摂氏デルタＴ対ＴＥＣに提供される必要な電力であるワット量を示すグラフである。図１１に見られるように、本発明の実施例によるマイクロエレクトロニクス・アセンブリ中の内蔵ＴＥＣは、最先端技術によるマイクロエレクトロニクス装置に従来から搭載された比較対照となるＴＥＣによって提供される温度低下より大きい、少なくとも摂氏約１／２度の温度低下を提供することができる。
本発明による実施例の別の利点は、冷却されるマイクロエレクトロニクス装置のサイズおよび温度低下の仕様に特に調整されたＴＥＣの製作方法を提供することであり、先行技術のＴＥＣに対比して、それは一般にセット・サイズおよび形状の標準に従って製造され、その後、サイズと温度低下仕様に必要な最適化をしないでマイクロエレクトロニクス装置上に搭載される。本発明の実施例による製作方法によって、マイクロエレクトロニクス装置の製作者は、ＴＥＣ製作者からＴＥＣを個別に購入するよりむしろ、特定のニーズに適合した内蔵コンポーネントとしてＴＥＣを製作し、それからマイクロエレクトロニクス装置と共に同じものに集積することが可能となる利点を有している。
図１２を参照して、本発明の実施例が使用される多くの可能なシステム９００の１つが図示され、マイクロエレクトロニクス配置１０２はシステム９００のサブシステム１０００に使用されるマイクロエレクトロニクス・アセンブリ１００を含む。サブシステム１０００は、例えば、マイクロプロセッサを含む。代替となる実施例では、サブシステム１０００は特定用途向けＩＣ（ＡＳＩＣ）を含む。チップセット（例えば、グラフィックス、音および制御チップセット）に見られる集積回路も、本発明の実施例に従ってパッケージにされる。
図１２に示された実施例については、システム９００は、さらにメインメモリ１００２、グラフィック・プロセッサ１００４、大容量格納装置１００６、および／または、バス１１００を介して互いに結合された入出力モジュール１００８を含む。メモリ１００２の例は、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）およびダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）を含むが、これらに制限されるものではない。大容量格納装置１００６の例には、ハードディスク・ドライブ、コンパクト・ディスク・ドライブ（ＣＤ）、大容量光ディスク（ＤＶＤ）などを含むが、これらに制限されるものではない。入出力モジュール１００８の例には、キーボード、カーソル制御器、ディスプレイ、ネットワーク・インターフェイスなどを含むが、これらに制限されるものではない。バス１１００の例には、周辺機器制御インターフェイス（ＰＣＩ）バス、および、産業標準アーキテクチャ（ＩＳＡ）バスなどを含むが、これらに制限されるものではない。様々な実施例では、システム９００は、ワイヤレス携帯電話機、個人向け携帯型情報機器、ポケットＰＣ、タブレットＰＣ、ノートＰＣ、デスクトップ・コンピュータ、セットトップ・ボックス、メディア・センターＰＣ、ＤＶＤプレーヤ、および、サーバである。特定の実施例が好適な実施例の説明目的のためにここに図示され説明されたが、同じ目的を達成すると意図された広範囲に亘る代替または均等な実施が本発明の範囲を逸脱せずに示されかつ説明された特定の実施例の代わりに用いられることが当業者によって評価されるであろう。当業者は、本発明が極めて広範囲の実施例中で実施されることを容易に認識するであろう。このアプリケーションは、任意の順応またはここに議論された実施例のあらゆる適応または変動をも包含するように意図される。したがって、本発明は、その請求項とその均等によってのみ制限されることは明白に意図されるものである。
１００ マイクロエレクトロニクス・アセンブリ
１０２ マイクロエレクトロニクス配置
１１０ ダイ
１１６ Ｎ型電極
１１８ Ｐ型電極
１２０ ＴＥＣ
１３６ ＤＣ電源
１３７ 電気回路
１３８ ヒート・シンク
１４０ フィードバック制御ループ

Claims (5)

  1. マイクロエレクトロニクス・アセンブリにおいて、
    マイクロエレクトロニクス装置と、
    内蔵ＴＥＣと前記マイクロエレクトロニクス装置との間に搭載材料を介在させないで、前記マイクロエレクトロニクス装置に結合された内蔵ＴＥＣと、
    前記内蔵ＴＥＣに電気的に接続され、前記内蔵ＴＥＣに電流を供給するために適合した電源を含む電気回路と、
    前記マイクロエレクトロニクス装置の温度の関数として前記内蔵ＴＥＣによって提供される冷却の範囲を制御するために、前記マイクロエレクトロニクス装置のシリコン基板に直接結合された温度センサを有し、かつ前記内蔵ＴＥＣに結合された前記電気回路に結合されるフィードバック制御ループと、を含み、
    前記内蔵ＴＥＣは、Ｎ型電極、Ｐ型電極、および、前記Ｎ型電極と前記Ｐ型電極とを互いに電気的に結合する複数の導体素子を含む少なくとも１つのカップルからなり、前記カップルそれぞれにおいて、少なくとも１つの前記導体素子はそれぞれの前記Ｎ型電極および前記Ｐ型電極を越えて延びるとともに、前記マイクロエレクトロニクス装置と接触し、前記内蔵ＴＥＣは、５０ミクロンから２００ミクロンの範囲の厚さを有し、かつ、前記導体素子のそれぞれ、前記Ｎ型電極のそれぞれ、および、前記Ｐ型電極のそれぞれの間のパターン化された絶縁体層を含む、
    ことを特徴とするマイクロエレクトロニクス・アセンブリ。
  2. 前記フィードバック制御ループは、前記マイクロエレクトロニクス装置の温度を検出するために、前記マイクロエレクトロニクス装置の前記シリコン基板に結合される温度センサを含み、前記温度センサは、前記電源の電圧を制御することにより前記内蔵ＴＥＣを介して電流を制御する前記フィードバック制御ループに信号を伝えることを特徴とする請求項１記載のマイクロエレクトロニクス・アセンブリ。
  3. 前記マイクロエレクトロニクス装置から取り出された熱を放散するために、前記内蔵ＴＥＣに結合されたヒート・シンクをさらに含むことを特徴とする請求項１記載のマイクロエレクトロニクス・アセンブリ。
  4. 前記マイクロエレクトロニクス装置は、前記内蔵ＴＥＣに結合するために適合した側面上に酸化層を含むことを特徴とする請求項１記載のマイクロエレクトロニクス・アセンブリ。
  5. マイクロエレクトロニクス・システムであって、
    マイクロエレクトロニクス装置、および、
    内蔵ＴＥＣと前記マイクロエレクトロニクス装置との間に搭載材料を介在させないで、前記マイクロエレクトロニクス装置に結合された内蔵ＴＥＣ、から成るマイクロエレクトロニクス・アセンブリと、
    前記内蔵ＴＥＣに電気的に接続され、前記内蔵ＴＥＣに電流を供給するために適合した電源を含む電気回路と、
    前記マイクロエレクトロニクス装置の温度の関数として前記内蔵ＴＥＣによって提供される冷却の範囲を制御するために、前記マイクロエレクトロニクス装置のシリコン基板に直接結合された温度センサを有し、かつ前記内蔵ＴＥＣに結合された前記電気回路に結合されるフィードバック制御ループと、
    前記マイクロエレクトロニクス・アセンブリに結合されたグラフィック・プロセッサと、を含み、
    前記内蔵ＴＥＣは、Ｎ型電極、Ｐ型電極、および、前記Ｎ型電極と前記Ｐ型電極とを互いに電気的に結合する複数の導体素子を含む少なくとも１つのカップルからなり、前記カップルそれぞれにおいて、少なくとも１つの前記導体素子はそれぞれの前記Ｎ型電極および前記Ｐ型電極を越えて延びるとともに、前記マイクロエレクトロニクス装置と接触し、前記内蔵ＴＥＣは、５０ミクロンから２００ミクロンの範囲の厚さを有し、かつ、前記導体素子のそれぞれ、前記Ｎ型電極のそれぞれ、および、前記Ｐ型電極のそれぞれの間のパターン化された絶縁体層を含む、
    ことを特徴とするマイクロエレクトロニクス・システム。
JP2011278001A 2004-12-27 2011-12-20 内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法 Expired - Fee Related JP5846894B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/024,357 US8686277B2 (en) 2004-12-27 2004-12-27 Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same
US11/024,357 2004-12-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007548609A Division JP4922947B2 (ja) 2004-12-27 2005-12-27 内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2012099836A JP2012099836A (ja) 2012-05-24
JP5846894B2 true JP5846894B2 (ja) 2016-01-20

Family

ID=36147629

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007548609A Expired - Fee Related JP4922947B2 (ja) 2004-12-27 2005-12-27 内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法
JP2011278001A Expired - Fee Related JP5846894B2 (ja) 2004-12-27 2011-12-20 内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007548609A Expired - Fee Related JP4922947B2 (ja) 2004-12-27 2005-12-27 内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法

Country Status (8)

Country Link
US (2) US8686277B2 (ja)
EP (1) EP1834354B1 (ja)
JP (2) JP4922947B2 (ja)
KR (1) KR100897422B1 (ja)
CN (1) CN101091246B (ja)
SG (1) SG158173A1 (ja)
TW (1) TWI313077B (ja)
WO (1) WO2006072063A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686277B2 (en) 2004-12-27 2014-04-01 Intel Corporation Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same
US20060243315A1 (en) * 2005-04-29 2006-11-02 Chrysler Gregory M Gap-filling in electronic assemblies including a TEC structure
US8058724B2 (en) * 2007-11-30 2011-11-15 Ati Technologies Ulc Holistic thermal management system for a semiconductor chip
KR101524544B1 (ko) * 2008-03-28 2015-06-02 페어차일드코리아반도체 주식회사 펠티어 효과를 이용한 열전기 모듈을 포함하는 전력 소자패키지 및 그 제조 방법
US8598700B2 (en) 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
US8026567B2 (en) * 2008-12-22 2011-09-27 Taiwan Semiconductor Manufactuirng Co., Ltd. Thermoelectric cooler for semiconductor devices with TSV
TW201042789A (en) * 2009-04-02 2010-12-01 Basf Se Thermoelectric material coated with a protective layer
US8262894B2 (en) 2009-04-30 2012-09-11 Moses Lake Industries, Inc. High speed copper plating bath
DE102010029526B4 (de) 2010-05-31 2012-05-24 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element
US9515245B2 (en) * 2010-07-23 2016-12-06 King Abdullah University Of Science And Technology Apparatus, system, and method for on-chip thermoelectricity generation
US9331020B2 (en) * 2010-07-28 2016-05-03 Ali Yazdani Electronic interconnects and devices with topological surface states and methods for fabricating same
CN102130076B (zh) * 2010-12-25 2012-05-30 紫光股份有限公司 一种热电式计算机芯片散热器
JP5718671B2 (ja) * 2011-02-18 2015-05-13 国立大学法人九州大学 熱電変換材料及びその製造方法
GB2494880B (en) * 2011-09-21 2018-04-11 Bae Systems Plc Layer assembly for heat exchanger
US9203010B2 (en) 2012-02-08 2015-12-01 King Abdullah University Of Science And Technology Apparatuses and systems for embedded thermoelectric generators
CN102637816A (zh) * 2012-05-15 2012-08-15 厦门多彩光电子科技有限公司 Led半导体散热支架
DE112013006978B4 (de) * 2013-06-18 2021-12-16 Intel Corporation Integrierte thermoelektrische Kühlung
US9625186B2 (en) 2013-08-29 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Cooling system for 3D IC
TWI514528B (zh) 2013-10-04 2015-12-21 Lextar Electronics Corp 半導體晶片結構
US10559864B2 (en) 2014-02-13 2020-02-11 Birmingham Technologies, Inc. Nanofluid contact potential difference battery
JP6191512B2 (ja) * 2014-03-06 2017-09-06 富士通株式会社 熱電変換素子及びその製造方法
CN105336848B (zh) * 2014-06-12 2018-01-09 中芯国际集成电路制造(上海)有限公司 Mram器件的形成方法
US10544966B2 (en) 2015-07-23 2020-01-28 Cepheid Thermal control device and methods of use
JP7052200B2 (ja) * 2016-03-24 2022-04-12 三菱マテリアル株式会社 熱電変換モジュール
CN108511404B (zh) * 2017-02-28 2020-03-10 华为技术有限公司 芯片封装系统
CN107968315A (zh) * 2017-12-14 2018-04-27 苏州矩阵光电有限公司 一种半导体激光器
CN111370993A (zh) * 2020-04-15 2020-07-03 广东鸿芯科技有限公司 一种具有恒温控制功能的半导体激光器件及其制造方法
CN111370396B (zh) * 2020-04-15 2021-07-20 广东鸿芯科技有限公司 一种具有恒温控制功能的光电模块组件及其制造方法
US11649525B2 (en) 2020-05-01 2023-05-16 Birmingham Technologies, Inc. Single electron transistor (SET), circuit containing set and energy harvesting device, and fabrication method
US11417506B1 (en) 2020-10-15 2022-08-16 Birmingham Technologies, Inc. Apparatus including thermal energy harvesting thermionic device integrated with electronics, and related systems and methods
US11985895B2 (en) * 2021-05-17 2024-05-14 The United States Of America As Represented By The Secretary Of The Army Thermoelectrically actuated phase change thermal energy storage (TES) module
US11616186B1 (en) 2021-06-28 2023-03-28 Birmingham Technologies, Inc. Thermal-transfer apparatus including thermionic devices, and related methods

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887147A (en) * 1987-07-01 1989-12-12 Digital Equipment Corporation Thermal package for electronic components
JPH03167870A (ja) 1989-11-28 1991-07-19 Matsushita Electric Ind Co Ltd 半導体集積回路
JP4001104B2 (ja) 1994-06-20 2007-10-31 ヤマハ株式会社 半導体装置
US5837929A (en) * 1994-07-05 1998-11-17 Mantron, Inc. Microelectronic thermoelectric device and systems incorporating such device
JPH0964255A (ja) 1995-08-25 1997-03-07 Murata Mfg Co Ltd 半導体装置
JPH11214598A (ja) 1998-01-23 1999-08-06 Takeshi Aoki 大規模集積回路（ｌｓｉ）チップの冷却方法
US6388185B1 (en) * 1998-08-07 2002-05-14 California Institute Of Technology Microfabricated thermoelectric power-generation devices
JP2000077580A (ja) * 1998-08-28 2000-03-14 Nissan Motor Co Ltd 温度制御型半導体装置
JP4121679B2 (ja) * 1998-11-18 2008-07-23 株式会社小松製作所 温度調節器及びその製造方法
US6250085B1 (en) 1999-05-26 2001-06-26 Eliahou Tousson Temperature self-regulated integrated circuits and devices
US6196002B1 (en) * 1999-06-24 2001-03-06 Advanced Micro Devices, Inc. Ball grid array package having thermoelectric cooler
DE10022726C2 (de) * 1999-08-10 2003-07-10 Matsushita Electric Works Ltd Thermoelektrisches Modul mit verbessertem Wärmeübertragungsvermögen und Verfahren zum Herstellen desselben
JP3874396B2 (ja) * 2000-01-13 2007-01-31 パイオニア株式会社 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置
US6614109B2 (en) 2000-02-04 2003-09-02 International Business Machines Corporation Method and apparatus for thermal management of integrated circuits
US6958523B2 (en) * 2000-09-15 2005-10-25 Texas Instruments Incorporated On chip heating for electrical trimming of polysilicon and polysilicon-silicon-germanium resistors and electrically programmable fuses for integrated circuits
US6559538B1 (en) 2000-10-20 2003-05-06 Bae Systems Information And Electronic Systems Integration Inc. Integrated circuit device having a built-in thermoelectric cooling mechanism
US6588217B2 (en) 2000-12-11 2003-07-08 International Business Machines Corporation Thermoelectric spot coolers for RF and microwave communication integrated circuits
US6800933B1 (en) 2001-04-23 2004-10-05 Advanced Micro Devices, Inc. Integrated circuit cooling device
US6674128B1 (en) 2001-04-27 2004-01-06 Advanced Micro Devices, Inc. Semiconductor-on-insulator device with thermoelectric cooler on surface
JP2003017763A (ja) * 2001-07-02 2003-01-17 Okano Electric Wire Co Ltd 熱電モジュール用基板およびその製造方法並びに熱電モジュール用基板を用いた熱電モジュール
JP2003243731A (ja) 2001-12-12 2003-08-29 Yaskawa Electric Corp 半導体基板、半導体装置の製造方法およびその駆動方法
JP4147800B2 (ja) * 2002-04-02 2008-09-10 ソニー株式会社 熱電変換装置の製造方法
JP2005524989A (ja) * 2002-05-08 2005-08-18 フォーセン テクノロジー インク 高効率固体光源及びその使用方法及びその製造方法
US6981380B2 (en) * 2002-12-20 2006-01-03 Intel Corporation Thermoelectric cooling for microelectronic packages and dice
JP2004228485A (ja) 2003-01-27 2004-08-12 Hitachi Ltd 半導体チップ積層パッケージ構造、及び、かかるパッケージ構造に好適な半導体装置
CN100397671C (zh) * 2003-10-29 2008-06-25 京瓷株式会社 热电换能模块
JP4485865B2 (ja) * 2004-07-13 2010-06-23 Ｏｋｉセミコンダクタ株式会社 半導体装置、及びその製造方法
US8686277B2 (en) 2004-12-27 2014-04-01 Intel Corporation Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same

Also Published As

Publication number Publication date
JP4922947B2 (ja) 2012-04-25
US8686277B2 (en) 2014-04-01
SG158173A1 (en) 2010-01-29
US20060137732A1 (en) 2006-06-29
JP2012099836A (ja) 2012-05-24
EP1834354A1 (en) 2007-09-19
KR100897422B1 (ko) 2009-05-14
EP1834354B1 (en) 2020-11-25
JP2008526035A (ja) 2008-07-17
CN101091246A (zh) 2007-12-19
WO2006072063A1 (en) 2006-07-06
US20150332987A1 (en) 2015-11-19
TWI313077B (en) 2009-08-01
TW200637042A (en) 2006-10-16
KR20070095377A (ko) 2007-09-28
CN101091246B (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
JP5846894B2 (ja) 内蔵熱電冷却機を備えるマイクロエレクトロニクス・アセンブリおよびその製造方法
KR101026618B1 (ko) 마이크로전자 패키지 및 그것의 상호접속 피쳐 냉각 방법
JP3566657B2 (ja) 集積熱電冷却器を備えた半導体デバイスおよびそれを製造する方法
KR100865595B1 (ko) 써모일렉트릭 나노-와이어 디바이스
JP4464974B2 (ja) ダイを冷却するための熱電素子を有するマイクロエレクトロニクスアセンブリ及びその製造方法
JP2004235639A (ja) 熱電素子を備えた微細加工素子およびその製造方法
US11756856B2 (en) Package architecture including thermoelectric cooler structures
US9847272B2 (en) Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
US9099427B2 (en) Thermal energy dissipation using backside thermoelectric devices
JP4942807B2 (ja) フリップチップ半導体素子の熱電冷却器
US11694942B2 (en) Annular silicon-embedded thermoelectric cooling devices for localized on-die thermal management
JP2005294760A (ja) 半導体装置
US20090071525A1 (en) Cooling Hot-Spots by Lateral Active Heat Transport
Wang On-chip thermoelectric cooling of semiconductor hot spot
TWM623690U (zh) 線路板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140408

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140415

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140606

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151124

R150 Certificate of patent or registration of utility model

Ref document number: 5846894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees