JP5825012B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5825012B2
JP5825012B2 JP2011209879A JP2011209879A JP5825012B2 JP 5825012 B2 JP5825012 B2 JP 5825012B2 JP 2011209879 A JP2011209879 A JP 2011209879A JP 2011209879 A JP2011209879 A JP 2011209879A JP 5825012 B2 JP5825012 B2 JP 5825012B2
Authority
JP
Japan
Prior art keywords
temperature detection
semiconductor element
semiconductor device
pair
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011209879A
Other languages
English (en)
Other versions
JP2013073969A (ja
Inventor
林太郎 淺井
林太郎 淺井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011209879A priority Critical patent/JP5825012B2/ja
Publication of JP2013073969A publication Critical patent/JP2013073969A/ja
Application granted granted Critical
Publication of JP5825012B2 publication Critical patent/JP5825012B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
特許文献１には、半導体基板の表面に、半導体基板の温度を検出するための温度検出用ダイオードが形成された半導体装置が開示されている。この半導体装置では、温度検出用ダイオードのアノード層はアノード電極に接続され、カソード層はカソード電極に接続されている。これらアノード電極とカソード電極は、半導体基板上に形成されている。アノード電極とカソード電極には一定の電圧が印加され、両電極間（即ち、温度検出用ダイオード）を流れる電流を検出することで、半導体基板の温度が検出される。
特開２０１１−６６１８４号公報
特許文献１の半導体装置では、温度検出用ダイオードが、半導体基板の表面に１個のみ形成されている。このため、特許文献１の半導体装置では、半導体基板の表面のうち最も高温になると考えられる位置に温度検出用ダイオードを形成し、その位置の近傍の温度を検出している。しかしながら、半導体装置を量産した場合、半導体装置によっては最も高温となる場所が異なることがある。例えば、半導体基板と放熱板とを接合するハンダ層の一部にボイドが形成された場合、ボイドが形成された位置の温度が最も高くなることがある。ボイドが形成される位置は一定とはならないため、最も高温になると考えられる位置とボイドが形成される位置とは異なる場合がある。そのため、１個の温度検出用ダイオードによってその近傍の温度のみを測定していては、半導体装置で発生する異常発熱を検出できない場合がある。
本明細書では、半導体装置で発生する異常発熱をより確実に検出することができる構造を有する半導体装置を開示する。
本明細書で開示する半導体装置は、半導体素子と、一対の電極と、半導体素子内の互いに異なる位置に設けられており、一対の電極の一方に一端が接続される一方で、一対の電極の他方に他端が接続されている複数個の第１温度検出素子と、を備える。複数個の第１温度検出素子のそれぞれについて、一対の電極間において当該第１温度検出素子と直列に接続されている抵抗素子をさらに備える。複数個の第１温度検出素子のうち、半導体素子の中央に最も近い部分に配置される第１温度検出素子と直列に接続されている抵抗素子の抵抗値は、その他の第１温度検出素子に直列に接続される抵抗素子の抵抗値よりも小さい。
上記の半導体装置では、複数個の第１温度検出素子が、半導体素子内の互いに異なる位置に設けられ、複数個の第１温度検出素子のそれぞれは、一対の電極に互いに並列に接続されている。そのため、一対の電極間に一定の電圧を印加すると、複数個の第１温度検出素子のそれぞれに一定の電圧が印加される。その結果、複数個の第１温度検出素子のそれぞれにおいて、当該第１温度検出素子の近傍の温度に応じた電流が流れる。従って、一対の電極間を流れる電流は、各第１温度検出素子を流れた電流の和となる。そのため、一対の電極間を流れる電流を検出することで、いずれかの第１温度検出素子の近傍で温度が高温となっているか否かを判断することができる。すなわち、上記の半導体装置では、半導体素子内の複数個所のいずれかにおいて異常発熱が生じているか否かを検出することができる。従って、上記の半導体装置では、温度検出用ダイオードを１個のみ備える従来の構成と比較して、半導体装置で起こる異常発熱をより確実に検出し得る。さらに、複数個の第１温度検出素子を備えていても、第１温度検出素子毎に電極を設けるのではなく、これらが一対の電極間に並列に接続されているので、半導体装置が大型化することを抑制することができる。
また、上記の構成によると、抵抗素子の抵抗値を調整することで、各第１温度検出素子に適切な重みを付けることができ、半導体装置の異常発熱を適切に検出することができる。例えば、発熱による影響の小さい部分（耐熱性の高い部分）に設置される第１温度検出素子に大きい抵抗値の抵抗素子を接続し、発熱による影響の大きい部分（耐熱性の低い部分）に設置される第１温度検出素子に小さい抵抗値の抵抗素子を接続する又は抵抗素子を接続しないことによって、発熱による影響の大きい部分の温度変化が検出され易いようにすることができる。
半導体素子の中央に最も近い部分に配置される第１温度検出素子は、半導体素子の中央に配置されていることが好ましい。
上記の半導体装置は、半導体素子の一方の表面に接続される放熱板と、半導体素子の他方の表面に接続される端子と、半導体素子と放熱板の少なくとも一部と端子の少なくとも一部を被覆するモールド樹脂と、モールド樹脂内であって半導体素子と接触しない位置に配置された少なくとも１個の第２温度検出素子をさらに備えていてもよい。第２温度検出素子の一端は一対の電極の一方に接続されており、第２温度検出素子の他端は一対の電極の他方に接続されていてもよい。この構成によると、半導体素子内の複数個所のいずれかにおいて異常発熱が生じているか否かを検出することができるとともに、さらに、モールド樹脂内であって半導体素子と接触しない位置で異常発熱が生じているか否かをも検出することができる。従って、上記の半導体装置では、半導体装置で発生する異常発熱をより確実に検出することができる。
上記の半導体装置は、一対の電極に一定の電圧を印加する定電圧源と、定電圧源により一対の電極の間に一定の電圧を印加したときに、一対の電極の間に流れる電流を計測する電流計をさらに備えてもよい。
半導体素子は、当該半導体素子に電流が流れるオン状態と、当該半導体素子に電流が流れないオフ状態とに切替可能となっていてもよい。上記の半導体装置は、半導体素子のオン／オフ状態を制御するための駆動信号を半導体素子に供給する制御装置をさらに備えていてもよい。制御装置は、電流計で検出される電流値から半導体装置に異常発熱が生じていると判断される場合に、半導体装置に異常発熱が生じていないと判断される場合に比べて、半導体素子をオン状態とする時間ｔｏｎとオフ状態とする時間ｔｏｆｆとの比ｔｏｎ／ｔｏｆｆを小さくするようにしてもよい。この構成によると、半導体装置に異常発熱が生じているときに、半導体装置の駆動が抑えられるため、半導体装置の熱による破壊を防止することができる。
第１実施例の半導体装置を模式的に示すブロック図。 第１実施例の半導体装置の動作を示すグラフ。 第２実施例の半導体装置を模式的に示すブロック図。 図３の半導体装置の具体的構成の一例を示す図。
（第１実施例）
図１に示すように、本実施例の半導体装置２は、半導体素子１０と、モールド樹脂２０と、電流計３０と、定電圧源４０と、制御装置５０を備えている。半導体素子１０は、その外周がモールド樹脂２０で被覆されている。
半導体素子１０は、電力用のスイッチング素子であり、本実施例では、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられている。半導体素子２０は、Ｓｉ、ＳｉＣ、ＧａＮ等により形成することができる。
半導体素子１０の表面には、３個の信号パッド１２、１４、１６が設けられている。また、半導体素子１０内には、５個の温度検出ダイオードＤ１〜Ｄ５と、５個の抵抗素子Ｒ１〜Ｒ５が設けられている。温度検出ダイオードＤ１〜Ｄ５と、抵抗素子Ｒ１〜Ｒ５とは、半導体素子１０の非セル領域（ＩＧＢＴが形成されていない領域）に形成されている。信号パッド１２、１４、１６は、半導体素子１０の非セル領域の上方に形成されている。
信号パッド１２、１４、１６は、Ａｌ等の導電材料によって形成されている。本実施例では、信号パッド１２、１４は、温度検出ダイオードＤ１〜Ｄ５からの検出信号を出力するために用いられる。一方、信号パッド１６は、外部の制御装置５０から出力されるゲート信号（小電流の信号）を入力するために用いられる。ゲート信号は、半導体素子１０のオン／オフ状態を制御するための駆動信号である。
５個の温度検出ダイオードＤ１〜Ｄ５は、互いに、半導体素子１０内の非セル領域の異なる位置に形成されている。具体的には、温度検出ダイオードＤ３は半導体素子１０の略中央に配置されており、温度検出ダイオードＤ１、Ｄ２、Ｄ４、Ｄ５は半導体素子１０の４つのコーナ部にそれぞれ配置されている。図１に示すように、５個の温度検出ダイオードＤ１〜Ｄ５は、いずれも、アノード側の端子が抵抗素子Ｒ１〜Ｒ５を介して信号パッド１４に接続され、カソード側の端子が信号パッド１２に接続されている。各温度検出ダイオードＤ１〜Ｄ５は、それぞれ、半導体素子１０内のうち、当該温度検出ダイオードが形成されている位置の近傍の温度を検出する。本実施例では、温度検出ダイオードＤ１〜Ｄ５は、いずれも、検出温度が上昇すると抵抗値が上昇する特性を備えている。
５個の抵抗素子Ｒ１〜Ｒ５は、それぞれ、一対の信号パッド１２、１４間において、対応する温度検出ダイオードＤ１〜Ｄ５と直列に接続されている。抵抗素子Ｒ１〜Ｒ５の抵抗値は互いに異ならせることができる。例えば、半導体素子１０の４つのコーナ部に配置される温度検出ダイオードＤ１、Ｄ２、Ｄ４、Ｄ５と直列に接続される抵抗素子Ｒ１、Ｒ２、Ｒ４、Ｒ５の抵抗値は同一とし、半導体素子１０の略中央に配置される温度検出ダイオードＤ３と直列に接続される抵抗素子Ｒ３は抵抗素子Ｒ１、Ｒ２、Ｒ４、Ｒ５の抵抗値より小さくすることができる。このような構成とすると、後述するように半導体素子１０の略中央の温度変化が検出され易くなる。
なお、以下では、温度検出ダイオードＤ１と、一対の信号パッド１２、１４間において当該温度検出ダイオードＤ１と直列に接続されている抵抗素子Ｒ１との組合せを組合せＡ１と呼ぶ場合がある。同様に、Ｄ２とＲ２との組合せ、Ｄ３とＲ３との組合せ、Ｄ４とＲ４との組合せ、Ｄ５とＲ５との組合せを、それぞれ、組合せＡ２、Ａ３、Ａ４、Ａ５と呼ぶ場合がある。
モールド樹脂２０は、上記の半導体素子１０を被覆する絶縁樹脂により形成されている。モールド樹脂２０には、例えば、エポキシ、ポリイミド等の絶縁樹脂を用いることができる。なお、図１には示していないが、モールド樹脂２０は、半導体素子１０の裏面電極と接合される放熱板や、半導体素子の表面電極と接合されるリードフレームの一端等を、半導体素子１０とともに被覆している。
定電圧源４０は、正極側が信号パッド１４に接続されているとともに、負極側が信号パッド１２に接続されている。定電圧源４０は、一対の信号パッド１２、１４間に一定の電圧を印加する。
電流計３０は、定電圧源４０によって一対の信号パッド１２、１４間に一定の電圧を印加した際に、一対の信号パッド１２、１４の間に流れる電流Ｉを計測する。電流計３０が計測した電流Ｉの値は、制御装置５０に出力される。
制御装置５０は、信号パッド１６にゲート信号（小電流の信号）を入力する装置である。制御装置５０は、電流計３０で計測した電流値が電流計３０から入力され、その電流値に応じて、半導体素子１０をオン状態にするゲート信号の単位時間当りの出力時間（デューティ比）を変化させることができる。半導体素子１０をオン状態にするゲート信号の単位時間当りの出力時間が変化すると、半導体素子１０をオン状態とする時間ｔｏｎと、オフ状態とする時間ｔｏｆｆとの比ｔｏｎ／ｔｏｆｆも変化する。
本実施例の半導体装置２における電流の流れをさらに詳しく説明する。上記の定電圧源４０によって一対の信号パッド１２、１４間に一定の電圧を印加すると、一対の信号パッド１２、１４に互いに並列に接続されている組合せＡ１〜Ａ５のそれぞれに一定の電圧が印加される。その結果、組合せＡ１〜Ａ５には、それぞれ、異なる電流Ｉ１〜Ｉ５が流れる。即ち、一対の信号パッド１２、１４間を流れる電流Ｉは、各電流Ｉ１〜Ｉ５の和となる。
上述の通り、本実施例では、温度検出ダイオードＤ１〜Ｄ５は、温度が上昇すると抵抗値が上昇する特性を備える。そのため、各組合せＡ１〜Ａ５の抵抗値（例えば組合せＡ１の場合、温度検出ダイオードＤ１と抵抗素子Ｒ１の合成抵抗値）は、温度検出ダイオードＤ１〜Ｄ５が検出する温度に応じて変化する。従って、組合せＡ１〜Ａ５に流れる電流Ｉ１〜Ｉ５の値は、それぞれ、温度検出ダイオードＤ１〜Ｄ５が検出する温度に応じた値となる。
従って、本実施例の半導体装置２では、電流計３０で一対の信号パッド１２、１４間を流れる電流Ｉの値を検出することで、制御装置５０は、温度検出ダイオードＤ１〜Ｄ５のいずれかの近傍で温度が高温となっているか否かを判断することができる。即ち、本実施例の半導体装置２では、半導体素子１０内の複数個所のいずれかにおいて異常発熱が生じているか否かを検出することができる。
続いて、制御装置５０が行う制御の内容を、図２を参照して説明する。図２は、本実施例の半導体装置２における、経過時間Ｔと電流計３０が計測する電流値Ｉとの関係を示すグラフである。
図２の例では、時間Ｔ０〜Ｔ１の間は、温度検出ダイオードＤ１〜Ｄ５がいずれも異常発熱を検出していない。即ち、半導体装置２は通常状態で駆動されている。この場合、電流計３０が計測する電流値はＩｘを示している。半導体装置２が通常状態で駆動されている間は、制御装置５０は、半導体素子１０をオン状態にするゲート信号の単位時間当りの出力時間を所定時間に維持している。そのため、半導体素子１０をオン状態とする時間ｔｏｎと、オフ状態とする時間ｔｏｆｆとの比ｔｏｎ／ｔｏｆｆも所定の値で維持されている。
図２の例では、Ｔ１の時点で、半導体装置２で異常発熱が発生する。即ち、Ｔ１の時点で、温度検出ダイオードＤ１〜Ｄ５のいずれか１個以上が異常な高温を検出する。その結果、Ｔ１の時点から、電流計３０が計測する電流値Ｉが低下し始める。なお、Ｔ１の時点では、制御装置５０は、半導体素子１０をオン状態にするゲート信号の単位時間当りの出力時間をまだ変化させない。
続くＴ２の時点で、電流計３０が計測する電流値Ｉが所定の閾値Ｉｙを下回る。制御装置５０は、電流値Ｉが所定の閾値Ｉｙを下回ると、半導体装置２で異常発熱が発生していると判断する。その場合、制御装置５０は、半導体素子１０をオン状態にするゲート信号の単位時間当りの出力時間を、上記所定時間よりも少なくする。その結果、ｔｏｎ／ｔｏｆｆの値も、上記所定の値より小さくなる。制御装置５０がこのような制御を行うと、半導体素子１０がオン状態である時間が、半導体装置２で異常発熱が発生する前（即ち通常状態で駆動されている間）と比較して短くなり、半導体装置２の駆動が抑えられる。なお、制御装置５０によって半導体装置２の駆動が抑えられた直後は、半導体装置２は、しばらくの間は温度上昇を続ける。そのため、電流計３０が計測する電流値Ｉは一時的にＩｚまで低下する。その後、半導体装置２の駆動が抑えられた状態が継続するため、半導体装置２の温度が低下して、異常発熱状態が解消される。その場合、電流値ＩはＩｘに戻る。その結果、半導体装置２の熱による破壊が防止される。なお、電流計３０で計測する電流値Ｉが閾値Ｉｙ以上となると、制御装置５０は、半導体装置２の駆動状態を通常状態に復帰させる。これによって、半導体装置２の駆動状態が抑えられた状態が解消される。
以上、第１実施例の半導体装置２について説明した。上記の通り、本実施例の半導体装置２では、温度検出ダイオードＤ１〜Ｄ５が、半導体素子１０内の互いに異なる位置に設けられている。また、組合せＡ１〜Ａ５は、それぞれ、一対の信号パッド１２、１４間に並列に接続されている。そのため、定電圧源４０によって一対の信号パッド１２、１４間に一定の電圧を印加すると、組合せＡ１〜Ａ５のそれぞれに一定の電圧が印加される。その結果、組合せＡ１〜Ａ５それぞれにおいて、温度検出ダイオードＤ１〜Ｄ５の近傍の温度に応じた電流Ｉ１〜Ｉ５が流れる。従って、一対の信号パッド１２、１４間を流れる電流Ｉは、各組合せＡ１〜Ａ５を流れた電流の和Ｉ１〜Ｉ５となる。そのため、一対の信号パッド１２、１４間を流れる電流を検出することで、いずれかの温度検出ダイオードの近傍で温度が高温となっているか否かを判断することができる。すなわち、上記の半導体装置２では、半導体素子１０内の複数個所のいずれかにおいて異常発熱が生じているか否かを検出することができる。従って、上記の半導体装置２では、温度検出用ダイオードを１個のみ備える従来の構成と比較して、半導体装置２で起こる異常発熱をより確実に検出することができる。さらに、複数個の温度検出ダイオードＤ１〜Ｄ５を備えていても、これらが一対の信号パッド１２、１４間に並列に接続されているので、信号パッドを温度検出ダイオードＤ１〜Ｄ５毎に設ける必要はない。そのため、半導体装置２が大型化することを抑制することができる。
さらに、本実施例では、一対の信号パッド１２、１４間において、温度検出ダイオードＤ１〜Ｄ５のそれぞれについて、当該温度検出ダイオードと直列に抵抗素子Ｒ１〜Ｒ５が接続されている。これら抵抗素子Ｒ１〜Ｒ５の抵抗値は互いに異ならせることができる。従って、抵抗素子Ｒ１〜Ｒ５の抵抗値を調整することで、各温度検出ダイオードＤ１〜Ｄ５に適切な重みを付けることができ、半導体装置２の異常発熱を適切に検出することができる。なお、上述した実施例では、抵抗素子Ｒ１、Ｒ２、Ｒ４、Ｒ５の抵抗値を同一とし、抵抗素子Ｒ３の抵抗値をこれらよりより小さくしたが、このような例に限られない。例えば、発熱による影響の小さい部分（耐熱性の高い部分）に設置される温度検出ダイオードに大きい抵抗値の抵抗素子を接続し、発熱による影響の大きい部分（耐熱性の低い部分）に設置される温度検出ダイオードに小さい抵抗値の抵抗素子を接続することによって、発熱による影響の大きい部分の温度変化が検出され易いようにすることができる。
また、上述の通り、本実施例の半導体装置２では、制御装置５０は、電流計３０で検出される電流値Ｉが所定の閾値Ｉｙを下回る場合に、半導体装置２に異常発熱が生じていると判断する。その場合、制御装置５０は、半導体素子１０をオン状態にするゲート信号の単位時間当りの出力時間を調整し、半導体装置２の駆動を抑える。従って、半導体装置２の熱による破壊を防止することができる。
本実施例では、一対の信号パッド１２、１４が「一対の電極」の一例である。温度検出ダイオードＤ１〜Ｄ５のそれぞれが「第１温度検出素子」の一例である。
（第２実施例）
第２実施例の半導体装置１０２について説明する。図３に示すように、本実施例の半導体装置１０２も、第１実施例と同様に、半導体素子１０と、モールド樹脂２０と、電流計３０と、定電圧源４０と、制御装置５０とを備える。
本実施例の半導体装置１０２は、温度検出ダイオードＤ１１〜Ｄ１５及び抵抗素子Ｒ１１〜Ｒ１５の配置が第１実施例とは異なる。なお、本実施例でも、温度検出ダイオードＤ１１〜Ｄ１５は、いずれも、検出温度が上昇すると抵抗値が上昇する特性を備えている。また、抵抗素子Ｒ１１〜Ｒ１５の抵抗値は互いに異なる。
温度検出ダイオードＤ１１〜Ｄ１３は、互いに、半導体素子１０内の非セル領域の異なる位置に形成されている。３個の温度検出ダイオードＤ１１〜Ｄ１３は、いずれも、信号パッド１４及び信号パッド１２に接続されている。また、抵抗素子Ｒ１１〜Ｒ１３は、それぞれ、対応する温度検出ダイオードＤ１１〜Ｄ１３と直列に接続されている。
一方、温度検出ダイオードＤ１４、Ｄ１５は、互いに、モールド樹脂２０内であって、半導体素子１０と接触しない位置に配置されている。温度検出ダイオードＤ１４、Ｄ１５は、いずれも、アノード側の端子がリードフレーム１１０に接続されるとともに、カソード側の端子がリードフレーム１２０に接続されている。リードフレーム１１０、１２０は、モールド樹脂２０内に配置されている。リードフレーム１１０は、ワイヤ１１２を介して、半導体素子１０の信号パッド１２と接続されている。同様に、リードフレーム１２０は、ワイヤ１２２を介して、半導体素子１０の信号パッド１４と接続されている。また、抵抗素子Ｒ１４、Ｒ１５は、それぞれ、一対のリードフレーム１１０、１２０間において、対応する温度検出ダイオードＤ１４、Ｄ１５と直列に接続されている。
以下では、温度検出ダイオードＤ１１と当該検出ダイオードＤ１１と直列に接続されている抵抗素子Ｒ１１との組合せを組合せＡ１１と呼ぶ場合がある。同様に、Ｄ１２とＲ１２の組合せ、Ｄ１３とＲ１３の組合せを、それぞれ、組合せＡ１２、Ａ１３、と呼ぶ場合がある。また、温度検出ダイオードＤ１４と当該検出ダイオードＤ１４と直列に接続されている抵抗素子Ｒ１４との組合せを組合せＡ１４と呼び、Ｄ１５とＲ１５の組合せを組合せＡ１５と呼ぶ場合がある。上記の通り、本実施例では、５個の組合せＡ１〜Ａ５は、一対のリードフレーム１１０、１２０間において、互いに並列に接続されている。
本実施例では、定電圧源４０は、その正極側がリードフレーム１２０に接続されているとともに、その負極側がリードフレーム１１０に接続されている。また、電流計３０は、一対のリードフレーム１１０、１２０間に流れる電流Ｉを計測する。電流計３０が計測した電流Ｉの値は、制御装置５０に出力される。なお、本実施例の制御装置５０が行う制御の内容は第１実施例と同様である。
本実施例の半導体装置１０２の具体的構成の一例を、図４を参照して説明する。図４の例では、半導体素子１０の裏面電極（図示しない）に、ハンダ１５０を介して放熱板１６０が接合されている。また、半導体素子１０の表面電極（図示しない）には、ハンダ１４０を介してリードフレーム１３０の一端側が接合されている。また、モールド樹脂２０は、半導体素子１０と、放熱板１６０と、リードフレーム１３０の一端側と、ワイヤ１１２、１２２と、リードフレーム１１０、１２０の一端側とを被覆している。温度検出ダイオードＤ１４は、ハンダ１５０内に配置されている。即ち、温度検出ダイオードＤ１４は、ハンダ１５０の温度を検出する。温度検出ダイオードＤ１５は、モールド樹脂２０内に配置されている。即ち、温度検出ダイオードＤ１５は、モールド樹脂２０の温度を検出する。なお、図４では、半導体素子１０内に設けられている組合せＡ１１〜Ａ１３（図３参照）は図示されていない。
本実施例の半導体装置１０２における電流の流れをさらに詳しく説明する。上記の定電圧源４０によって一対のリードフレーム１１０、１２０間に一定の電圧を印加すると、一対の信号パッド１２０、１１０に互いに並列に接続されている組合せＡ１１〜Ａ１５のそれぞれに一定の電圧が印加される。その結果、図３に示すように、組合せＡ１１〜Ａ１５には、それぞれ、異なる電流Ｉ１１〜Ｉ１５が流れる。即ち、一対のリードフレーム１１０、１２０間を流れる電流Ｉは、各電流Ｉ１１〜Ｉ１５の和となる。
本実施例の半導体装置２では、電流計３０で一対のリードフレーム１１０、１２０間を流れる電流Ｉの値を検出することで、制御装置５０は、温度検出ダイオードＤ１１〜Ｄ１５のいずれかの近傍で温度が高温となっているか否かを判断することができる。即ち、本実施例の半導体装置１０２では、半導体素子１０内の複数個所のいずれかにおいて異常発熱が生じているか否かを検出することができるとともに、ハンダ１５０内やモールド樹脂２０内（図４参照）で異常発熱が生じているか否かをも検出することができる。従って、本実施例の半導体装置１０２では、半導体装置１０２で起こる異常発熱をより確実に検出することができる。
本実施例では、一対のリードフレーム１１０、１２０が「一対の電極」の一例である。温度検出ダイオードＤ１１〜Ｄ１３のそれぞれが「第１温度検出素子」の一例である。また、温度検出ダイオードＤ１４、Ｄ１５のそれぞれが「第２温度検出素子」の一例である。また、リードフレーム１３０が「端子」の一例である。
上記の各実施例の変形例を以下に列挙する。
（１）複数個の温度検出ダイオードの一部についてのみ、直列に抵抗素子を接続するようにしてもよい。この変形例の場合も、抵抗素子が接続されている温度検出ダイオードでは、抵抗素子が接続されていない温度検出ダイオードと比較して、温度変化に伴う電流値の変化率が小さくなる。従って、例えば、発熱による影響の小さい部分に設置される温度検出ダイオードに抵抗素子を接続し、発熱による影響の大きい部分に設置される温度検出ダイオードに抵抗素子を接続しないことによって、発熱による影響の大きい部分の温度変化が検出され易いようにすることができる。また、複数個の温度検出ダイオードのいずれにも抵抗素子を接続しないようにしてもよい。
（２）温度検出素子には、温度検出ダイオードに代えて、サーミスタ等他の温度検出素子を用いてもよい。
（３）複数個の温度検出ダイオードは、検出温度が上昇すると抵抗値が低下する特性を備えるものであってもよい。その場合、制御装置５０は、電流計３０で検出される電流値Ｉが所定の閾値を上回る場合に、半導体装置に異常発熱が生じていると判断する。
（４）制御装置５０は、半導体装置に異常発熱が生じていると判断する場合に、半導体素子１０をオン状態にするゲート信号の出力を停止してもよい。
（５）半導体素子１０には、ＩＧＢＴに限らず、ＭＯＳＦＥＴやダイオード等の他のパワー半導体素子が用いられていてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：半導体装置
１０：半導体素子
１２、１４、１６：信号パッド
２０：モールド樹脂
３０：電流計
４０：定電圧源
５０：制御装置
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５：温度検出ダイオード
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５：抵抗素子
１０２：半導体装置
１１０、１２０、１３０：リードフレーム
１１２、１２２：ワイヤ
１４０、１５０：ハンダ
１６０：放熱板
Ｄ１１、Ｄ１２、Ｄ１３、Ｄ１４、Ｄ１５：温度検出ダイオード
Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５：抵抗素子

Claims (5)

  1. 半導体素子と、
    一対の電極と、
    半導体素子内の互いに異なる位置に設けられており、前記一対の電極の一方に一端が接続される一方で、前記一対の電極の他方に他端が接続されている複数個の第１温度検出素子と、を備え、
    前記複数個の第１温度検出素子のそれぞれについて、前記一対の電極間において当該第１温度検出素子と直列に接続されている抵抗素子をさらに備え、
    前記複数個の第１温度検出素子のうち、半導体素子の中央に最も近い部分に配置される第１温度検出素子と直列に接続されている抵抗素子の抵抗値は、その他の第１温度検出素子に直列に接続される抵抗素子の抵抗値よりも小さい、
    半導体装置。
  2. 前記半導体素子の中央に最も近い部分に配置される第１温度検出素子は、半導体素子の中央に配置されている、
    請求項１に記載の半導体装置。
  3. 前記半導体素子の一方の表面に接続される放熱板と、
    前記半導体素子の他方の表面に接続される端子と、
    前記半導体素子と、前記放熱板の少なくとも一部と、前記端子の少なくとも一部を被覆するモールド樹脂と、
    前記モールド樹脂内であって前記半導体素子と接触しない位置に配置された少なくとも１個の第２温度検出素子と、をさらに備えており、
    前記第２温度検出素子の一端は前記一対の電極の一方に接続されており、前記第２温度検出素子の他端は前記一対の電極の他方に接続されている、
    請求項１又は２に記載の半導体装置。
  4. 前記一対の電極に一定の電圧を印加する定電圧源と、
    前記定電圧源により前記一対の電極の間に一定の電圧を印加したときに、前記一対の電極の間に流れる電流を計測する電流計と、をさらに備える、請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記半導体素子は、当該半導体素子に電流が流れるオン状態と、当該半導体素子に電流が流れないオフ状態とに切替可能となっており、
    前記半導体素子のオン／オフ状態を制御するための駆動信号を前記半導体素子に供給する制御装置をさらに備え、
    前記制御装置は、前記電流計で検出される電流値から半導体装置に異常発熱が生じていると判断される場合に、前記半導体装置に異常発熱が生じていないと判断される場合に比べて、前記半導体素子をオン状態とする時間ｔｏｎとオフ状態とする時間ｔｏｆｆとの比ｔｏｎ／ｔｏｆｆを小さくする、
    請求項４に記載の半導体装置。
JP2011209879A 2011-09-26 2011-09-26 半導体装置 Expired - Fee Related JP5825012B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011209879A JP5825012B2 (ja) 2011-09-26 2011-09-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011209879A JP5825012B2 (ja) 2011-09-26 2011-09-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2013073969A JP2013073969A (ja) 2013-04-22
JP5825012B2 true JP5825012B2 (ja) 2015-12-02

Family

ID=48478264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011209879A Expired - Fee Related JP5825012B2 (ja) 2011-09-26 2011-09-26 半導体装置

Country Status (1)

Country Link
JP (1) JP5825012B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6698388B2 (ja) * 2016-03-14 2020-05-27 ローム株式会社 半導体装置
JP7033049B2 (ja) * 2018-11-16 2022-03-09 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
JP7383917B2 (ja) * 2019-07-11 2023-11-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2021089981A (ja) * 2019-12-04 2021-06-10 株式会社デンソー 半導体装置
JP7467918B2 (ja) 2020-01-09 2024-04-16 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2013073969A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
JP6924207B2 (ja) 結合部の温度と電流の検知
JP5645782B2 (ja) パワーモジュール
JP5825012B2 (ja) 半導体装置
JP2008072848A (ja) 半導体装置
JP6045611B2 (ja) ゲート駆動回路
JP2011258623A (ja) パワー半導体システム
JP6070635B2 (ja) 半導体装置
JP2013106464A (ja) 半導体装置
JP4920319B2 (ja) 半導体素子の寿命予測回路
JP5574898B2 (ja) パワーモジュール
KR20090113174A (ko) 부하구동장치
US6680513B2 (en) Semiconductor device
JP2006237331A (ja) 過温度検出回路及び過温度保護回路
JP2009165285A (ja) 半導体装置
JP4323299B2 (ja) 半導体装置
JP2012199385A (ja) 半導体装置と制御手段とを備えるシステム、及び、半導体装置を流れる電流の制御方法
JP6222002B2 (ja) 電流遮断装置
CN111354721B (zh) 半导体装置
JP2008147683A (ja) 半導体装置
JP2010199149A (ja) 半導体装置
JPWO2020250445A1 (ja) 電力変換装置、半導体チップの寿命診断装置、及び半導体チップの寿命診断方法
JP4710131B2 (ja) 半導体装置
JP7088048B2 (ja) 半導体装置
JP2020085559A (ja) 半導体装置
JP2009302183A (ja) 接続不良検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150928

R151 Written notification of patent or utility model registration

Ref document number: 5825012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees