JP5814804B2 - 半導体製造装置および半導体製造方法 - Google Patents

半導体製造装置および半導体製造方法 Download PDF

Info

Publication number
JP5814804B2
JP5814804B2 JP2012007904A JP2012007904A JP5814804B2 JP 5814804 B2 JP5814804 B2 JP 5814804B2 JP 2012007904 A JP2012007904 A JP 2012007904A JP 2012007904 A JP2012007904 A JP 2012007904A JP 5814804 B2 JP5814804 B2 JP 5814804B2
Authority
JP
Japan
Prior art keywords
reaction chamber
oily silane
wafer
semiconductor manufacturing
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012007904A
Other languages
English (en)
Other versions
JP2012164977A (ja
Inventor
鈴木 邦彦
邦彦 鈴木
博信 平田
博信 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2012007904A priority Critical patent/JP5814804B2/ja
Publication of JP2012164977A publication Critical patent/JP2012164977A/ja
Application granted granted Critical
Publication of JP5814804B2 publication Critical patent/JP5814804B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、例えばSiソースガスを用いて半導体ウェーハ上に成膜を行うために用いられる半導体製造装置および半導体製造方法に関する。
例えば、Siのエピタキシャル成長装置においては、反応室内にキャリアガスとしてHガスを、ソースガスとしてSiHClガスやSiHClガスなどを用い、これらを混合したガスがプロセスガスとして供給される。そして、ウェーハ温度を例えば1100℃程度とし、水素還元反応によりSiをウェーハ上にSiをエピタキシャル成長させる。
この際、反応室内のサセプタなどの部材に堆積したポリシリコンなどの反応副生成物を除去する。このため、定期的にHClガスなどの塩素系ガスを用いたクリーニング(エッチング処理)が行われる。このとき、反応室内には反応副生成物としてSi−H−Clの重合体が生成され、排気口付近で冷却されて、オイリーシラン(反応性ポリシロキサン)として堆積する。
このように堆積したオイリーシランは、排気系の閉塞を防ぐために、通常、定期的に行われる反応室のメンテナンスの際に除去される。しかしながら、大気開放の際に、表面が大気中の水分と反応して、Hガス、HClガスを発生するという問題がある。
特開2008−112919号公報(請求項1など)
オイリーシランは、反応室が大気開放されると、表面が大気中の水分と反応してHガス、HClガスを発生するものの、表面がSiOとなって固化し、それ以上の反応は抑えられる。垂直面においては、堆積したオイリーシランは殆どSiOとなって固化するので問題ない。
しかし、水平面においてオイリーシランがある程度溜まると、オイリーシランを剥離する際、固化部分の下層の未反応のオイリーシランが、激しく反応する。このため、Hガスの発火、爆発の危険性がある。特に、大気開放頻度が低く、オイリーシランが溜まりやすい枚葉式のエピタキシャル成長装置において問題となる。
また、湿式、乾式で大気開放することなくオイリーシランの除去を行うことが検討されている。しかしながら、オイリーシランは表面が酸化すると下層への反応が抑制されるため、酸化と表面除去を繰り返し行う必要があり、スループットに影響するという問題がある。
そこで、本発明は、上記従来技術の問題に鑑み、スループットを低下させることなく、オイリーシランの安全な除去が可能な半導体製造装置および半導体製造方法を提供することを目的とする。
本発明の一態様の半導体製造装置は、ガス供給口およびガス排出口を有し、ウェーハが導入される反応室と、反応室のガス供給口から反応室内にプロセスガスを供給するプロセスガス供給機構と、反応室内に設けられ、ウェーハを保持するウェーハ保持部材と、反応室内に設けられ、ウェーハ保持部材で保持されたウェーハを所定の温度に加熱するヒータと、ウェーハ保持部材をウェーハと共に回転させる回転駆動制御機構と、反応室のガス排出口から反応室内のガスを排出するガス排出機構と、反応室の外部に設けられるドレインと、反応室の底面に設けられ、少なくとも一部に傾斜面を有し、反応室の壁面から滴下するオイリーシランを受けドレインに逐次導入するオイリーシラン受け部と、を備える。
また、本発明の一態様の半導体製造方法は、反応室内にウェーハを導入し、ウェーハを所定温度で加熱し、ウェーハを回転させ、ウェーハ上にSiソースガスを含むプロセスガスを供給することにより、ウェーハ上に成膜し、余剰のプロセスガスを排出するとともに、成膜の過程で生成され、反応室の壁面から滴下されるオイリーシランを、反応室の底面に設けられ、少なくとも一部に傾斜面を有するオイリーシラン受け部において受け、このオイリーシラン受け部を介して、反応室の外部に設けられたドレインに逐次導入し、反応室の外側に排出する。
本発明の一態様によれば、半導体製造工程におけるスループットを低下させることなく、オイリーシランの安全な除去が可能となる。
本発明の実施形態1のエピタキシャル成膜装置の構造を示す断面図。 本発明の実施形態1のオイリーシラン受け部を示す上面図および斜視図。 本発明の実施形態2のエピタキシャル成膜装置の構造を示す断面図。 本発明の実施形態2のオイリーシラン受け部を示す上面図。
以下、本発明の実施形態について図面を用いて詳細に説明する。
(実施形態1)
図1に、本実施形態の半導体製造装置であるエピタキシャル成膜装置の断面図を示す。図に示すように、例えばφ200mmのウェーハwが成膜処理される反応室11には、反応室11上方より、トリクロロシラン、ジクロロシランなどのソースガスを含むプロセスガスなどを、所定の流量でウェーハw上に供給するためのガス供給機構12と接続されたガス供給口12aが設置されている。反応室11の内壁には、例えば石英からなり、反応室11の清掃時には取り外し可能なライナー11aが設けられている。反応室11下方には、例えば2箇所に、ガスを排出し、反応室11内の圧力を一定(常圧)に制御するためのガス排出機構13と配管接続されたガス排出口13aが配置されている。反応室11の底部には、反応室11の壁面から滴下されるオイリーシランを受け取り、誘導するオイリーシランの案内溝としてオイリーシラン受け部14aが設置されている。また、オイリーシラン受け部14aの底面にはオイリーシランを排出するオイリーシラン排出口14bが形成されている。オイリーシラン排出口14bには、オイリーシランを反応室11の外に排出するドレイン14cが接続されている。そして、ドレイン14cの下方には、バルブ14dを介してオイリーシランを溜めるタンク14eが接続されている。
図2は、本実施形態のオイリーシラン受け部14aを示す図である。図2Aにオイリーシラン受け部14aの上面図、図2Bにオイリーシラン受け部14aの斜視図をそれぞれ示す。図2Aに示すように、ガス排出口13aの外周部から、反応室11の外部にオイリーシランを導入する導入部であるオイリーシラン受け部14aは、回転軸18aの周囲に設けられている。このオイリーシラン受け部14aは、例えば鏡面加工されたSUS(Steel Use Stainless)で構成されている。また、上面側から見ると、オイリーシラン受け部14aには、ガス排出口13aとオイリーシラン排出口14bが同一円周上で交互に等間隔で配置されている。
また、図2Bに示すように、オイリーシラン受け部14aは、オイリーシラン受け部14a自体にオイリーシランが溜まらないように、頂部から底部に向かって傾斜したテーパを有している。そして、オイリーシラン受け部14aの一対の頂部にはガス排出口13aが設けられ、一対の底部にはオイリーシラン排出口14bがそれぞれ設けられている。このため、壁面からオイリーシラン受け部14aに滴下されたオイリーシランは底部方向に誘導され、最も低い位置(底部)に設けられたオイリーシラン排出口14bより排出される機構となっている。尚、オイリーシラン排出口14bは、オイリーシラン受け部14aの底部ごとに設けられている。底部の数は例えば1〜4個の中で任意に変更可能であり、図2Bに示すようにガス排出口13aの数が2つの場合には底部の数も2つとすると好適である。
また、図2Bに示すように、2つのガス排出口13aの開口部分は、オイリーシラン受け部14aの頂部よりも上方に位置しているため、反応室11の内壁からオイリーシラン受け部14a上に滴下されたオイリーシランはガス排出口13aに入り込まない。そして、ガス排出口13aとガス排出機構13を接続する配管は、オイリーシラン受け部14aの外周部下方に伸びている。
また、タンク14e内には、必要に応じてオイリーシラン量を検知する検知機構(図示せず)や、ガス排出用のポンプ(図示せず)などが設置される。
反応室11上部には、ガス供給口12aから供給されたプロセスガスを、ウェーハw上に整流状態で供給するための整流板15が設置されている。そして、その下方には、ウェーハwを保持するための保持部材であるサセプタ16が、回転部材であるリング17上に設置されている。なお、保持部材は環状のホルダであってもよい。リング17は、ウェーハwを所定の回転速度で回転させる回転軸18a、モータ(図示せず)などから構成される回転駆動制御機構18と接続されている。
リング17内部には、ウェーハwを加熱するために、例えばSiCからなるディスク状のヒータ19が設置されている。なお、ヒータ19には均一に加熱するために、パターンが形成されていてもよい。ヒータ19としては、さらにウェーハw周縁部を加熱するための環状のヒータを用いてもよく、効率的に加熱するためのリフレクタを有していてもよい。
このように構成されるエピタキシャル成膜装置を用いて、例えば、φ200mmのSiウェーハw上に、Siエピタキシャル膜が形成される。
先ず、反応室11にウェーハwを搬入し、ウェーハwが載置されたサセプタ16を、リング17上に載置する。そして、ウェーハwの面内温度が均一に例えば1100℃となるように、ヒータ19の温度を1500〜1600℃に制御する。
そして、回転駆動制御機構18により、ウェーハwを、例えば900rpmで回転させるとともに、プロセスガスを、ガス供給機構12よりガス供給口12aを介して、整流板15を介して整流状態でウェーハw上に供給する。プロセスガスは、例えばジクロロシラン濃度が2.5%となるように、Hなどの希釈ガスにより希釈され、例えば50SLMで供給される。
余剰となったジクロロシラン、希釈ガスを含むプロセスガス、反応副生成物であるHClなどのガスは、サセプタ16の外周より下方に排出される。さらに、これらのガスは、ガス排出口13aを介してガス排出機構13より排出され、反応室11内の圧力が一定(例えば常圧)に制御される。このようにして、ウェーハw上にSiエピタキシャル膜を成長させる。
このとき、ガス排出口13aの近傍の石英ライナー11aと反応室11の内壁との間隙や、石英ライナー11aの内壁には、余剰のプロセスガスなどのガスより生成されたオイリーシランが堆積するが、ガス排出口13aの外周部に設置されたオイリーシラン受け部14aに滴下し、オイリーシラン排出口14b、ドレイン14c、バルブ14dを経てタンク14eに溜められる。
そして、タンク14e内に所定量のオイリーシランが溜まったことが検知機構(図示せず)で検知されると、バルブ14dを閉にして、継手よりタンク14eを分離する。そして、ドラフト内などの安全な環境下でオイリーシランを処理する。その際、発生するH、HClなどのガスを回収して再利用することも可能である。
なお、反応室11をメンテナンスする際、反応室11の壁面などに堆積したオイリーシランは、大気開放時に殆どSiOとなり固化するが、より安全性を向上させるために、予めOガスを流し、SiOとした上で、大気開放することが好ましい。固化したSiOは、他の堆積物(反応副生成物)とともに除去される。
本実施形態によれば、反応室11外にオイリーシランを排出するドレイン14cや排出されたオイリーシランを溜めるタンク14eを設け、タンク14eを反応室11から分離して処理することにより、スループットを低下させることなく、オイリーシランの安全な除去が可能となる。
(実施形態2)
本実施形態において、実施形態1とエピタキシャル成膜装置の構成は同様であるが、排気を横方向とすることにより、オイリーシラン受け部を回転軸18aの周囲に複数個設けている点で実施形態1と異なっている。
図3に、本実施形態の半導体製造装置であるエピタキシャル成膜装置の断面図を示す。実施形態1と同様の構成であるが、反応室21の下方壁面に、ガス排出機構23と配管接続されたガス排出口23aが配置され、反応室21の底面には、オイリーシラン受け部24aが設けられている。また、オイリーシラン受け部24aの下端にはオイリーシランを排出するオイリーシラン排出口24bが形成されている。オイリーシラン排出口24bには、オイリーシランを反応室21の外に排出するドレイン24cが接続されている。そして、ドレイン24cの下方には、バルブ24dを介してオイリーシランを溜めるタンク24eが接続されている。
なお、オイリーシラン受け部24aは、オイリーシランが溜まらないように、オイリーシラン排出口24bの口径が反応室21の底面側の開口部分の口径より小さいテーパ形状を有することが好ましい。
このように構成されるエピタキシャル成膜装置を用いて、実施形態1と同様に、例えば、φ200mmのSiウェーハw上に、Siエピタキシャル膜が形成される。そして、実施形態1と同様に、成膜の際に生成され、堆積したオイリーシランは、オイリーシラン受け部24a、オイリーシラン排出口24b、ドレイン24c、バルブ24dを経て、タンク24eに溜められた後、実施形態1と同様に処理され、同様にメンテナンスが行われる。
本実施形態によれば、実施形態1と同様に、反応室21外にオイリーシランを排出するドレイン24cや排出されたオイリーシランを溜めるタンク24eを設け、タンク24eを反応室21から分離して処理することにより、スループットを低下させることなく、オイリーシランの安全な除去が可能となる。
これら実施形態によれば、半導体ウェーハにエピタキシャル膜などの高品質の膜を形成する半導体製造装置において、安全にメンテナンスを行うことが可能となる。また、安全性を向上させても、スループットを低下させることがない。このため、半導体ウェーハや、素子形成工程及び素子分離工程を経て形成される半導体装置において、高い生産性を得ることが可能となる。
特に、N型ベース領域、P型ベース領域や、絶縁分離領域などに、40μm以上の厚膜成長が必要な、パワーMOSFETやIGBTなどのパワー半導体装置を形成するためのエピタキシャル成膜装置として、好適に用いることができる。
また、これら実施形態においては、Si単結晶層(エピタキシャル膜)形成の場合を説明したが、本実施形態は、ポリSi層形成時にも適用することも可能である。また、例えばSiO膜やSi膜などSi膜以外の成膜や、例えばGaAs層、GaAlAsやInGaAsなど化合物半導体などにおいても適用することも可能である。
その他要旨を逸脱しない範囲で、種々変形して実施することができる。
11、21…反応室
12…ガス供給機構
12a…ガス供給口
13、23…ガス排出機構
13a、23a…ガス排出口
14a、24a…オイリーシラン受け部
14b、24b…オイリーシラン排出口
14c、24c…ドレイン
14d、24d…バルブ
14e、24e…タンク
15…整流板
16…サセプタ
17…リング
18…回転駆動制御機構
19…ヒータ

Claims (10)

  1. ガス供給口およびガス排出口を有し、ウェーハが導入される反応室と、
    前記反応室の前記ガス供給口から前記反応室内にプロセスガスを供給するプロセスガス供給機構と、
    前記反応室内に設けられ、前記ウェーハを保持するウェーハ保持部材と、
    前記反応室内に設けられ、前記ウェーハ保持部材で保持された前記ウェーハを所定の温度に加熱するヒータと、
    前記ウェーハ保持部材を前記ウェーハと共に回転させる回転駆動制御機構と、
    前記反応室の前記ガス排出口から前記反応室内のガスを排出するガス排出機構と、
    前記反応室の外部に設けられるドレインと、
    前記反応室の底面に設けられ、少なくとも一部に傾斜面を有し、前記反応室の壁面から滴下するオイリーシランを受け前記ドレインに逐次導入するオイリーシラン受け部と、
    を備えることを特徴とする半導体製造装置。
  2. 前記ガス排出口は、前記オイリーシラン受け部の上面から突出して設置されることを特徴とする請求項1の半導体製造装置。
  3. 前記ガス排出口は、前記反応室の壁面の下部に設置されることを特徴とする請求項に記載の半導体製造装置。
  4. 前記オイリーシラン受け部は、前記反応室の内壁面に沿って形成され、前記ガス排出口近傍を頂部として、この頂部から前記ドレインが設けられる底部に向かって下方に傾斜し、前記反応室の前記壁面より滴下された前記オイリーシランを前記ドレインへ誘導する案内溝を備えることを特徴とする請求項に記載の半導体製造装置。
  5. 記オイリーシラン受け部は、複数個形成され、前記反応室の前記底面側の口径より前記ドレイン側の口径が小さいことを特徴とする請求項に記載の半導体製造装置。
  6. 前記ドレインに接続され、前記オイリーシランを溜めた状態で、前記反応室から分離可能なタンクを更に備えることを特徴とする請求項2乃至請求項5のいずれか一項に記載の半導体製造装置。
  7. 前記タンクの内部に溜められた前記オイリーシランの量を検知する検知機構を更に備えることを特徴とする請求項6の半導体製造装置。
  8. 反応室内にウェーハを導入し、
    前記ウェーハを所定温度で加熱し、
    前記ウェーハを回転させ、前記ウェーハ上にSiソースガスを含むプロセスガスを供給することにより、前記ウェーハ上に成膜し、
    余剰のプロセスガスを排出するとともに、前記成膜の過程で生成され、前記反応室の壁面から滴下されるオイリーシランを、前記反応室の底面に設けられ、少なくとも一部に傾斜面を有するオイリーシラン受け部において受け、このオイリーシラン受け部を介して、前記反応室の外部に設けられたドレインに逐次導入し、前記反応室の外側に排出すること特徴とする半導体製造方法。
  9. 前記オイリーシランが導入される前記ドレインに接続されたタンクを前記反応室から分離した後、前記オイリーシランを処理することを特徴とする請求項8に記載の半導体製造方法。
  10. 前記タンクの内部に溜められた前記オイリーシランの量を検知し、前記検知した量に基づいて前記タンクを前記反応室から分離することを特徴とする請求項9に記載の半導体製造方法。
JP2012007904A 2011-01-18 2012-01-18 半導体製造装置および半導体製造方法 Active JP5814804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012007904A JP5814804B2 (ja) 2011-01-18 2012-01-18 半導体製造装置および半導体製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011007736 2011-01-18
JP2011007736 2011-01-18
JP2012007904A JP5814804B2 (ja) 2011-01-18 2012-01-18 半導体製造装置および半導体製造方法

Publications (2)

Publication Number Publication Date
JP2012164977A JP2012164977A (ja) 2012-08-30
JP5814804B2 true JP5814804B2 (ja) 2015-11-17

Family

ID=46491084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012007904A Active JP5814804B2 (ja) 2011-01-18 2012-01-18 半導体製造装置および半導体製造方法

Country Status (3)

Country Link
US (1) US8597429B2 (ja)
JP (1) JP5814804B2 (ja)
KR (2) KR20120083851A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183603A (ja) 2016-03-31 2017-10-05 東芝メモリ株式会社 エピタキシャル成長装置
JP7293178B2 (ja) * 2020-09-17 2023-06-19 株式会社東芝 成膜装置
US20220122820A1 (en) * 2020-10-20 2022-04-21 Tokyo Electron Limited Substrate processing apparatus
US11427910B2 (en) * 2020-10-20 2022-08-30 Sky Tech Inc. Atomic layer deposition equipment capable of reducing precursor deposition and atomic layer deposition process method using the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622525A (ja) 1985-06-27 1987-01-08 Matsushita Electric Ind Co Ltd 気相反応装置
US5173336A (en) 1991-01-22 1992-12-22 Santa Barbara Research Center Metal organic chemical vapor deposition (MOCVD) reactor with recirculation suppressing flow guide
EP0560617A3 (en) * 1992-03-13 1993-11-24 Kawasaki Steel Co Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
JP3292540B2 (ja) 1993-03-03 2002-06-17 東京エレクトロン株式会社 熱処理装置
JPH08186081A (ja) 1994-12-29 1996-07-16 F T L:Kk 半導体装置の製造方法及び半導体装置の製造装置
JPH09289187A (ja) 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体製造装置
JP3606497B2 (ja) 1996-10-03 2005-01-05 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JPH1050615A (ja) 1996-07-30 1998-02-20 Toshiba Microelectron Corp 枚葉式気相成長装置
EP0854210B1 (en) 1996-12-19 2002-03-27 Toshiba Ceramics Co., Ltd. Vapor deposition apparatus for forming thin film
JPH1167675A (ja) 1997-08-21 1999-03-09 Toshiba Ceramics Co Ltd 高速回転気相薄膜形成装置及びそれを用いる高速回転気相薄膜形成方法
JP2000173925A (ja) 1998-12-02 2000-06-23 Toshiba Corp 半導体製造装置
JP2000223484A (ja) * 1999-01-27 2000-08-11 Benkan Corp 半導体製造装置用副生成物除去装置
JP2000256856A (ja) * 1999-03-11 2000-09-19 Tokyo Electron Ltd 処理装置及び処理装置用真空排気システム及び減圧cvd装置及び減圧cvd装置用真空排気システム及びトラップ装置
JP2002009063A (ja) * 2000-06-23 2002-01-11 Hitachi Kokusai Electric Inc 半導体製造装置
JP4450299B2 (ja) 2000-06-30 2010-04-14 コバレントマテリアル株式会社 薄膜気相成長方法及び薄膜気相成長装置
JP3587776B2 (ja) 2000-10-10 2004-11-10 東京エレクトロン株式会社 塗布装置及び塗布方法
US6869641B2 (en) 2002-07-03 2005-03-22 Unaxis Balzers Ltd. Method and apparatus for ALD on a rotary susceptor
US7344755B2 (en) * 2003-08-21 2008-03-18 Micron Technology, Inc. Methods and apparatus for processing microfeature workpieces; methods for conditioning ALD reaction chambers
US20050103265A1 (en) 2003-11-19 2005-05-19 Applied Materials, Inc., A Delaware Corporation Gas distribution showerhead featuring exhaust apertures
JP2007201147A (ja) * 2006-01-26 2007-08-09 Furukawa Co Ltd ハイドライド気相成長装置
US7691203B2 (en) 2006-01-27 2010-04-06 Air Water Inc. Film forming apparatus
JP5010235B2 (ja) * 2006-10-26 2012-08-29 株式会社ニューフレアテクノロジー 気相成長方法
JP4802977B2 (ja) 2006-10-31 2011-10-26 東京エレクトロン株式会社 熱処理装置の運転方法、熱処理装置及び記憶媒体
US8282733B2 (en) * 2007-04-02 2012-10-09 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor apparatus
JP4280782B2 (ja) * 2007-04-10 2009-06-17 東京エレクトロン株式会社 半導体製造装置のガス供給システム
US7967912B2 (en) 2007-11-29 2011-06-28 Nuflare Technology, Inc. Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
JP2009270143A (ja) 2008-05-02 2009-11-19 Nuflare Technology Inc サセプタ、半導体製造装置及び半導体製造方法

Also Published As

Publication number Publication date
US20120184054A1 (en) 2012-07-19
KR20120083851A (ko) 2012-07-26
US8597429B2 (en) 2013-12-03
KR101495004B1 (ko) 2015-02-24
JP2012164977A (ja) 2012-08-30
KR20140082621A (ko) 2014-07-02

Similar Documents

Publication Publication Date Title
US9139933B2 (en) Semiconductor substrate manufacturing apparatus
US7967912B2 (en) Manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device
JP4956470B2 (ja) 半導体製造装置および半導体製造方法
CN101812724B (zh) 硅成膜装置及其使用方法
JP5996084B2 (ja) ヒータ昇降型基板処理装置
JP5814804B2 (ja) 半導体製造装置および半導体製造方法
JP2012028737A (ja) 半導体製造装置、半導体製造方法及び半導体製造装置のクリーニング方法
JP4933399B2 (ja) 半導体製造方法および半導体製造装置
US20130052754A1 (en) Vapor growth method and vapor growth apparatus
KR101633557B1 (ko) 반도체 제조장치 및 반도체 제조방법
KR102591376B1 (ko) 성막 방법 및 성막 장치
TWI626730B (zh) 外延晶片的製造方法
JP5757748B2 (ja) 半導体製造装置および半導体製造方法
JP2010153483A (ja) 成膜装置、及び、成膜方法
JP5459257B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2011151118A (ja) 半導体製造装置および半導体製造方法
JP6426999B2 (ja) 気相成長装置および気相成長方法
JP4714534B2 (ja) 排ガスの処理方法、およびその処理装置
JP5272377B2 (ja) エピタキシャルウェーハの製造方法
JP2009059934A (ja) 半導体製造装置および半導体製造方法
JP2010186949A (ja) 半導体製造装置および半導体製造方法
KR101391883B1 (ko) 반도체 제조 장치, 반도체 제조 방법 및 반도체 제조 장치의 클리닝 방법
JPH1050615A (ja) 枚葉式気相成長装置
JP3613099B2 (ja) 気相成長装置
JP2011171479A (ja) 半導体製造装置および半導体製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150918

R150 Certificate of patent or registration of utility model

Ref document number: 5814804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250