JP5809590B2

JP5809590B2 - 信号発生装置および信号発生方法

Info

Publication number: JP5809590B2
Application number: JP2012064103A
Authority: JP
Inventors: 清隆一山
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2012-03-21
Filing date: 2012-03-21
Publication date: 2015-11-11
Anticipated expiration: 2032-03-21
Also published as: TW201340617A; CN103326726A; JP2013197985A; US20130249625A1; TWI513196B; KR20130107215A; US8659330B2; CN103326726B; KR101422211B1

Description

本発明は、信号発生装置および信号発生方法に関する。

従来より、検出した雑音の逆位相の信号を加えることで、雑音をキャンセルする技術が知られている。また、特許文献１には、タイミング発生装置および複数の波形発生装置を組み合わせて、任意の波形を精度良く発生する装置が記載されている。
［先行技術文献］
［特許文献］
［特許文献１］特開２００１−２２３５８５号公報

しかしながら、従来、１つのＤＡ変換器により任意の波形を発生させる場合、ＤＡ変換器の量子化誤差により生じる雑音を低減することは困難であった。

本発明の第１の態様においては、波形を表す波形データ列に応じた出力信号を出力する信号発生装置であって、前記波形データ列に含まれる各データをサンプリングクロックのタイミングで順次にデジタルアナログ変換して、アナログの信号を出力するＤＡ変換部と、前記ＤＡ変換部に供給されるサンプリングクロックに対して、前記出力信号の量子化雑音成分を低減させるジッタを印加するジッタ印加部と、を備える信号発生装置、および、信号発生方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る信号発生装置１０の構成を示す。ジッタデータ列の生成処理のフローを示す。量子化雑音の矩形波形ε′_Ｑ（ｔ）の一例を示す。量子化雑音の出力波形ε_Ｑ（ｔ）の一例を示す。ジッタを含まない出力信号の矩形波形ｆ´（ｔ）およびジッタを含む出力信号の矩形波形ｈ´（ｔ）の一例を示す。ジッタ雑音の矩形波形ε′_Ｓ（ｔ）の一例を示す。ジッタ雑音の矩形波形ε′_Ｓ（ｔ）の振幅およびパルス幅の一例を示す。本実施形態の第１変形例に係る信号発生装置１０の構成を示す。本実施形態の第２変形例に係る信号発生装置１０の構成を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る信号発生装置１０の構成を示す。信号発生装置１０は、波形を表す波形データ列に応じたアナログの出力信号を出力する。

信号発生装置１０は、波形メモリ１２と、ＤＡ変換部１４と、低域通過フィルタ１６と、ジッタ計算部１８と、ジッタメモリ２０と、クロック発生部２２と、ジッタ印加部２４とを備える。波形メモリ１２は、出力すべきアナログの信号の波形を表す波形データ列を記憶する。

ＤＡ変換部１４は、波形メモリ１２から波形データ列に含まれる各データを順次に読み出す。そして、ＤＡ変換部１４は、波形データ列に含まれる各データをサンプリングクロックのタイミングで順次にデジタルアナログ変換して、アナログの信号を出力する。

低域通過フィルタ１６は、ＤＡ変換部１４から出力されたアナログの信号における低域成分のみを通過する。すなわち、低域通過フィルタ１６は、ＤＡ変換部１４から出力されたアナログ信号における高域成分を除去する。信号発生装置１０は、低域通過フィルタ１６を通過した信号を、出力信号として外部へ出力する。

ジッタ計算部１８は、波形データ列および低域通過フィルタ１６の特性に基づき、ＤＡ変換部１４に供給されるサンプリングクロックに対して印加すべきジッタを表すデータを含むジッタデータ列を計算して生成する。より具体的には、ジッタ計算部１８は、出力信号の量子化雑音成分を低減させるジッタを表すデータを含むジッタデータ列を生成する。

ジッタ計算部１８は、一例として、ジッタを含まないサンプリングクロックにより波形データ列をデジタルアナログ変換した信号を低域通過フィルタ１６を通過させた場合に生じる量子化雑音成分をキャンセルするジッタを表すデータを含むジッタデータ列を生成する。すなわち、ジッタ計算部１８は、一例として、低域通過フィルタ１６を通過させた後の出力信号に対して、量子化雑音成分と逆相のジッタ雑音成分を生じさるジッタを表すデータを含むジッタデータ列を生成する。

ジッタメモリ２０は、ジッタ計算部１８により生成されたジッタデータ列を記憶する。クロック発生部２２は、予め定められた周期のサンプリングクロックを発生する。

ジッタ印加部２４は、ジッタメモリ２０からジッタデータ列に含まれる各データを順次に読み出す。ジッタ印加部２４は、クロック発生部２２により発生されたサンプリングクロックに、ジッタメモリ２０に記憶されているジッタデータ列に含まれる各データに応じたジッタを印加する。

ジッタ印加部２４は、一例として、予め定められた周期毎に発生するサンプリングクロックの各パルスを、ジッタデータ列に含まれる対応するデータに応じた遅延量で遅延する。これにより、ジッタ印加部２４は、サンプリングクロックのパルス毎に、異なる遅延量のジッタを印加することができる。そして、ジッタ印加部２４は、ジッタを印加したサンプリングクロックをＤＡ変換部１４へと供給する。

このような信号発生装置１０では、出力信号の量子化雑音成分を低減させるジッタを含むサンプリングクロックのタイミングで、ＤＡ変換部１４が波形データ列に含まれる各データをデジタルアナログ変換することができる。これにより、信号発生装置１０は、量子化雑音成分をジッタ雑音成分によりキャンセルして、全体として雑音を低減した精度の良いアナログの信号を出力することができる。

具体的には、信号発生装置１０では、以下のように量子化雑音成分をジッタ雑音成分によりキャンセルする。

信号発生装置１０の出力信号（即ち、低域通過フィルタ１６から出力される信号）をｈ（ｔ）とする。ジッタ雑音成分が０である場合における、信号発生装置１０の出力信号をｆ（ｔ）とする。量子化誤差が０の場合における、信号発生装置１０の理想出力信号をｇ（ｔ）とする。

また、信号発生装置１０の出力信号に含まれる、サンプリングクロックのジッタの影響により生じる雑音成分（ジッタ雑音成分）をε_Ｓ（ｔ）とする。信号発生装置１０の出力信号に含まれる、量子化誤差による雑音成分（量子化雑音成分）をε_Ｑ（ｔ）とする。なお、ｔは、時間を表す変数である。

この場合、出力信号ｈ（ｔ）は、下記の式（１）のように、ジッタ雑音成分が０である場合における出力信号ｆ（ｔ）と、ジッタ雑音成分ε_Ｓ（ｔ）とを加算した信号となる。
ｈ（ｔ）＝ｆ（ｔ）＋ε_Ｓ（ｔ） …（１）

また、ジッタ雑音成分が０である場合における出力信号ｆ（ｔ）は、下記の式（２）のように、量子化誤差が０の場合における理想出力信号ｇ（ｔ）と、量子化雑音成分ε_Ｑ（ｔ）とを加算した信号となる。
ｆ（ｔ）＝ｇ（ｔ）＋ε_Ｑ（ｔ） …（２）

式（２）を式（１）に代入すると、下記の式（３）のようになる。
ｈ（ｔ）＝ｇ（ｔ）＋ε_Ｑ（ｔ）＋ε_Ｓ（ｔ） …（３）

式（３）から、ε_Ｓ（ｔ）＝−ε_Ｑ（ｔ）となった場合、信号発生装置１０の出力信号ｈ（ｔ）は、理想出力信号ｇ（ｔ）となる。従って、信号発生装置１０は、量子化雑音成分ε_Ｑ（ｔ）をキャンセルするジッタ雑音成分ε_Ｓ（ｔ）、即ち、量子化雑音成分ε_Ｑ（ｔ）に対して逆相のジッタ雑音成分ε_Ｓ（ｔ）を出力信号に生じさせるジッタをサンプリングクロックに印加することにより、量子化雑音成分を低減した精度の良いアナログの信号を出力することができる。

図２は、ジッタ計算部１８における、ジッタデータ列の生成処理のフローを示す。ジッタ計算部１８は、波形メモリ１２に記憶されている波形データ列ｆ［ｋ］に対して以下のステップＳ１１からステップＳ１２の処理を実行して、サンプリングクロックに印加すべきジッタを表すジッタデータ列Δｔ［ｋ］を生成する。なお、ｋは、サンプリングクロックのサンプル番号（整数）を表す変数である。

ジッタ計算部１８は、当該信号発生装置１０における出力信号の発生に先立って、予めステップＳ１１からステップＳ１３の処理を実行する。これにより、信号発生装置１０は、出力信号の発生に先立って、ジッタメモリ２０に予めジッタデータ列Δｔ［ｋ］を記憶させることができる。これに代えて、ジッタ計算部１８は、出力信号の発生処理と並行して、リアルタイムでステップＳ１１からステップＳ１３の処理を繰り返して実行してもよい。

まず、ステップＳ１１において、ジッタ計算部１８は、量子化雑音の矩形波形ε´_Ｑ（ｔ）を算出する。ここで、量子化雑音の矩形波形ε´_Ｑ（ｔ）は、ＤＡ変換部１４から出力されるアナログの信号（即ち、低域通過フィルタ１６に入力前のアナログの信号）に含まれる量子化雑音を表す波形である。

ＤＡ変換部１４がデジタルアナログ変換するＭビット（Ｍは２以上の整数）の波形データ列をｆ［ｋ］とする。当該信号発生装置１０から出力される波形をＭビット以上で表した理想波形データ列を、ｇ［ｋ］とする。

この場合、ジッタ計算部１８は、サンプル番号（ｋ）毎に、理想波形データ列ｇ［ｋ］の各データから波形データ列ｋ［ｋ］の対応するデータを減算して、量子化雑音データ列ε_Ｑ［ｋ］を算出する。そして、ジッタ計算部１８は、このような量子化雑音データ列ε_Ｑ［ｋ］の各データに応じた矩形波形を、量子化雑音の矩形波形ε´_Ｑ（ｔ）とする。このように生成された量子化雑音の矩形波形ε´_Ｑ（ｔ）は、例えば図３に示されるように、サンプリングクロックのタイミングにおいてレベルが変化する階段状の波形となる。

なお、波形メモリ１２は、Ｍビットより大きい分解能の理想波形データ列ｇ［ｋ］を記憶していてもよい。この場合、ＤＡ変換部１４は、一例として、理想波形データ列ｇ［ｋ］に含まれる各データの上位のＭビットのデータを波形データ列ｆ［ｋ］として読み出して、デジタルアナログ変換処理をする。また、この場合、ジッタ計算部１８は、一例として、理想波形データ列ｇ［ｋ］に含まれる各データのＭビットより下位のデータを量子化雑音データ列ε_Ｑ［ｋ］として読み出す。

続いて、ステップＳ１２において、ジッタ計算部１８は、量子化雑音の離散波形データ列ε_Ｑ，２［ｋ］を算出する。ここで、量子化雑音の離散波形データ列ε_Ｑ，２［ｋ］は、信号発生装置１０の出力信号に含まれる量子化雑音成分をサンプリングクロックによりリサンプリングしたデータ列である。

ステップＳ１２では、まず、ジッタ計算部１８は、ステップＳ１１で算出した量子化雑音の矩形波形ε´_Ｑ（ｔ）を低域通過フィルタ１６を通過させた波形ε_Ｑ（ｔ）を算出する。ジッタ計算部１８は、一例として、量子化雑音の矩形波形ε´_Ｑ（ｔ）と、低域通過フィルタ１６の時間応答関数とを畳み込み積分することにより、波形ε_Ｑ（ｔ）を算出する。また、ジッタ計算部１８は、他の一例として、量子化雑音の矩形波形ε´_Ｑ（ｔ）をフーリエ変換し、周波数ドメイン上で低域通過フィルタ１６の周波数応答関数を乗算し、乗算結果を逆フーリエ変換することにより、波形ε_Ｑ（ｔ）を算出してもよい。

このような量子化雑音の矩形波形ε´_Ｑ（ｔ）を低域通過フィルタ１６を通過させた波形ε_Ｑ（ｔ）は、例えば、図４に示されるように、２つのサンプリングクロックの間が滑らかに接続された波形となる。そして、ジッタ計算部１８は、量子化雑音の矩形波形ε´_Ｑ（ｔ）を低域通過フィルタ１６を通過させた波形ε_Ｑ（ｔ）を、サンプリングクロックの各タイミングでリサンプリングして、量子化雑音の離散波形データ列ε_Ｑ，２［ｋ］を生成する。

続いて、ステップＳ１３において、ジッタ計算部１８は、ジッタ雑音の離散波形データ列ε_Ｓ［ｋ］を表す関数、および、ステップＳ１２で算出した量子化雑音の離散波形データ列ε_Ｑ，２［ｋ］に基づき、量子化雑音をキャンセルするジッタを発生させるためのジッタデータ列Δｔ［ｋ］を算出する。

ここで、ジッタ雑音の離散波形データ列ε_Ｓ［ｋ］を表す関数は、次のように表される。

まず、ＤＡ変換部１４から出力されるアナログの信号に含まれるジッタ雑音の矩形波形ε´_Ｓ（ｔ）は、例えば図５に示されるように、ジッタ雑音成分が０の場合におけるＤＡ変換部１４から出力されるアナログの信号の波形ｆ´（ｔ）から、ジッタ雑音成分を含む場合におけるＤＡ変換部１４から出力されるアナログの信号の波形ｈ´（ｔ）を減じた波形となる。従って、ジッタ雑音の矩形波形ε´_Ｓ（ｔ）は、例えば図６に示されるような、離散的に発生する複数のパルスが時間方向に接続された波形となる。

このようなジッタ雑音の矩形波形ε´_Ｓ（ｔ）は、図７に示されるように、各パルスの振幅が、ＤＡ変換部１４から出力されるアナログの信号の波形ｆ´（ｔ）の変化量（ｆ［ｋ−１］−ｆ［ｋ］）を表す。また、このようなジッタ雑音の矩形波形ε´_Ｓ（ｔ）は、パルスの幅が、ＤＡ変換部１４から出力されるアナログの信号の波形ｈ´（ｔ）のジッタ（Δｔ［ｋ］）を表す。

また、低域通過フィルタ１６の出力信号に含まれるジッタ雑音成分ε_Ｓ（ｔ）は、ジッタ雑音の矩形波形ε´_Ｓ（ｔ）を低域通過フィルタ１６を通過させた後の波形である。即ち、ジッタ雑音成分ε_Ｓ（ｔ）は、ジッタ雑音の矩形波形ε´_Ｓ（ｔ）と低域通過フィルタ１６の時間応答関数とを畳み込み積分した波形である。

このことから、ジッタ雑音成分ε_Ｓ（ｔ）は、下記の式（４）に示されるような数式で表される。なお、ｍは、サンプリングクロックの任意のサンプル番号（整数）を示す。ａ（ｔ）は、低域通過フィルタ１６の時間応答関数を示す。Ｔ_ｓは、サンプリングクロックの周期を示す。τは、畳み込み積分のための平行移動量を表す変数である。

即ち、ジッタ雑音成分ε_Ｓ（ｔ）は、ｍ番目のサンプリングクロックに対応するパルス波形と低域通過フィルタ１６の時間応答関数ａ（ｔ）とを畳み込み積分した値を、ｍ＝０からｍ＝無限大（演算範囲内の最大値）まで総和演算（加算合計）した値となる。

ここで、τ´＝ｔ−τとした場合、式（４）は、下記の式（５）のように変形される。

ジッタ雑音の離散波形データ列ε_Ｓ［ｋ］は、ｔ＝ｋ・Ｔｓの場合（ｋ＝０，１，２，３，…）におけるジッタ雑音成分ε_Ｓ（ｔ）である。従って、離散波形データ列ε_Ｓ［ｋ］は、下記式（６）のように表される。

それぞれのサンプリングタイミング（ｋ）において、ジッタ雑音成分により量子化雑音成分をキャンセルするには、下記の式（７）に示されるような条件を満たせばよい。

従って、ジッタ計算部１８は、それぞれのサンプリングタイミング（ｋ）において、式（７）の条件を満たすようなジッタΔｔ［ｋ］を算出する。これにより、ステップＳ１３において、ジッタ計算部１８は、ジッタ雑音の離散波形データ列ε_Ｓ［ｋ］を表す関数、および、ステップＳ１２で算出した量子化雑音の離散波形データ列ε_Ｑ，２［ｋ］に基づき、量子化雑音をキャンセルするジッタを発生するジッタデータ列Δｔ［ｋ］を算出することができる。

信号発生装置１０は、以上のように算出されたジッタデータ列Δｔ［ｋ］に応じたジッタが印加されたサンプリングクロックにより波形データ列をＤＡ変換をすることにより、量子化雑音が少ない信号を出力することができる。これにより、信号発生装置１０は、分解能の小さいＤＡ変換部１４を用いて、量子化雑音が少ない信号を出力することができる。この結果、信号発生装置１０は、目的の精度の信号を高速に出力することができる。

なお、ジッタ計算部１８は、低域通過フィルタ１６に近似したフィルタモデルの応答特性に応じた量子化雑音成分およびジッタ雑音成分を用いて、ジッタデータ列を算出してもよい。低域通過フィルタ１６に近似したフィルタモデルは、一例として、低域通過フィルタ１６と略同一のカットオフ周波数を有する低域通過フィルタのフィルタモデルである。より具体的には、例えば、低域通過フィルタ１６に近似したフィルタモデルは、低域通過フィルタ１６のカットオフ周波数と略同一のカットオフ周波数を有する矩形フィルタである。

このように、ジッタ計算部１８は、低域通過フィルタ１６に近似したフィルタモデルの応答特性を用いることにより、ジッタデータ列の算出のための演算量を小さくすることができる。なお、ジッタ計算部１８は、ジッタデータ列の算出のための演算量を大きくすれば、より精度良く低域通過フィルタ１６に近似させることができるので、量子化雑音を精度良くキャンセルするジッタを発生するジッタデータ列を算出することができる。これに対して、信号発生装置１０は、ジッタデータ列の算出のための演算量を小さくすれば、ジッタデータ列をより高速に算出することができる。

また、同一レベルの信号を連続して出力する場合には、サンプリングクロックにジッタが含まれていても、出力信号にジッタ雑音成分が含まれない。従って、ジッタ印加部２４は、直前のサンプリングクロックにおいて出力した信号と同一レベルの信号を出力する場合においては、予め定められたジッタを印加してもよい。これにより、ジッタ計算部１８は、同一レベルの信号を連続して出力する場合におけるジッタデータ列の算出のための演算量を小さくすることができる。

図８は、本実施形態の第１変形例に係る信号発生装置１０の構成を示す。本変形例に係る信号発生装置１０は、図１に示した同一符号の部材と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。

本変形例に係る信号発生装置１０は、クロックパターン発生部３２と、加算部３４とを更に備える。クロックパターン発生部３２は、サンプリングクロックの周期でレベルが変化する波形を発生させるクロックパターンデータを出力する。クロックパターン発生部３２は、一例として、サンプリングクロックの周期でＤＣレベルを中心にレベルが反転する波形を表すデータ（例えば、…１，−１，１，−１，１，…というパターン）を順次に発生する。

加算部３４は、サンプリングクロック毎に、波形メモリ１２から波形データ列に含まれる各データを順次に読み出す。加算部３４は、波形データ列に含まれる各データに、クロックパターン発生部３２により発生されたクロックパターンデータを加算する。ＤＡ変換部１４は、波形データ列に含まれる各データとクロックパターンデータとが加算されたデータをデジタルアナログ変換する。

ジッタ計算部１８は、クロックパターンデータが加算された波形データ列の各データをデジタルアナログ変換したことにより生じる出力信号の量子化雑音をキャンセルするジッタを表すデータを含むジッタデータ列を生成する。ジッタ印加部２４は、クロックパターンデータが加算された波形データ列の各データをデジタルアナログ変換したことにより生じる出力信号の量子化雑音をキャンセルするジッタを、サンプリングクロックに印加する。

このような信号発生装置１０は、同一レベルの信号を連続して出力する場合においても、サンプリングクロックにジッタを印加して量子化雑音成分をキャンセルすることができる。なお、信号発生装置１０において、クロックパターンデータによる出力信号の変動成分はナイキスト周波数の整数倍に現れるので、低域通過フィルタ１６によりカットオフされて出力信号には影響しない。

図９は、本実施形態の第２変形例に係る信号発生装置１０の構成を示す。本変形例に係る信号発生装置１０は、図１に示した同一符号の部材と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。

本変形例に係る信号発生装置１０は、波形メモリ１２と、ＤＡ変換部１４と、低域通過フィルタ１６と、ジッタパターンメモリ４２と、タイミング発生部４４とを備える。即ち、信号発生装置１０は、ジッタ計算部１８、ジッタメモリ２０、クロック発生部２２およびジッタ印加部２４に代えて、ジッタパターンメモリ４２およびタイミング発生部４４を備える。

ジッタパターンメモリ４２は、ジッタを含んだサンプリングクロックを出力させるためのデータパターンを発生する。タイミング発生部４４は、ジッタパターンメモリ４２から発生されたデータパターンに応じた波形の信号を発生する。即ち、タイミング発生部４４は、ジッタパターンメモリ４２から発生されたクロックパターンに応じたサンプリングクロックを発生する。タイミング発生部４４は、発生したサンプリングクロックをＤＡ変換部１４に供給する。そして、ＤＡ変換部１４は、タイミング発生部４４から供給されたサンプリングクロックのタイミングで波形メモリ１２に記憶された波形データに含まれる各データをデジタルアナログ変換する。

ここで、ジッタパターンメモリ４２は、出力信号の量子化雑音成分を低減させるジッタを含むサンプリングクロックを出力させるためのデータパターンを発生する。より具体的には、ジッタパターンメモリ４２は、図１に示したジッタ印加部２４と同様のサンプリングクロックを出力させるためのデータパターンを発生する。

これにより、本変形例に係る信号発生装置１０によれば、ＤＡ変換部１４が、出力信号の量子化雑音成分を低減させるジッタを含むサンプリングクロックのタイミングで、波形データ列に含まれる各データをデジタルアナログ変換することができる。これにより、信号発生装置１０は、量子化雑音成分をジッタ雑音成分によりキャンセルして、雑音を低減した精度の良いアナログの信号を出力することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０信号発生装置
１２波形メモリ
１４ＤＡ変換部
１６低域通過フィルタ
１８ジッタ計算部
２０ジッタメモリ
２２クロック発生部
２４ジッタ印加部
３２クロックパターン発生部
３４加算部
４２ジッタパターンメモリ
４４タイミング発生部

Claims

波形を表す波形データ列に応じた出力信号を出力する信号発生装置であって、
前記波形データ列に含まれる各データをサンプリングクロックのタイミングで順次にデジタルアナログ変換して、アナログの信号を出力するＤＡ変換部と、
前記ＤＡ変換部に供給されるサンプリングクロックに対して、前記出力信号の量子化雑音成分を低減させるジッタを印加するジッタ印加部と、
前記波形データ列に含まれる各データに、前記サンプリングクロックの周期でレベルが変化する波形を発生させるクロックパターンデータを加算する加算部と、
を備え、
前記ＤＡ変換部は、前記波形データ列に含まれる各データと前記クロックパターンデータとが加算されたデータをデジタルアナログ変換し、
前記ジッタ印加部は、前記クロックパターンデータが加算された前記波形データ列の各データをデジタルアナログ変換したことにより生じる出力信号の量子化雑音成分をキャンセルするジッタを前記サンプリングクロックに印加する
信号発生装置。
前記ＤＡ変換部は、アナログの信号を低域通過フィルタを介して出力し、
前記ジッタ印加部は、ジッタを含まない前記サンプリングクロックにより前記波形データ列をデジタルアナログ変換した信号を前記低域通過フィルタを通過させた場合に生じる量子化雑音成分をキャンセルするジッタを、前記サンプリングクロックに印加する
請求項１に記載の信号発生装置。
前記ジッタ印加部は、前記低域通過フィルタを通過させた後の出力信号に対して前記量子化雑音成分と逆相のジッタ雑音成分を生じさるジッタを、前記サンプリングクロックに印加する
請求項２に記載の信号発生装置。
前記サンプリングクロックに印加すべきジッタを表すデータを含むジッタデータ列を算出して生成するジッタ計算部を更に備える
請求項３に記載の信号発生装置。
前記ジッタ計算部は、前記低域通過フィルタに近似したフィルタモデルの応答特性に応じた前記量子化雑音成分および前記ジッタ雑音成分を用いて、ジッタデータ列を算出する
請求項４に記載の信号発生装置。
前記ジッタ印加部は、直前のサンプリングクロックにおいて出力した信号と同一レベルの信号を出力する場合においては、予め定められた値のジッタを印加する
請求項１から５の何れか１項に記載の信号発生装置。
前記波形データ列を記憶する波形メモリを更に備え、
前記ＤＡ変換部は、前記波形メモリから前記波形データ列に含まれる各データのそれぞれを読み出す
請求項１から６の何れか１項に記載の信号発生装置。
前記サンプリングクロックに印加すべきジッタを表すジッタデータ列を記憶するジッタメモリを更に備え、
前記ジッタ印加部は、前記ジッタデータ列に含まれる各データに応じたジッタを印加したサンプリングクロックを発生して、前記ＤＡ変換部に供給する
請求項７に記載の信号発生装置。
波形を表す波形データ列に応じた出力信号を出力する信号発生方法であって、
前記波形データ列に含まれる各データに、サンプリングクロックの周期でレベルが変化する波形を発生させるクロックパターンデータを加算し、
ＤＡ変換部により、前記波形データ列に含まれる各データと前記クロックパターンデータとが加算されたデータをサンプリングクロックのタイミングで順次にデジタルアナログ変換して、アナログの信号を出力し、
前記クロックパターンデータが加算された前記波形データ列の各データをデジタルアナログ変換したことにより生じる出力信号の量子化雑音成分をキャンセルするジッタを前記サンプリングクロックに印加する
信号発生方法。