JP4344356B2 - 検波装置、方法、プログラム、記録媒体 - Google Patents
検波装置、方法、プログラム、記録媒体 Download PDFInfo
- Publication number
- JP4344356B2 JP4344356B2 JP2005503697A JP2005503697A JP4344356B2 JP 4344356 B2 JP4344356 B2 JP 4344356B2 JP 2005503697 A JP2005503697 A JP 2005503697A JP 2005503697 A JP2005503697 A JP 2005503697A JP 4344356 B2 JP4344356 B2 JP 4344356B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- input signal
- predetermined
- digital input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
Description
被測定信号源141の出力する被測定信号は、乗算器147、148に与えられる。基準信号源142の出力する基準信号は、乗算器147に与えられ、しかも90度位相シフタ145を介して乗算器148に与えられる。乗算器147および148は、それぞれ与えられた信号を乗算して、低域通過フィルタ151、152に出力する。低域通過フィルタ151、152を通過した信号がそれぞれI、Q信号といわれる。
上記のような直交検波により得られたI、Q信号は、CPU(Central Processing Unit)により処理され、被測定信号の振幅および位相が求められる。また、被測定信号源141の出力する被測定信号をA/D変換しておくこともある。
しかしながら、上記のような直交検波器をハードウェアで実現すること等によって処理の高速化を図ることは困難である。例えば、基準信号源142にNCO(Numerical Controlled Oscillator)を使用したとすれば、基準信号源142は大きなサインテーブルを持たねばならない。また、低域通過フィルタ151、152を論理回路で実装した場合は、演算量が多くなる。さらに、I、Q信号をCPUが受けとって処理する場合、CPUの処理速度にまでI、Q信号の生成速度を落とすためのデシメーションが必要となる。デシメーションを行うと、デシメートによる信号の折り返しが生ずる。そこで、信号の折り返しを防ぐデシメーションフィルタが必要となる。
そこで、本発明は、受信信号の検波を高速に行うことを課題とする。
上記のように構成された発明によれば、デジタル入力信号生成手段は、入力信号をサンプリングしてデジタル入力信号を生成する。第一信号出力手段は、デジタル入力信号と所定の信号とを加算した第一信号を出力する。第二信号出力手段は、デジタル入力信号生成手段におけるサンプリングタイミングの一周期分の時間である1タイミングだけ第一信号を遅延させた第二信号を出力する。周波数領域変換手段は、1タイミングの所定整数倍ごとに、第一信号および第二信号を取得して、入力信号を周波数領域のデータに変換したものを求める。所定の信号は、1タイミングだけ第一信号を遅延させた信号に所定係数を乗じたものから、2タイミングだけ第一信号を遅延させたものを減じた信号である。
また、本発明は、第二信号に所定係数を乗じたものから、第二信号を1タイミングだけ遅延させたものを減じたフィードバック信号を出力するフィードバック信号出力手段を備え、所定の信号は、フィードバック信号であるようにしてもよい。
また、本発明は、1タイミングの時間をかけて、第一信号に所定係数を乗じた第一フィードバック信号を出力する第一フィードバック信号出力手段と、第二信号を1タイミングだけ遅延させ、符号を反転させた第二フィードバック信号を出力する第二フィードバック信号出力手段とを備え、所定の信号は、第一フィードバック信号および第二フィードバック信号であるようにしてもよい。
また、本発明は、第二信号に所定係数を乗じた第三フィードバック信号を出力する第三フィードバック信号出力手段と、第二信号を1タイミングだけ遅延させ、符号を反転させた第二フィードバック信号を出力する第二フィードバック信号出力手段とを備え、所定の信号は、第三フィードバック信号および第二フィードバック信号であるようにしてもよい。
また、本発明は、入力信号は、被測定物の過渡応答および過渡応答に引き続いて生ずる定常応答が繰り返しているものであり、第一信号出力手段は、周波数領域変換手段が第一信号を取得した後は、過渡応答が再度生じてから終えるまで第一信号の出力を行わないようにしてもよい。
ここで、本発明は、周波数領域変換手段が第一信号を取得した後から、過渡応答が再度生じてから終えるまでの間に、所定係数の設定が行なわれるようにしてもよい。
ここで、本発明は、周波数領域変換手段は、周波数領域変換手段が第一信号を取得した後から、過渡応答が再度生じてから終えるまでの間に、所定整数の設定を行うようにしてもよい。
本発明は、デジタル入力信号生成手段が、入力信号をサンプリングしてデジタル入力信号を生成するデジタル入力信号生成工程と、第一信号出力手段が、デジタル入力信号と所定の信号とを加算した第一信号を出力する第一信号出力工程と、第二信号出力手段が、デジタル入力信号生成工程におけるサンプリングタイミングの一周期分の時間である1タイミングだけ第一信号を遅延させた第二信号を出力する第二信号出力工程と、周波数領域変換手段が、1タイミングの所定整数倍ごとに、第一信号および第二信号を取得して、入力信号を周波数領域のデータに変換したものを求める周波数領域変換工程とを備え、所定の信号は、1タイミングだけ第一信号を遅延させた信号に所定係数を乗じたものから、2タイミングだけ第一信号を遅延させたものを減じた信号であるように構成される。
本発明は、入力信号をサンプリングしてデジタル入力信号を生成するデジタル入力信号生成手段を有する検波装置における検波処理をコンピュータに実行させるためのプログラムであって、デジタル入力信号と所定の信号とを加算した第一信号を出力する第一信号出力処理と、デジタル入力信号生成手段におけるサンプリングタイミングの一周期分の時間である1タイミングだけ第一信号を遅延させた第二信号を出力する第二信号出力処理と、1タイミングの所定整数倍ごとに、第一信号および第二信号を取得して、入力信号を周波数領域のデータに変換したものを求める周波数領域変換処理とをコンピュータに実行させるためのプログラムであり、所定の信号は、1タイミングだけ第一信号を遅延させた信号に所定係数を乗じたものから、2タイミングだけ第一信号を遅延させたものを減じた信号であるプログラムである。
本発明は、入力信号をサンプリングしてデジタル入力信号を生成するデジタル入力信号生成手段を有する検波装置における検波処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であって、デジタル入力信号と所定の信号とを加算した第一信号を出力する第一信号出力処理と、デジタル入力信号生成手段におけるサンプリングタイミングの一周期分の時間である1タイミングだけ第一信号を遅延させた第二信号を出力する第二信号出力処理と、1タイミングの所定整数倍ごとに、第一信号および第二信号を取得して、入力信号を周波数領域のデータに変換したものを求める周波数領域変換処理とをコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であり、所定の信号は、1タイミングだけ第一信号を遅延させた信号に所定係数を乗じたものから、2タイミングだけ第一信号を遅延させたものを減じた信号である記録媒体である。
本発明は、入力信号をサンプリングしてデジタル入力信号を生成するデジタル入力信号生成手段と、デジタル入力信号と所定の信号とを加算した第一信号を出力する第一信号出力手段と、デジタル入力信号生成手段におけるサンプリングタイミングの一周期分の時間である1タイミングだけ第一信号を遅延させた第二信号を出力する第二信号出力手段とを有する検波装置における検波処理をコンピュータに実行させるためのプログラムであって、1タイミングの所定整数倍ごとに、第一信号および第二信号を取得して、入力信号を周波数領域のデータに変換したものを求める周波数領域変換処理をコンピュータに実行させるためのプログラムであり、所定の信号は、1タイミングだけ第一信号を遅延させた信号に所定係数を乗じたものから、2タイミングだけ第一信号を遅延させたものを減じた信号であるプログラムである。
本発明は、入力信号をサンプリングしてデジタル入力信号を生成するデジタル入力信号生成手段と、デジタル入力信号と所定の信号とを加算した第一信号を出力する第一信号出力手段と、デジタル入力信号生成手段におけるサンプリングタイミングの一周期分の時間である1タイミングだけ第一信号を遅延させた第二信号を出力する第二信号出力手段とを有する検波装置における検波処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であって、1タイミングの所定整数倍ごとに、第一信号および第二信号を取得して、入力信号を周波数領域のデータに変換したものを求める周波数領域変換処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であり、所定の信号は、1タイミングだけ第一信号を遅延させた信号に所定係数を乗じたものから、2タイミングだけ第一信号を遅延させたものを減じた信号である記録媒体である。
図2は、本発明の第一の実施形態にかかる検波装置6の構成を示すブロック図である。
図3は、信号のタイミングチャートであり、入力信号の周波数fIFの信号の包絡線(図3(A))、トリガ信号(図3(B))、サンプリングタイミング(図3(C))、周波数領域変換部7による第一信号および第二信号の取得タイミング(図3(D))を示す。
図4は、本発明の実施形態の動作を示すフローチャートである。
図5は、本発明の第二の実施形態にかかる検波装置6の構成を示すブロック図である。
図6は、本発明の第三の実施形態にかかる検波装置6の構成を示すブロック図である。
図7は、従来技術の直交検波器を示す図である。
図1は、本発明の実施形態にかかる検波装置6を利用したネットワークアナライザ1の構成を示すブロック図である。ネットワークアナライザ1は、被測定物(DUT:Device Under Test)10の応答特性を測定する。
ネットワークアナライザ1は、周波数指定部2、発振器4、検波装置6、周波数領域変換部7、応答特性測定部8、表示装置9を備える。
周波数指定部2は、発振器4の発振する信号の周波数を指定する。
発振器4は、周波数指定部2から周波数の指定を受け、指定された周波数の信号を被測定物10に向けて出力する。
検波装置6は、発振器4から信号を受けた結果として被測定物10が出力した信号を受け、検波を行い、第一信号および第二信号を出力する。なお、第一信号および第二信号については後述する。
周波数領域変換部7は、検波装置6から検波結果たる第一信号および第二信号を受け、周波数領域の信号に変換する。
応答特性測定部8は、周波数領域変換部7が求めた周波数領域の信号に基づき、被測定物10からの出力の振幅と位相を求める。これらが、被測定物10の応答特性となる。そして、表示装置9に出力する。
表示装置9は、被測定物10からの出力の振幅と位相を応答特性測定部8から受けて表示する。
なお、周波数指定部2、周波数領域変換部7および応答特性測定部8は、それぞれの機能を実現するプログラムをハードディスク、ROMあるいはRAMなどに記録しておき、CPUがかかるプログラムを読み出して実行していくことにより実現することが可能である。ネットワークアナライザ1がメディア(フロッピーディスク、CD−ROMなど)読み取り装置を備えていれば、プログラムを記録したメディアをメディア読み取り装置に読み取らせることにより、ハードディスク等にプログラムをインストールすることができる。
第一の実施形態
図2は、本発明の第一の実施形態にかかる検波装置6の構成を示すブロック図である。検波装置6は、A/Dコンバータ12、クロックジェネレータ14、第一信号出力器16、第二信号出力器18、フィードバック信号出力部20、第一レジスタ22、第二レジスタ24を備える。
A/Dコンバータ12は、被測定物10から出力された信号を入力信号として受け、デジタル入力信号に変換して出力する。なお、入力信号は、中心周波数がfIFであるものとする。デジタル入力信号の信号列をx[0],x[1],…,x[n],…,x[N−1]と表す。
クロックジェネレータ14は、A/Dコンバータ12のサンプリングタイミングを発生する。なお、サンプリング周波数はfsであるものとする。
第一信号出力器16は、A/Dコンバータ12から出力されたデジタル入力信号と、フィードバック信号出力部20から出力されたフィードバック信号とを加算して出力する。第一信号出力器16の出力を第一信号という。ここで、第一信号をs[n]という。ただし、0≦n≦N−1であって、s[n]はx[n]に対応する。
第二信号出力器18は、第一信号を受け、サンプリングタイミングの一周期分の時間(以下、「1タイミング」という)だけ遅延させて出力する。第二信号出力器18の出力を第二信号という。第二信号は、s[n−1]と表される。第一信号を1タイミング遅らせたので、第一信号s[n]のnから1を減じたものである。
フィードバック信号出力部20は、定数乗算器20a、遅延手段20b、符号逆転器20c、加算器20dを有する。定数乗算器20aは、第二信号に所定の係数Kを乗じて出力する。なお、Kは以下の式で表される。Kは、実数であることに留意されたい。
すなわち、フィードバック信号出力部20は、第二信号に所定係数Kを乗じたものから、第二信号を1タイミングだけ遅延させたものを減じたフィードバック信号を出力する。ここで、フィードバック信号=K・s[n−1]−s[n−2]となる。
ここで、A/Dコンバータ12から出力されたデジタル入力信号と、フィードバック信号出力部20から出力されたフィードバック信号とを加算したものが第一信号であるので、s[n]=x[n]+K・s[n−1]−s[n−2]となる。
第一レジスタ22は、第一信号出力器16から第一信号を受けて記録する。第二レジスタ24は、第二信号出力器18から第二信号を受けて記録する。
なお、周波数領域変換部7は、第一レジスタ22および第二レジスタ24から、Nタイミング(1タイミングのN倍、ただしNは整数)ごとに、第一信号および第二信号を読み出し、入力信号を周波数領域に変換したものを求める。すなわち、検波装置6および周波数領域変換部7により、入力信号に対してDFT(離散フーリエ変換)が行われる。なお、Nは任意に設定できる。第一信号をs[n]、第二信号をs[n−1]とすれば、周波数領域への変換結果y[n]=s[n]−W・s[n−1]である。ただし、Wは、下記の式の通りである。
ここで、検波装置6および周波数領域変換部7によりDFTが行われる原理を説明する。検波装置6および周波数領域変換部7は、Goertzel法と呼ばれるアルゴリズムを使用してDFTを行う。Goertzel法は以下のような計算方式である。
サンプリングされた入力信号列をx[0],x[1],…,x[n],…x[N−1]と表す。NはDFT計算に使用される時間窓内の入力信号のサンプル数である。このx[n]に対し、以下の漸化式の演算を行う。
s[n]=x[n]+K・s[n−1]−s[n−2] …(1)
y[n]=s[n]−W・s[n−1] …(2)
s[n]は計算途中における媒介変数、y[n]が出力値である。s[n]の初期値は、s[−2]=s[−1]=0である。また、KとWは定数であり、以下のようなものである。ただし、fIF:入力信号の周波数、fs:サンプリング周波数、である。
ここで、(1)式は第一信号出力器16が出力する第一信号に相当する。(2)式は周波数領域変換部7により得られる、入力信号を周波数領域に変換した結果である。よって、図2に示すような構成により、DFTを行うことができる。また、(2)式の演算はサンプリング速度に対して1/Nの速度で良いため、周波数領域変換部7は、第一レジスタ22および第二レジスタ24から、Nタイミングごとに、第一信号および第二信号を読み出せばよいことになる。
次に、本発明の第一の実施形態の動作を図3のタイミングチャートおよび図4のフローチャートを参照して説明する。
まず、検波装置6のA/Dコンバータ12は、被測定物10が出力した信号を入力信号として受ける。図3(A)は、検波装置6のA/Dコンバータ12が受けた入力信号の、周波数fIFの信号の包絡線である。図3(A)に示すように、入力信号の初めの部分は過渡応答であり、値が不安定である。過渡応答がおさまると、値が安定する。値が安定している部分は定常応答である。このように、過渡応答に引き続いて定常応答が生じる。
クロックジェネレータ14は、A/Dコンバータ12への入力信号における過渡応答が終わったことを示すトリガ信号を受け(S10;図4参照)、サンプリング周波数fsのサンプリングタイミングを発生する。図3(B)はトリガ信号を、図3(C)はサンプリングタイミングを示す。図3(B)より、トリガ信号は、入力信号における過渡応答が終わった時点で発生していることがわかる。図3(C)より、サンプリングタイミングは、トリガ信号の発生から少なくともN回は発生していることがわかる。なお、サンプリングタイミングの発生は、トリガ信号の発生からN回目で停止させずともよく、連続して行ってもよい。
A/Dコンバータ12は、クロックジェネレータ14からサンプリングタイミングを受け、入力信号をデジタル入力信号に変換して出力する。図4を参照して、デジタル入力信号と、フィードバック信号出力部20から出力されたフィードバック信号とは、第一信号出力器16によって加算され、第一信号が出力される(S12)。第一信号は、第一レジスタ22に記録される。
また、第一信号は、第二信号出力器18に与えられ、1タイミングだけ遅延され、第二信号として出力される(S14)。第二信号は、第二レジスタ24に記録される。ここで、トリガ信号からNタイミング目まで、第一信号および第二信号が出力されたか否かが判されする(S16)。Nタイミング目にまで達していなければ(S16、No)、フィードバック信号出力部20が第二信号に基づき、フィードバック信号を出力する(S18)。そして、第一信号の出力(S12)に戻る。
なお、トリガ信号からNタイミング目まで達したか否かは、図示省略したカウンタにより判定される。カウンタは、トリガ信号から1タイミングごとにパルスをカウントするものである。カウンタは、トリガ信号によりクリアされる。
トリガ信号からNタイミング目まで、第一信号および第二信号が出力されたならば(S16、Yes)、周波数領域変換部7は、第一レジスタ22および第二レジスタ24から、第一信号および第二信号を読み出し、入力信号を周波数領域に変換したものを求める(S20)。図3(D)は、周波数領域変換部7による第一信号および第二信号の取得タイミングを示す。トリガ信号からNタイミング目まで到達すると、周波数領域変換部7により、第一信号および第二信号の取得が行われることがわかる。
そして、さらなるトリガ信号(S10)まで、検波装置6による第一信号および第二信号の生成は行わないようにしてもよい。図3を参照して、入力信号h(図3(A)参照)について第一信号および第二信号の取得が行われてから(図3(D)参照)、入力信号h+1(図3(A)参照)についてトリガ信号が生成される時(図3(B)参照)までの時間Tは、第一信号および第二信号の生成は行わないようにしてもよい。
本発明の第一の実施形態によれば、入力信号における、ある特定の周波数点の信号のみを検出するため、他の周波数成分はキャンセルされる。すなわち、フィルタリングと同じ効果をもつ。特に、入力信号に高調波が存在する場合、高調波の周波数点がfIF/fsの倍数に存在するため、入力信号の目的とする周波数信号と高調波とが完全に直交する関係となり、検波出力に影響をまったく受けない利点を持つ。このように、第一信号および第二信号をフィルタリングするためのフィルタを配置する必要がなくなる。フィルタをハードウェアで実現すべく論理回路により実装すれば演算量が多くなってしまうところ、フィルタが不要なのであるから、演算量が少なくてすみ、検波装置6の処理を高速に行うことができる。
また、本発明の第一の実施形態によれば、周波数領域変換部7がCPUがプログラムを読み出して実行していくことにより実現されており、しかも検波装置6がハードウェアで実現されている場合は、周波数領域変換部7の処理速度は検波装置6の処理速度よりも遅い。しかし、検波装置6が第一信号および第二信号をN回計算する間に、周波数領域変換部7は周波数領域への変換を1回行えばすむ。よって、検波装置6の処理速度よりも、周波数領域変換部7の処理速度が低くても問題無い。検波装置6の処理速度を、周波数領域変換部7の処理速度にあわせて落とす必要も無い。したがって、検波装置6の処理を高速に行うことができる。
さらに、本発明の第一の実施形態によれば、信号の検出帯域幅は、サンプリング周波数fsをNで割った値となる。よって、Nを変更するだけで容易に検出帯域幅を変更することができる。
しかも、本発明の第一の実施形態によれば、検波装置6による第一信号および第二信号の生成は、最初のトリガ信号からNタイミング目までの間だけ行えばよい。すなわち、一種のフレーム処理である。そこで、それ以外の時間(例えば、時間T(図3参照))は、第一信号および第二信号の生成を行わなくてよい。よって、例えば時間Tの内に、周波数領域変換部7におけるNの設定や、定数乗算器20aにおける所定の係数Kの設定を行える。
また、本発明の第一の実施形態によれば、検波装置6による第一信号および第二信号の生成は、一種のフレーム処理であるため、入力信号hに対する測定結果が、入力信号h+1に対する測定結果に影響を及ぼすといったようなことがない。すなわち、以前の測定結果が次の測定に対して影響を与えることがなくなる。これにより、従来のように検波器の内のフィルタ応答等の検討の必要がなくなる。
なお、従来の直交検波方式では、被測定信号と参照信号との乗算が必要であり、低周波成分の他に不要な信号が発生する。しかし、本発明の第一の実施形態によればDFT(離散フーリエ変換)を行うので不要な信号を発生せず、より特性のよい検波器出力(第一信号および第二信号)が得られる。
さらに、従来の直交検波方式では参照信号として正弦波の信号を用いるが、本発明の第一の実施形態の検波装置6によれば正弦波の信号を特に使用しないため、大きなサインテーブルを持つ必要が無く、検波装置6の処理を高速に行うことができる。
第二の実施形態
第二の実施形態は、第一の実施形態におけるフィードバック信号出力部20に替えて、第一フィードバック信号出力部60および第二フィードバック信号出力部70を用いるようにした点が異なる。
図5は、本発明の第二の実施形態にかかる検波装置6の構成を示すブロック図である。検波装置6は、A/Dコンバータ12、クロックジェネレータ14、第一信号出力器16、第二信号出力器18、第一レジスタ22、第二レジスタ24、第一フィードバック信号出力部60および第二フィードバック信号出力部70を備える。以下、第一の実施形態と同一の部分は、同一の番号を付して説明を省略する。
A/Dコンバータ12、クロックジェネレータ14、第二信号出力器18、第一レジスタ22および第二レジスタ24は第一の実施形態と同様であり説明を省略する。
第一信号出力器16は、A/Dコンバータ12から出力されたデジタル入力信号と、第一フィードバック信号出力部60から出力された第一フィードバック信号と、第二フィードバック信号出力部70から出力された第二フィードバック信号とを加算して出力する。第一信号出力器16の出力を第一信号という。ここで、第一信号をs[n]という。ただし、0≦n≦N−1であって、s[n]はx[n]に対応する。
第一信号出力器16は、第一加算器16a、第二加算器16bを有する。第一加算器16aは、デジタル入力信号と、第二フィードバック信号とを加算して出力する。第二加算器16bは、第一加算器16aの出力と、第一フィードバック信号とを加算して出力する。第二加算器16bの出力が、第一信号となる。
第一フィードバック信号出力部60は、1タイミングの時間をかけて、第一信号に所定係数Kを乗じた第一フィードバック信号を出力する。第一フィードバック信号出力部60は、遅延手段62、定数乗算器64を有する。
遅延手段62は、第一信号を1タイミングだけ遅延させて出力する。定数乗算器64は、遅延手段62の出力に、所定の係数Kを乗じて出力する。定数乗算器64の出力が第一フィードバック信号となる。所定の係数Kは、第一の実施形態の定数乗算器20aにおけるKと同じものである。ここで、第一フィードバック信号はK・s[n−1]となる。
一般に、定数乗算器を論理回路における組み合わせロジックだけで実現する場合、論理が複雑となり、定数乗算器の動作速度を上げることが難しい。よって、通常は、定数乗算器の内部にフリップフロップ回路等を持ち、演算の途中結果をこのフリップフロップ回路に持たせることによりサンプリングタイミング速度を上げることが行なわれる。この場合、定数乗算器は入力された信号に対して内部フリップフロップ分のサンプリングタイミングの遅れを伴い、信号を出力する。
内部にフリップフロップ回路等を持った定数乗算器の信号出力の際の遅れは、遅延手段と同等の機能を有する。よって、内部にフリップフロップ回路等を持った定数乗算器は、定数乗算器としてのみならず遅延手段としての機能もあわせて有するので、遅延手段62および定数乗算器64の組み合わせと同等の機能を有する。よって、内部にフリップフロップ回路等を持った定数乗算器を、第一フィードバック信号出力部60として利用できる。
また、遅延手段62は、定数乗算器64の前にあるように図5において図示しているが、定数乗算器64の後に配置してもかまわない。すなわち、遅延手段62の位置は、第一フィードバック信号出力部60内部であれば、特定の位置に限定されるものではない。
さらに、第一フィードバック信号出力部60として、内部にフリップフロップ回路等を持った定数乗算器を利用できることは先に説明した通りであるが、1タイミング以内に数クロック分の演算動作を行なう定数乗算器を利用することも可能である。
第二フィードバック信号出力部70は、第二信号を1タイミングだけ遅延させ、符号を反転させた第二フィードバック信号を出力する。第二フィードバック信号出力部70は、遅延手段72、符号逆転器74を有する。
遅延手段72は、第二信号を1タイミングだけ遅延させて出力する。符号逆転器74は、遅延手段72の出力の符号を反転させる。すなわち、“−1”を乗じる。符号逆転器74の出力が第二フィードバック信号となる。ここで、第二フィードバック信号=−s[n−2]となる。
第一信号出力器16は、デジタル入力信号x[n]と、第一フィードバック信号K・s[n−1]と、第二フィードバック信号−s[n−2]とを加算して、第一信号s[n]=x[n]+K・s[n−1]−s[n−2]を出力する。
すなわち、第一加算器16aは、デジタル入力信号x[n]と、第二フィードバック信号−s[n−2]とを加算してx[n]−s[n−2]を出力する。第二加算器16bは、第一加算器16aの出力x[n]−s[n−2]と、第一フィードバック信号K・s[n−1]とを加算して第一信号s[n]=x[n]+K・s[n−1]−s[n−2]を出力する。
本発明の第二の実施形態の動作は第一の実施形態の動作と同様であり説明を省略する(図3、図4参照)。
本発明の第二の実施形態によれば、第一の実施形態と同様な効果を奏する。
しかも、本発明の第二の実施形態によれば、内部にフリップフロップ回路等を持った定数乗算器を、第一フィードバック信号出力部60として利用できる。内部にフリップフロップ回路等を持った定数乗算器は、先に説明したように、サンプリングタイミング速度が向上する。よって、第一フィードバック信号出力部60のサンプリングタイミング速度が向上することにより、検波装置6の検波特性が向上する。
さらに、本発明の第二の実施形態によれば、第一の実施形態よりも論理回路の負担が軽くなり、動作速度を上げることができる。
すなわち、第一の実施形態(図2参照)においては、第二信号出力器18から出力される第二信号について、1タイミングの間に、定数乗算器20a、加算器20dおよび第一信号出力器16による三つの演算が行われければならない。しかし、これにより、演算回路は非常に複雑になり動作速度が極端に落ちる可能性がある。
ここで、第二の実施形態(図5参照)においては、遅延手段62から出力される信号について、1タイミングの間に、定数乗算器64および第二加算器16bによる二つのの演算が行われればいい。よって、演算回路が簡素になり動作速度を上げることができる。
第三の実施形態
第三の実施形態は、第一の実施形態におけるフィードバック信号出力部20に替えて、第三フィードバック信号出力部80および第二フィードバック信号出力部70を用いるようにした点が異なる。
図6は、本発明の第三の実施形態にかかる検波装置6の構成を示すブロック図である。検波装置6は、A/Dコンバータ12、クロックジェネレータ14、第一信号出力器16、第二信号出力器18、第一レジスタ22、第二レジスタ24、第二フィードバック信号出力部70および第三フィードバック信号出力部80を備える。以下、第一あるいは第二の実施形態と同一の部分は、同一の番号を付して説明を省略する。
A/Dコンバータ12、クロックジェネレータ14、第二信号出力器18、第一レジスタ22および第二レジスタ24は第一の実施形態と同様であり説明を省略する。第二フィードバック信号出力部70は第二の実施形態と同様であり説明を省略する。
第一信号出力器16は、A/Dコンバータ12から出力されたデジタル入力信号と、および第三フィードバック信号出力部80から出力された第三フィードバック信号と、第二フィードバック信号出力部70から出力された第二フィードバック信号とを加算して出力する。第一信号出力器16の出力を第一信号という。ここで、第一信号をs[n]という。ただし、0≦n≦N−1であって、s[n]はx[n]に対応する。
第一信号出力器16は、第一加算器16a、第二加算器16bを有する。第一加算器16aは、デジタル入力信号と、第二フィードバック信号とを加算して出力する。第二加算器16bは、第一加算器16aの出力と、第三フィードバック信号とを加算して出力する。第二加算器16bの出力が、第一信号となる。
第三フィードバック信号出力部80は、第二信号出力器18の出力した第二信号s[n−1]に所定の係数Kを乗じた第三フィードバック信号を出力する。所定の係数Kは、第一の実施形態の定数乗算器20aにおけるKと同じものである。ここで、第三フィードバック信号はK・s[n−1]となる。
第一信号出力器16は、デジタル入力信号x[n]と、第三フィードバック信号K・s[n−1]と、第二フィードバック信号−s[n−2]とを加算して、第一信号s[n]=x[n]+K・s[n−1]−s[n−2]を出力する。
すなわち、第一加算器16aは、デジタル入力信号x[n]と、第二フィードバック信号−s[n−2]とを加算してx[n]−s[n−2]を出力する。第二加算器16bは、第一加算器16aの出力x[n]−s[n−2]と、第三フィードバック信号K・s[n−1]とを加算して第一信号s[n]=x[n]+K・s[n−1]−s[n−2]を出力する。
本発明の第三の実施形態の動作は第一の実施形態の動作と同様であり説明を省略する(図3、図4参照)。
本発明の第三の実施形態によれば、第一の実施形態と同様な効果を奏する。
さらに、本発明の第三の実施形態によれば、第一の実施形態よりも論理回路の負担が軽くなり、動作速度を上げることができる。
すなわち、第一の実施形態(図2参照)においては、第二信号出力器18から出力される第二信号について、1タイミングの間に、定数乗算器20a、加算器20dおよび第一信号出力器16による三つの演算が行われければならない。しかし、これにより、演算回路は非常に複雑になり動作速度が極端に落ちる可能性がある。
ここで、第三の実施形態(図6参照)においては、第二信号出力器18から出力される信号について、1タイミングの間に、第三フィードバック信号出力部80および第二加算器16bによる二つのの演算が行われればいい。よって、演算回路が簡素になり動作速度を上げることができる。
また、上記の実施形態において、検波装置6をハードウェア(論理回路)で実現することを念頭において説明を行なってきた。しかし、CPU、ハードディスク、メディア(フロッピーディスク、CD−ROMなど)読み取り装置を備えたコンピュータのメディア読み取り装置に、検波装置6の各部分(例えば、第一信号出力器16、第二信号出力器18、フィードバック信号出力部20など)を実現するプログラムを記録したメディアを読み取らせて、ハードディスクにインストールする。このような方法でも、検波装置6を実現できる。
Claims (12)
- 入力信号をサンプリングしてデジタル入力信号を生成するデジタル入力信号生成手段と、
前記デジタル入力信号と所定の信号とを加算した第一信号を出力する第一信号出力手段と、
前記デジタル入力信号生成手段におけるサンプリングタイミングの一周期分の時間である1タイミングだけ前記第一信号を遅延させた第二信号を出力する第二信号出力手段と、
1タイミングの所定整数倍ごとに、前記第一信号および前記第二信号を取得して、前記入力信号を周波数領域のデータに変換したものを求める周波数領域変換手段と、
を備え、
前記所定の信号は、1タイミングだけ前記第一信号を遅延させた信号に所定係数を乗じたものから、2タイミングだけ前記第一信号を遅延させたものを減じた信号である、
検波装置。 - 請求項1に記載の検波装置であって、
前記第二信号に所定係数を乗じたものから、前記第二信号を前記1タイミングだけ遅延させたものを減じたフィードバック信号を出力するフィードバック信号出力手段を備え、
前記所定の信号は、前記フィードバック信号である、
検波装置。 - 請求項1に記載の検波装置であって、
1タイミングの時間をかけて、前記第一信号に所定係数を乗じた第一フィードバック信号を出力する第一フィードバック信号出力手段と、
前記第二信号を前記1タイミングだけ遅延させ、符号を反転させた第二フィードバック信号を出力する第二フィードバック信号出力手段と、
を備え、
前記所定の信号は、前記第一フィードバック信号および前記第二フィードバック信号である、
検波装置。 - 請求項1に記載の検波装置であって、
前記第二信号に所定係数を乗じた第三フィードバック信号を出力する第三フィードバック信号出力手段と、
前記第二信号を前記1タイミングだけ遅延させ、符号を反転させた第二フィードバック信号を出力する第二フィードバック信号出力手段と、
を備え、
前記所定の信号は、前記第三フィードバック信号および前記第二フィードバック信号である、
検波装置。 - 請求項1に記載の検波装置であって、
前記入力信号は、被測定物の過渡応答および前記過渡応答に引き続いて生ずる定常応答が繰り返しているものであり、
前記第一信号出力手段は、前記周波数領域変換手段が前記第一信号を取得した後は、前記過渡応答が再度生じてから終えるまで前記第一信号の出力を行わない、
検波装置。 - 請求項5に記載の検波装置であって、
前記周波数領域変換手段が前記第一信号を取得した後から、前記過渡応答が再度生じてから終えるまでの間に、
前記所定係数の設定が行なわれる、
検波装置。 - 請求項5に記載の検波装置であって、
前記周波数領域変換手段は、
前記周波数領域変換手段が前記第一信号を取得した後から、前記過渡応答が再度生じてから終えるまでの間に、
前記所定整数の設定を行う、
検波装置。 - デジタル入力信号生成手段が、入力信号をサンプリングしてデジタル入力信号を生成するデジタル入力信号生成工程と、
第一信号出力手段が、前記デジタル入力信号と所定の信号とを加算した第一信号を出力する第一信号出力工程と、
第二信号出力手段が、前記デジタル入力信号生成工程におけるサンプリングタイミングの一周期分の時間である1タイミングだけ前記第一信号を遅延させた第二信号を出力する第二信号出力工程と、
周波数領域変換手段が、1タイミングの所定整数倍ごとに、前記第一信号および前記第二信号を取得して、前記入力信号を周波数領域のデータに変換したものを求める周波数領域変換工程と、
を備え、
前記所定の信号は、1タイミングだけ前記第一信号を遅延させた信号に所定係数を乗じたものから、2タイミングだけ前記第一信号を遅延させたものを減じた信号である、
検波方法。 - 入力信号をサンプリングしてデジタル入力信号を生成するデジタル入力信号生成手段を有する検波装置における検波処理をコンピュータに実行させるためのプログラムであって、
前記デジタル入力信号と所定の信号とを加算した第一信号を出力する第一信号出力処理と、
前記デジタル入力信号生成手段におけるサンプリングタイミングの一周期分の時間である1タイミングだけ前記第一信号を遅延させた第二信号を出力する第二信号出力処理と、
1タイミングの所定整数倍ごとに、前記第一信号および前記第二信号を取得して、前記入力信号を周波数領域のデータに変換したものを求める周波数領域変換処理と、
をコンピュータに実行させるためのプログラムであり、
前記所定の信号は、1タイミングだけ前記第一信号を遅延させた信号に所定係数を乗じたものから、2タイミングだけ前記第一信号を遅延させたものを減じた信号である、
プログラム。 - 入力信号をサンプリングしてデジタル入力信号を生成するデジタル入力信号生成手段を有する検波装置における検波処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であって、
前記デジタル入力信号と所定の信号とを加算した第一信号を出力する第一信号出力処理と、
前記デジタル入力信号生成手段におけるサンプリングタイミングの一周期分の時間である1タイミングだけ前記第一信号を遅延させた第二信号を出力する第二信号出力処理と、
1タイミングの所定整数倍ごとに、前記第一信号および前記第二信号を取得して、前記入力信号を周波数領域のデータに変換したものを求める周波数領域変換処理と、
をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であり、
前記所定の信号は、1タイミングだけ前記第一信号を遅延させた信号に所定係数を乗じたものから、2タイミングだけ前記第一信号を遅延させたものを減じた信号である、
記録媒体。 - 入力信号をサンプリングしてデジタル入力信号を生成するデジタル入力信号生成手段と、前記デジタル入力信号と所定の信号とを加算した第一信号を出力する第一信号出力手段と、前記デジタル入力信号生成手段におけるサンプリングタイミングの一周期分の時間である1タイミングだけ前記第一信号を遅延させた第二信号を出力する第二信号出力手段とを有する検波装置における検波処理をコンピュータに実行させるためのプログラムであって、
1タイミングの所定整数倍ごとに、前記第一信号および前記第二信号を取得して、前記入力信号を周波数領域のデータに変換したものを求める周波数領域変換処理をコンピュータに実行させるためのプログラムであり、
前記所定の信号は、1タイミングだけ前記第一信号を遅延させた信号に所定係数を乗じたものから、2タイミングだけ前記第一信号を遅延させたものを減じた信号である、
プログラム。 - 入力信号をサンプリングしてデジタル入力信号を生成するデジタル入力信号生成手段と、前記デジタル入力信号と所定の信号とを加算した第一信号を出力する第一信号出力手段と、前記デジタル入力信号生成手段におけるサンプリングタイミングの一周期分の時間である1タイミングだけ前記第一信号を遅延させた第二信号を出力する第二信号出力手段とを有する検波装置における検波処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であって、
1タイミングの所定整数倍ごとに、前記第一信号および前記第二信号を取得して、前記入力信号を周波数領域のデータに変換したものを求める周波数領域変換処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であり、
前記所定の信号は、1タイミングだけ前記第一信号を遅延させた信号に所定係数を乗じたものから、2タイミングだけ前記第一信号を遅延させたものを減じた信号である、
記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076466 | 2003-03-19 | ||
JP2003076466 | 2003-03-19 | ||
PCT/JP2004/003485 WO2004083875A1 (ja) | 2003-03-19 | 2004-03-16 | 検波装置、方法、プログラム、記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004083875A1 JPWO2004083875A1 (ja) | 2006-06-22 |
JP4344356B2 true JP4344356B2 (ja) | 2009-10-14 |
Family
ID=33027891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005503697A Expired - Fee Related JP4344356B2 (ja) | 2003-03-19 | 2004-03-16 | 検波装置、方法、プログラム、記録媒体 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7783456B2 (ja) |
JP (1) | JP4344356B2 (ja) |
KR (1) | KR100706217B1 (ja) |
CN (1) | CN100378463C (ja) |
DE (1) | DE112004000458T5 (ja) |
TW (1) | TWI276332B (ja) |
WO (1) | WO2004083875A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006324785A (ja) * | 2005-05-17 | 2006-11-30 | Advantest Corp | フィルタ係数生成装置、フィルタ、マルチパスシミュレータおよびフィルタ係数生成方法、プログラムおよび記録媒体 |
JP5515910B2 (ja) * | 2010-03-18 | 2014-06-11 | 富士通株式会社 | 系列生成装置、無線通信装置、系列生成方法および系列生成プログラム |
DE102013000312B4 (de) * | 2013-01-10 | 2018-05-03 | Abb Schweiz Ag | Demodulator für frequenzumgetastete Signale unter Verwendung des Goertzel-Algorithmus |
TWI682182B (zh) * | 2019-03-07 | 2020-01-11 | 緯創資通股份有限公司 | 檢測設備及其檢測方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0276332A1 (fr) * | 1986-12-30 | 1988-08-03 | S.A. Acec Transport | Procédé et dispositif pour décoder un signal-code |
USRE40280E1 (en) * | 1988-12-30 | 2008-04-29 | Lucent Technologies Inc. | Rate loop processor for perceptual encoder/decoder |
US6252909B1 (en) * | 1992-09-21 | 2001-06-26 | Aware, Inc. | Multi-carrier transmission system utilizing channels of different bandwidth |
JP2838962B2 (ja) * | 1993-08-26 | 1998-12-16 | 日本電気株式会社 | 搬送波再生方式 |
JPH07177188A (ja) * | 1993-12-17 | 1995-07-14 | Nippon Motorola Ltd | 変調精度補償機能を有する直交変復調システム |
KR0145543B1 (ko) * | 1995-07-07 | 1998-08-17 | 이헌일 | 주파수 오차 보상 기능을 갖는 위상변조신호 검파기 |
JPH1023092A (ja) | 1996-06-28 | 1998-01-23 | Advantest Corp | 直交検波器 |
EP0822682A1 (en) * | 1996-07-05 | 1998-02-04 | Deutsche Thomson-Brandt Gmbh | Method for the frequency correction of multicarrier signals and related apparatus |
JPH11167565A (ja) | 1997-09-30 | 1999-06-22 | Advantest Corp | 高速フーリエ変換装置及びネットワークアナライザ |
US6628735B1 (en) * | 1999-12-22 | 2003-09-30 | Thomson Licensing S.A. | Correction of a sampling frequency offset in an orthogonal frequency division multiplexing system |
GB2361607A (en) * | 2000-04-17 | 2001-10-24 | Mitsubishi Electric Inf Tech | Compensating for local oscillator and sampling frequency offsets in an OFDM receiver |
US6912258B2 (en) * | 2000-07-07 | 2005-06-28 | Koninklijke Philips Electtronics N.V. | Frequency-domain equalizer for terrestrial digital TV reception |
CN1369994A (zh) * | 2001-02-15 | 2002-09-18 | 矽统科技股份有限公司 | 多重更新的自适应量化装置及其方法 |
US7127018B2 (en) * | 2001-03-20 | 2006-10-24 | Advantest Corporation | Apparatus for and method of measuring clock skew |
-
2004
- 2004-03-16 KR KR1020057017275A patent/KR100706217B1/ko not_active IP Right Cessation
- 2004-03-16 US US10/549,319 patent/US7783456B2/en not_active Expired - Fee Related
- 2004-03-16 JP JP2005503697A patent/JP4344356B2/ja not_active Expired - Fee Related
- 2004-03-16 WO PCT/JP2004/003485 patent/WO2004083875A1/ja active Application Filing
- 2004-03-16 CN CNB2004800070988A patent/CN100378463C/zh not_active Expired - Fee Related
- 2004-03-16 DE DE112004000458T patent/DE112004000458T5/de not_active Withdrawn
- 2004-03-18 TW TW093107317A patent/TWI276332B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050117566A (ko) | 2005-12-14 |
US20060176979A1 (en) | 2006-08-10 |
JPWO2004083875A1 (ja) | 2006-06-22 |
DE112004000458T5 (de) | 2009-12-10 |
US7783456B2 (en) | 2010-08-24 |
TW200427277A (en) | 2004-12-01 |
WO2004083875A1 (ja) | 2004-09-30 |
CN1761882A (zh) | 2006-04-19 |
KR100706217B1 (ko) | 2007-04-12 |
TWI276332B (en) | 2007-03-11 |
CN100378463C (zh) | 2008-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Portnoff | Short-time Fourier analysis of sampled speech | |
US7719446B2 (en) | Method and apparatus for computing interpolation factors in sample rate conversion systems | |
US6819279B2 (en) | Method and apparatus for the recovery of signals acquired by an interleaved system of digitizers with mismatching frequency response characteristics | |
JP2003262651A (ja) | ウェーブレット・ノイズ除去技法を用いた改良されたトレース・ビデオ・フィルタリング | |
JP2532204B2 (ja) | デイジタル積分方法 | |
JP4090989B2 (ja) | ジッタ測定装置、及びジッタ測定方法 | |
EP0648357B1 (en) | High-speed processing apparatus and method, signal analyzing system, and measurement apparatus and method | |
JP4344356B2 (ja) | 検波装置、方法、プログラム、記録媒体 | |
JP4593993B2 (ja) | 周波数安定度測定装置 | |
US8023534B2 (en) | Signal processor latency measurement | |
JP5553334B2 (ja) | 正弦波パラメータ推定方法 | |
EP0316958B1 (en) | Apparatus and method for measuring frequency response function | |
WO2011107801A1 (en) | Sampling | |
Muresan et al. | Power Analysis Tools Developed in the LabVIEW Programming Environment | |
RU2099720C1 (ru) | Цифровой анализатор спектра | |
JP3263091B2 (ja) | 周波数分析装置 | |
JPH1183914A (ja) | 周期検出装置および周期検出方法 | |
JP3874295B2 (ja) | 高周波信号のデジタルiq検波方法 | |
GB2212619A (en) | Analyzing signals | |
JPS5858625B2 (ja) | 信号処理装置 | |
JP2022107342A (ja) | 周波数推定装置、周波数推定方法、及び周波数推定プログラム | |
JP2888916B2 (ja) | スペクトル分析方法及びその装置 | |
JPH0580091A (ja) | 周波数特性測定法 | |
D'Apuzzo et al. | A composite-power-law noise generator | |
JP2013127405A (ja) | 歪み成分解析装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090710 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |