KR0145543B1 - 주파수 오차 보상 기능을 갖는 위상변조신호 검파기 - Google Patents

주파수 오차 보상 기능을 갖는 위상변조신호 검파기

Info

Publication number
KR0145543B1
KR0145543B1 KR1019950020003A KR19950020003A KR0145543B1 KR 0145543 B1 KR0145543 B1 KR 0145543B1 KR 1019950020003 A KR1019950020003 A KR 1019950020003A KR 19950020003 A KR19950020003 A KR 19950020003A KR 0145543 B1 KR0145543 B1 KR 0145543B1
Authority
KR
South Korea
Prior art keywords
header
output
symbol data
imaginary part
correlator
Prior art date
Application number
KR1019950020003A
Other languages
English (en)
Other versions
KR970008831A (ko
Inventor
김명섭
이황수
Original Assignee
이헌일
주식회사삼정
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌일, 주식회사삼정 filed Critical 이헌일
Priority to KR1019950020003A priority Critical patent/KR0145543B1/ko
Publication of KR970008831A publication Critical patent/KR970008831A/ko
Application granted granted Critical
Publication of KR0145543B1 publication Critical patent/KR0145543B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3444—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power by applying a certain rotation to regular constellations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 주파수 오차 보상 기능을 갖는 위상변조신호 검파기로서 수신된 위상 변조 신호에서 헤더를 나타내는 복소수 벡터의 실수부와 허수부의 절대값이 같음을 판단하여 헤더를 검출하는 상관부와 헤더가 검출되었을 때 DD 방식에 의해 회전된 각도를 결정하는 회전각도 및 출력 결정부와 회전각도 및 출력 결정부에서 결정된 회전 각도를 DD 방식에 의해 얻어진 심볼 데이타에 적용하여 기존의 프레임 구조에 변화를 주지 않으면서 임의의 θ 값에 대하여도 동작할 수 있도록 데이타를 보상하는 회전 각도 보상부를 구비하여 이루어진다.
이 주파수 오차 보상 기능을 갖는 위상변조신호 검파기는 상관부, 회전각도 및 출력 결정부, 회전 각도 보상부를 기본 구성으로 하며, 특히 현재의 위상변조신호 검파기에 널리 사용되고 있는 차등 검파(Differential Detection)방식에서 발생되는 오류를 현저히 감소시킬 수 있는 MDD(Modified Decision Direct)방식을 이용하였다.

Description

주파수 오차 보상 기능을 갖는 위상변조신호 검파기
제1도는 QPSK 방식을 사용하여 디지탈 신호의 변조 및 복조를 수행하는 장치의 블록도,
제2도는 DQPSK로 변조된 신호의 파형도,
제3도는 π/4-shift DQPSK로 변조된 신호에서 주파수 오차에 의해 회전된 성운의 예를 도시한 다이아그램,
제4도는 종래의 DD 방식에 의한 주파수 보상 기능을 갖는 위상변조신호 검파기,
제5도는 본 발명에 따른 MDD 방식에 의한 주파수 오차 보상 기능을 갖는 위상변조신호 검파기.
* 도면의 주요부분에 대한 부호의 설명
Im,I,I',I'':허수부(Imaginary Part) Re,R,R',R'':실수부(Real Part)
C:성운 (Constellation) D(N):디지탈 데이타
E(N):디지탈 데이타의 PSK 변조 신호 r(k):복조단에서의 수신 신호
T:지연부(Delay Part) ( )*:공액 복소수부(Conjugate)
ⓧ:곱셈기
(k):DD 방식을 이용한 검파기의 출력
(n):MDD 방식을 이용한 검파기의 출력
51,52,53,54:상관기 55a,55b:덧셈기
56a,56b:절대값 판정기 57:앤드 게이드
58a,58b:각도 판정기 59a,59b,59c,59d:보상기
SW1,SW2:스위치
본 발명은 주파수 오차 보상 기능을 갖는 위상변조신호 검파기에 관한 것이다. 특히, 종래의 위상변조신호 검파기에 널리 사용되고 있는 차등 검파(Differential Detection)방식에서 발생되는 오류를 현저히 감소시킬 수 있는 MDD(Modified Decision Direct)방식을 이용한 위상변조신호 검파기에 관한 것으로 수신된 위상변조신호를 복조하여 원래의 신호로 복원하는 회로와 방법에 관한 것이다.
최근에는 통신 수단이 증가함에 따라 더욱 많은 양의 데이타를 빠르게 송,수신할 수 있는 통신 시스템이 요구되어지고 있다. 특히, 디지탈 통신의 기술적인 발전으로 많은 양의 디지탈 데이타를 하나의 캐리어 주파수에 실어 보내기 위한 필요가 증가되고 있다. 일반적으로 디지탈 무선통신은 송신측에서 송신하고자 하는 디지탈 데이타를 변조기를 거쳐 아날로그 신호로 변조한 후 무선으로 전송하여 수신측에서 변조된 신호를 수신하여 복조기를 거쳐 원래의 데이타로 복원하는 통신 방법이다. 여기서 무선으로 전송함에 있어서 주파수를 전송하게 되면 데이타의 복원이 불가능할 정도의 잡음이 추가되거나 무선 전송 자체가 불가능하게 된다. 그러므로 캐리어에 신호를 실어서 전송하여야 한다.
디지탈 무선통신에 가장 일반적으로 사용되는 변조 및 복조 방법으로 PSK(Phase Shift Keying ; 위상변조) 방식을 사용하여 디지탈 신호를 변조하여 송신하고, 이 PSK 변조 신호를 수신하여 원래의 디지탈 신호로 복조하여 데이타를 복원하는 기술이 개발되어 사용되고 있다. PSK 변조 방식은 무선 주파수의 3가지 정보인 진폭, 주파수, 위상 중에서 위상을 변조시키는 방식으로 송신시에 디지탈 데이타 신호를 주파수 캐리어에 실어 위상을 변조시켜 송신하고 수신측에서는 동일한 주파수의 캐리어로 복조하여 원래의 디지탈 신호를 얻는다. 현재 주로 사용되고 있는 PSK 변조 및 PSK 복조 기술은 2상(BPSK ; Binary Phase Shift Keying), 4상(QPSK ; Quadrature Phase Shift Keying), 8상 등의 위상변조 방식이 개발되어 있다.
제1도는 QPSK 방식을 사용하여 디지탈 신호의 변조 및 복조를 수행하는 장치의 블록도를 나타낸 것으로 두개의 BPSK 변조기(11,12)와 두개의 BPSK 복조기(15,16)를 기본으로 구성된 것이다.
제1도를 참조하여 QPSK 방식을 설명하면 다음과 같다.
송신단에서의 디지탈 데이타 D(N)은 직렬 데이타를 병렬 데이타로 변화 시키는 S/P(Serial to Parallel) 레지스터(17)에 연결되고, S/P 레지스터를 지난 두 방향의 병렬 데이타는 각각 BPSK 변조기(11,12)에 연결된다. 상단의 BPSK 변조기(11)는 COS(ωct)의 캐리어에 연결되고 하단의 BPSK 변조기(12)는 SIN(ωct)캐리어에 연결되어 변조한다. 변조된 두 신호는 덧셈기(18)를 거치면서 합해져 E(N)의 신호로 전송된다.
수신단에서 변조 신호 E(N)은 적분기(13,14)의 입력에 연결되며 상단의 적분기(13)과 하단의 적분기(14)의 출력은 각각 BPSK 복조기(15,16)에 연결된다.
제1도와 같이 구성된 회로는 다음과 같이 동작한다.
우선 송신단에서의 동작을 보면, 디지탈 데이타 D(N)은 직렬 데이타를 병렬 데이타로 변화시키는 S/P(Serial to Parallel) 레지스터(17)를 통하여 2 비트의 직렬로 이루어진 하나의 심볼이 각각 한 비트씩 병렬로 나누어진다.
병렬로 나뉜 두 방향의 데이타는 상단의 BPSK 변조기(11)에서는 주파수 캐리어 fc를 사용하여 COS(ωct)에 실어 신호를 A로 변조하고, 하단의 BPSK 변조기(12)에서는 주파수 캐리어 fc를 사용하여 SIN(ωct)에 실어 신호를 B로 변조한다. 변조된 두 신호 A,B는 덧셈기(18)에서 디지탈 데이타의 PSK 변조신호 E(N)으로 합한 후 무선으로 전송된다.
수신단에서는 변조된 신호 E(N)을 수신하여 이 신호에 상단의 적분기(13)에서는 COS(ωct)를 곱하여 적분하고 14에서는 SIN(ωct)를 곱하여 적분한다.
적분 구간 [0,T]에서 위의 적분은 0이 되는 것을 이용하여 PSK 변조 신호 E(N)은 COS(ωct)의 A성분과 SIN(ωct)의 B성분을 갖고 있으므로 상단의 적분기(13)을 지난 신호는 COS(ωct)가 곱해지므로 SIN(ωct)의 성분은 위의 식SIN(ωct)COS(ωct) dt = 0 에 의해서 상쇄되고 신호 A에 잡음이 추가된 신호 A'가 생성되어 상단의 BPSK 복조기(15)를 거쳐 복조되고, 하단의 적분기(14)를 지난 신호는 SIN(ωct)가 곱해지므로 COS(ωct)의 성분은 위의 식SIN(ωct)COS(ωct) dt = 0 에 의해서 상쇄되고 신호 B에 잡음이 추가된 신호 B'가 생성되어 하단의 BPSK 복조기(16)을 거쳐 복조된다. 복조기(15,16)를 지난 두 신호는 덧셈기(19)에서 더해져서 원래의 디지탈 데이타 D(N)으로 복원된다.
위의 동작에서 변조된 신호 E(N)은 A 신호가 지니는 COS(ωct)요소와 B 신호가 지니는 SIN(ωct)요소를 함께 지니고 있는데 수신기의 국부 발진기에서 발생하는 주파수가 송신 주파수와 다르므로 이 차이에 의하여 ωct 성분에 α성분이 포함되어 ωct+α로 변화한다. 이로 인하여 적분기 13과 14에서의 적분은SIN(ωct)COS(ωct+α) dt 와COS(ωct)SIN(ωct+α) dt 의 값이 0이 되지 않아 A'와 B'에 서로 간섭 신호처럼 작용하기 때문에 α를 제거해야 한다.
이러한 문제점을 해결하기 위한 것으로, DQPSK(Differntial Quadrature Phase Shift Keying)방식이 사용되고 있다. QPSK 방식에서 문제시 되었던 ωct+α항의 α성분을 제거하여 복조기가 간단해지며, 채널의 전파 잡음에 의해서 주파수 오차인 α성분이 급격하게 큰 범위로 변화하면 QPSK 방식에서는 버스트 에러를 발생시키는 요인이 되므로 채널에 대한 영향에 둔감하도록 하여 버스트 에러를 방지하고 에러를 1 비트나 2비트로 국한시키는 동작을 한다.
일반적인 DQPSK 방식에서 위와 같은 심볼의 데이타의 이동에 있어서 수평 방향의 실수축과 수직 방향의 허수축을 양축으로 하는 좌표 평면에서 심볼 데이타 11은 제1사분면에 해당되고 10은 제2사분면에 해당하며, 00은 제3사분면, 01은 제4사분면에 해당되는 심볼이다. 위의 예 D(K)에서 본 심볼 데이타열의 천이되는 위상을 보면 일반적인 DQPSK 방식에서는 심볼 데이타 11이 00으로 천이하는 경우에는 제1사분면에서 제3사분면으로 천이하는 경우이므로 최대 π만큼의 천이를 허용한다.
제2도는 DQPSK로 변조된 신호의 파형도를 나타낸 것으로 (a)의 이상적인 파형에 비하여 (b)의 실제 파형에서는 주파수는 시간에 대한 위상의 변화량에 비례하여 나타나므로 심볼 데이타의 천이가 π가 되면 송신기의 RF(Radio Frequency)부에 있는 전력 증폭단에서 신호의 왜곡이 심해질 수 있다. 그러므로 데이타를 엔코딩할 때 미리 π/4만큼 이동하여 변조한 π/4-shift DQPSK 방식을 이용하면 심볼 데이타의 천이 위상이 항상 π보다 낮게 발생한다. 예를 들어 천이 위상이 π가 되는 경우에는 π+π/4가 되므로 5π/4되므로 천이 위상이 π가 되는 급전이는 발생하지 않는다.
π/4-shift DQPSK 방식으로 변조된 신호가 수신될 때 그 신호는 다음과 같이 나타난다.
위의 식 (2)에서 d(t)는 정보를 포함한 신호를 뜻하며, N(t)는 잡음 신호이다.
심볼 타이밍 신호를 복원한 후 이 신호에 의하여 다시 신호를 샘플링하여 얻은 신호열은 다음과 같이 표현된다.
위의 식 (3)에서 d(n)는 심볼 데이타이고 N(n)은 잡음 신호이다. 이에 대하여 차등 신호 u(n) = r(n)r*(n-1)을 구하여 성운(Constellation)을 구할 수 있다.
π/4-shift DQPSK 신호의 검파시 차등(Differential) 검파 방식은 패널에 대한 변화의 영향에 민감하지 않고 구현이 간단하기 때문에 디지탈 무선 통신에 널리 사용되고 있으나 높은 주파수를 반송파로 사용하는 무선 통신에 있어서 송신기와 수신기 사이에 주파수 오차로 인하여 차등 검파시 비트 오율을 증가시킬 수 있으므로 이에 대한 보상을 하는 것이 요구된다.
제3도는 π/4-shift DQPSK로 변조된 신호에서 주파수 오차에 의해 회전된 성운의 예를 도시한 디이아그램으로 θ는 주파수 오차에 의해 발생된 위상이며 이 때의 θ는 2π△fTs가 된다. 여기서 Ts는 심볼의 길이를 나타낸다.
제3도의 (a)에서 보는 바와 같이 회전된 신호에 대하여 점선으로 표시된 결정 경계선에 의하여 심볼 데이타를 결정하게 되면 많은 에러를 유발하게 된다. 이러한 현상을 보정하기 위하여 DD(Decision Direct)방식이 사용된다. DD방식은 주파수 오차에 의해 발생된 위상 θ를 기저대역에서 보상할 수 있고, 0°도로부터 벗어난 위상을 매 심볼마다 결정하면서 θ를 추적하여 원래의 신호에 이 값을 빼어 주어 신호를 보상하는 방법이다.
제4도는 종래의 DD 방식에 의한 주파수 보상 기능을 갖는 위상변조신호 검파기를 나타낸 것으로 평균기를 사용하여 심볼의 값을 결정하기 이전에 위상 θ를 추적하도록 구성된 것이다.
제4도를 참조하여 종래의 DD 방식을 설명하면 다음과 같다. 복조단에서의 수신 신호 r(k)는 지연부 T(41)에 연결되고 이것은 공액 복소수부(42)를 거쳐 곱셈기(43)에 입력된다. 곱셈기(43)의 출력 신호는 다시 공액 복소수부(44)를 거쳐 곱셈기(45)에 연결된다.
최종 출력(k)는 제산기(46)를 통과하여 곱셈기(45)에 또다른 입력으로 연결된다. 곱셈기(45)에서 서로 곱해진 신호는 지연부 T(47)에 연결되어 평균 필터(48)를 거친 후 곱셈기(49)에서 v(k)에 곱해져서 심볼 결정기(50)에서 심볼의 값을 결정하여 최종 출력단에 연결된다.
이렇게 구성된 종래의 회로는 다음과 같이 동작한다.
수신 신호 r(k)는 지연부 T(41)에서 한 심볼 지연되어 현재의 심볼 데이타에 비하여 한 심볼 이전의 데이타를 나타낸다. 이 지연 신호는 공액 복소수부(42)에서 지연 신호의 허수부의 부호가 반대로 바뀌는 공액 복소수를 취한다. 예를 들어 복소수 a+jb는 a-jb로 바뀌고 a-jb는 a+jb로 바뀐다.
공액 복소수로 바뀐 지연 신호와 수신 신호 r(k)는 곱셈기(43)에서 서로 곱해져 출력된 신호 v(k)를 생성한다. v(k)는다시 공액복소수부(44)에서 v(k)의 공액 복소수 v*(k)를 취하게 된다.
출력 신호(k)는 피이드 백하여 제산기(46)에서로 나눈다. 여기서로 나누는 것은 출력 신호가 1+j,1-j,-1+j,-1-j중에 하나의 심볼로 결정되므로 이 네가지 복소수의 크기는 12+12의 값에 루트를 취한 값이이기 때문이다.로 출력 신호를 나눈 신호는(k)가 되며 v*(k)와(k)을 곱셈기(45)에서 서로 곱한다. 이것은 위상의 차를 구하는 식이다. 위상 차를 구한 신호를 지연부 T(47)에서 한 심볼 지연 시킨다. 이 신호는 평균 필터를 통과한 후 v(k)와 곱해져서 각도를 이동시키므로서 심볼 값의 결정이 이루어 진다.
위와 같이 구성된 신호는 제3도의 (a)에서 보는 바와 같이 회전된 신호에 대해서는 0°도로부터 벗어난 위상을 매 심볼마다 결정하면서 θ를 추적하여 원래의 신호에 이 값을 빼어 주어 신호를 보상하는 종래의 DD 방식을 사용하여 에러를 보정할 수 있다.
다른 예로 제3도의 (b)에서와 같이 주파수 오차가 큰 경우 성운이 큰 각도에 의해 회전되어 있는 경우에는 위상 오차를 -(π/2-θ)로 계산하여 결국 (θ-π/2)가 되어 원래의 위상차 θ값에서 π/2를 빼게 되는데 결국, 이 값 -π/2가 예측한 각도가 되어 보상된 성운은 π/2만큼 회전하게 되므로 복원한 심볼 데이타는 모두 에러가 된다.
위와 같이 DD 방식은 많은 부분이 개선된 것이기는 하지만 제3도의 (a)에서 나타난 바와 같이 주파수 오차에 의해 발생된 위상차가 0 근처에 있을 때만 안전하게 동작됨을 알 수 있다. 특히, 제3도의 (b)와 같이 주파수 오차가 커서 위상으로 환산한 값이 결정 경계에 가까와 짐에 따라 심볼 데이타 에러에 의해 예측한 위상을 신뢰할 수 없다. 또한 정보 전송시 초기의 부정확한 심볼 타이밍 신호로 그릇된 보상으로 인한 오류에 의해서도 예측한 값이 잘못될 수 있으므로 데이타를 복원함에 있어서 이의 개선이 요구되고 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 종래의 DD 방식과는 달리 DD 방식의 단점을 보완하여 기존의 프레임 구조에 변화를 주지 않으면서 임의의 θ 값에 대하여도 동작할 수 있도록 데이타를 보상함으로서 주파수 오차에 의한 에러를 근본적으로 개선하는 주파수 오차 보상 기능을 갖는 위상변조신호 검파기이다.
본 발명에 따른 주파수 오차 보상 기능을 갖는 위상변조신호 검파기를 MDD (Modified Decision Drect)방식이라 한다. DD 방식에서는 예측한 위상을 항상 [-π/4, π/4] 범위의 값에서 출력하기 때문에 성운을 원하지 않는 만큼 회전시키는 현상이 발생한다. 주파수 오차에 따라서 주파수 편차를 보상한 성운은 원하는 성운으로부터 0, π/2, π, 3π/2 중의 하나로 회전된 것임을 알 수 있다.
즉 DD 방식의 출력은 다음의 식 (4)과 같이 쓸 수 있다.
여기서는 DD 방식에 의해 추정된 주파수 편차에 대해 예측한 각 도로 0, π/2, π, 3π/2 중의 하나에 속하는 것이다.
MDD 방식은 DD 방식에 의해 얻어진 심볼 데이타로부터 회전된 값을 알아내어 이를 보정함으로서 임의의 주파수 오차에 의해 DD 방식에 의한 오류를 올바로 교정하도록 동작한다.
본 발명에 따른 MDD 방식에 의한 주파수 오차 보상 기능을 갖는 위상 변조신호 검파기는 수신된 위상 변조 신호에서 헤더를 나타내는 복소수 벡터의 실수부와 허수부의 절대값이 같음을 판단하여 헤더를 검출하는 상관부(10)와, 헤더가 검출되었을 때 DD 방식에 의해 회전된 각도를 결정하는 회전 각도 및 출력 결정부(20)와 회전각도 및 출력 결정부(20)에서 결정된 회전 각도를 DD 방식에 의해 얻어진 심볼 데이타에 적용하여 기존의 프레임 구조에 변화를 주지 않으면서 임의의 θ 값에 대하여도 동작할 수 있도록 데이타를 보상하는 회전 각도 보상부(30)를 포함하여 이루어진다. 위상 변조 신호 검파기는 상관부에서 헤더를 검출한 후 회전각도 및 출력 결정부에서 일반적인 DD 방식에 의해 얻어진 심볼 데이타로부터 회전된 값을 알아내어 회전각도 및 출력 결정부에서 이를 보정함으로서 기존의 프레임 구조에 변화를 주지 않으면서 임의의 θ 값에 대하여도 동작하여 주파수 오차에 의한 에러를 근본적으로 개선하도록 동작한다.
제5도는 본 발명에 따른 MDD 방식에 의한 주파수 오차 보상 기능을 갖는 위상변조신호 검파기이다.
상관부(10)는 DD 방식에 의한 심볼 데이타의 실수부의 값이 입력으로 연결되고 미리 알고 있는 헤더의 실수부를 기준 벡터로 하는 제1상관기(51)와 DD 방식에 의한 심볼 데이타의 허수부의 값이 입력으로 연결되고 미리 알고 있는 헤더의 허수부를 기준 벡터로 하는 제2상관기(52)와 DD 방식에 의한 심볼 데이타의 허수부의 값이 입력으로 연결되고 미리 알고 있는 헤더의 실수부를 기준 벡터로 하는 제3상관기(53)와 DD 방식에 의한 심볼 데이타의 실수부의 값이 입력으로 연결되고 미리 알고 있는 헤더의 허수부를 기준 벡터로 하는 제4상관기(54)를 포함한다.
또, 제1상관기(51)의 출력과 제2상관기(52)의 출력을 더하여 헤더의 실수부의 값을 출력하는 제1덧셈기(55a)와 제3상관기(53)의 출력과 제4상관기(54)의 출력을 반전한 값을 더하여 헤더의 허수부의 값을 출력하는 제2덧셈기(55b)와 제1덧셈기(55a)의 출력에 연결되어 헤더의 실수부의 절대값을 판정하는 제1절대값 판정기(56a)와 제2덧셈기(55b)의 출력에 연결되어 헤더의 허수부의 절대값을 판정하는 제2절대값 판정기(56b)와 제1 및 제2 절대값 판정기의 출력이 같음을 판별하는 논리 게이트(57)를 포함하여 구성되어서 수신된 위상 변조 신호를 입력으로 하여 헤더를 검출하는 역할을 한다.
회전각도 및 출력 결정부(20)는 상관부(10)의 제1덧셈기(55a)의 출력인 헤더의 실수부로부터 DD 방식에 의해 회전된 각도를 계산하는 제1각도 계산기(58a)와 상관부(10)의 제2덧셈기(55b)의 출력인 헤더의 허수부로부터 DD 방식에 의해 회전된 각도를 계산하는 제2각도 계산기(58b)를 포함하며, 상관부(10)에서 헤더가 검출된 경우에, DD 방식에 의해 회전된 각도가 반영되어 보상된 심볼 데이타의 실수부(R')를 최종 출력 심볼 데이타의 실수부(R)에 스위칭하고, DD 방식에 의해 회전된 각도가 반영되어 보상된 심볼 데이타의 허수부(I')를 최종 출력 심볼 데이타의 허수부(I)에 스위칭하는 제1스위치부(SW1)을 포함하여 구성된다.
그래서 상관부(10)에서 헤더가 검출되었을 때, 수신된 위상 변조 신호가 DD 방식에 의해 회전된 각도를 계산하고 이 각도를 회전 각도 보상부에 전달하여 회전 각도가 반영되어 보상된 최종 심볼 데이타를 출력으로 하는 역할을 한다.
회전 각도 보상부(30)는 회전각도 및 출력 결정부(20)에서 계산된 DD 방식에 의해 회전된 각도를 DD 방식에 의해 얻어진 심볼 데이타에 반영하는 보상기(59a, 59b, 59c, 59d)와 각각의 보상기에서 DD 방식에 의해 회전된 각도를 보상시킨 심볼 데이타가 출력단에 연결되도록 스위칭하는 제2스위치부 SW2를 포함하여 구성되어 회전각도 및 출력 결정부(20)에 계산된 DD 방식에 의해 회전된 각도를 DD 방식에 의해 얻어진 심볼 데이타에 반영하는 기능을 수행한다.
회전 보상부(30)는 회전각도 및 출력 결정부(20)에서 계산된 DD 방식에 의해 회전된 각도를 DD 방식에 의해 얻어진 심볼 데이타에 반영하는 보상기(59a, 59b, 59c, 59d)와, 각각의 보상기에서 DD 방식에 의해 회전된 각도를 보상시킨 심볼 데이타의 실수부(R)와 허수부(I)가 출력단의 실수부(R')와 허수부(I')에 연결되도록 스위칭하는 제2스위치부(SW2)를 포함하여 구성된다.
그래서 회전각도 및 출력 결정부(20)에서 계산된 DD 방식에 의해 회전된 각도를 DD 방식에 의해 얻어진 심볼 데이타에 반영하는 기능을 수행한다.
이렇게 구성된 본 발명의 주파수 오차 보상 기능을 갖는 위상변조신호 검파기의 동작은 다음과 같이 된다.
송신기에서 송출되는 프레임은 프래앰블(Preamble), 헤더(Header), 데이타 필드(Data Field) 등 크게 세 부분으로 구성되어 있다. 프리앰블은 데이타의 동기를 맞추기 위해서 송출되는 것으로 세 부분중에서 가장 앞서 송출되는 부분이다. 그 중에서 헤더는 유효 데이타가 시작되는 시점을 알려주는 정보이며, 이는 사전에 송신기와 수신기 사이에 알려져 있는 정보이다. 마지막으로 정보를 실은 데이타 필드의 영역이 있다. MDD 방식은 헤더를 검출하는 과정에서 DD 방식에 의해 회전된 위상 값을 알아낼 수 있으며, 그 위상 값을 데이타 필드에 적용하므로서 오류없이 데이타를 복원할 수 있다.
위에서 헤더를 벡터 U로 나타낸다. 벡터 U는 u0,u1,....uN-1에 해당하는 값이며, 그 요소는 다음의 식 (5)로 표현된다.
여기서 N은 헤더의 길이이다. 위의 식 (5)을 구하면 각각,,,의 네 요소로 나타난다. 1+j의 크기는 12+12에 루트를 취한 값이므로가 되고 실수부와 허수부가 이루는 각은 tanθ =1/1의 식에 의하여 π/4가 되므로 위의 식 (5)의 네 요소를 복소수로 표현하면 차례로 1+j, -1+j, -1-j, 1-j이 된다. 즉, 실수부와 허수부가 -1, 1의 값을 갖는 복소수로 된다.
헤더를 검출하기 위하여 네개의 상관기(51,52,53,54 ; CrossCorrelator)로 구성된 상관부(10)를 사용하게 되는 데 상관부(10)의 기준 벡터 V를 식(6)에 나타낸다.
식 (6)에 벡터 U의 네 요소를 대입하면,
,,,로 되어 벡터 V의 요소의 실수부 및 허수부는 -1, 0, 1 의 값을 가지게 된다. 이 때 상관부(10)를 통한 출력 Z(n)은 다음과 같다.
여기서, R은 rn-N+1, rn-N+2.....rn당하는 값이며, DD 방식에 의해 수신된 벡터로 그 요소는 다음의 식 (8)로 표현된다.
위의 식 (8)의 네 요소를 복소수로 표현하면 차례로 1+j, -1+j, -1-j, 1-j 이 된다. 결국, 벡터 R은 실수부와 허수부를 1 또는 -1의 값을 갖는 복소수이다. Vt*는 V의 치환된 공액 복소 벡터이다.
헤더가 검출될 때, DD 방식에 의한 출력수식 (4)으로 부터 다음과 같이 식이 구해진다.
여기서는 π/4, 3π/4, 5π/4, 7π/4 중의 하나로의 추정값이다.
식 (9)를 식 (7) 에 대입하면 다음과 같다.
위의 식 (10)에서 Ｖ·Vt*는
그러므로 Z(n)은이 되고 복소수로 나타내면 다음과 같다.
여기서 α,β∈{-1,1}이다. 이 식 (11)으로부터 Z(n)의 실수부 및 허수부를 각각 다음과 같이 정의하자.
위의 식에서 확인된 바와 같이 헤더가 검출될 때 식 (11)으로부터 각각의 절대값이 같다는 것을 알 수 있다. 따라서 다음과 같은
의 조건이 절대값 판정기(56a, 56b)에서 만족될 때 헤더는 검출된 것으로 판단할 수 있다. DD 방식에 의해 회전된 각도는 다음과 같이 결정된다.
헤더가 검출되었을 때 DD 방식에 의해 회전된 각도는 제5도의 위상변조신호 검파기의 회전각도 및 출력 결정부(20)의 각도 판정기(58a,58b)에서 위와 같이 결정된다.
회전각도 및 출력 결정부(20)에서 결정된 회전 각도를 회전 각도 보상부(30)의 보상기(59a, 59b, 59c, 59d)에서 DD 방식에 의해 얻어진 심볼 데이타에 적용한다.
그러므로 이것으로 얻고자하는 최종 데이타(n)는 DD 방식에 의해 얻어진 심볼데이타(n)에 회전된 각도를 반영하여 다음과 같이 결정된다.
예를 들어 회전 각도가 0인 경우에는 DD 방식에 의한 심볼 데이타가 a+jb라 했을 때 MDD 방식에 의한 심볼 데이타는 a+jb가 된다. 회전 각도가 π/2라면 a+jb는 (a+jb)에 j를 곱한 것과 같아지므로 j(a+jb)=(ja-b) = (-b+ja)가 된다. 또 회전 각도가 π라면 a+jb는 (a+jb)에 (-)를 곱한 것과 같아지므로 -(a+jb) = (-a-jb)가 된다. 마지막으로 회전 각도가 3π/2라면 a+jb는 (a+jb)에 -j를 곱한 것과 같아지므로 -j(a+jb) = (-ja+b) = (b-ja)가 된다.
회전 각도 보상부(30)에서 각각 네개의 보상기(59a, 59b, 59c, 59d)를 통해 보상된 신호는 제2 스위치부 SW2에서 하나가 선택되어 실수부 R는 출력 R'에 연결되고 허부수 I는 출력 I'에 연결되고 이것은 다시 제1 스위치부 SW1에서 보소상관기에서 헤더가 검출된 경우에만 R'는 MDD 방식에 의한 최종 심볼 데이타 출력의 실수부 R로, I'는 MDD 방식에 의한 최종 심볼 데이타 출력의 허수부 I로 연결된다.
위와 같이 본 발명에 따른 주파수 오차 보상 기능을 갖는 위상변조신호 검파기는 헤더를 검출하는 상관부와 회전각도 및 출력 결정부에서 수신 데이타의 회전 각도를 계산하고 회전 각도 보상부에서 기존의 프레임 구조에 변화를 주지 않으면서 임의의 θ 값에 대하여도 동작할 수 있도록 데이타를 보상한다.
본 발명의 효과로는 일반적인 DD 방식에 의한 주파수 보상 기능을 갖는 위상변조신호 검파기에 의해 얻어진 심볼 데이타로부터 회전된 값을 알아내어 이를 보정함으로서 임의의 주파수 오차에 의해 DD 방식에 의한 오류를 올바로 교정하도록 동작하는 효과를 얻게 되었으며, 기존의 프레임 구조에 변화를 주지 않으면서 임의의 θ 값에 대하여도 동작하여 주파수 오차에 의한 에러를 근본적으로 개선하는 주파수 오차 보상 긴능을 갖는다.

Claims (6)

  1. 주파수 오차 보상 기능을 갖는 위상변조신호 검파기로서, 수신된 위상 변조 신호에서 헤더를 나타내는 복소수 벡터의 실수부와 허수부의 절대값이 같음을 판단하여 헤더를 검출하는 상관부(10)와, 헤더가 검출되었을 때 DD 방식에 의해 회전된 각도를 결정하는 회전각도 및 출력 결정부(20)와, 회전각도 및 출력 결정부(20)에서 결정된 회전 각도를 DD 방식에 의해 얻어진 심볼 데이타에 적용하여 기존의 프레임 구조에 변화를 주지 않으면서 임의의 θ 값에 대하여도 동작할 수 있도록 데이타를 보상하는 회전 각도 보상부(30)를 포함하여 이루어지는 주파수 오차 보상 기능을 갖는 위상 변조신호 검파기.
  2. 제1항에 있어서, 상기 상관부(10)는, DD 방식에 의한 심볼 데이타의 실수부의 값이 입력으로 연결되고 미리 알고 있는 헤더의 실수부를 기준 벡터로 하는 제1상관기(51)와, DD 방식에 의한 심볼 데이타의 허수부의 값이 입력으로 연결되고 미리 알고 있는 헤더의 허수부를 기준 벡터로 하는 제2상관기(52)와, DD 방식에 의한 심볼 데이타의 허수부의 값이 입력으로 연결되고 미리 알고 있는 헤더의 실수부를 기준 벡터로 하는 제3상관기(53)와, DD 방식에 의한 심볼 데이타의 실수부의 값이 입력으로 연결되고 미리 알고 있는 헤더의 허수부를 기준 벡터로 하는 제4상관기(54)와, 제1상관기(51)의 출력과 제2상관기(52)의 출력을 더하여 헤더의 실수부의 값을 출력하는 제1덧셈기(55a)와 제3상관기(53)의 출력과 제4상관기(54)의 출력을 반전한 값을 더하여 헤더의 허수부의 값을 출력하는 제2덧셈기(55b)와, 제1덧셈기(55a)의 출력에 연결되어 헤더의 실수부의 절대값을 판정하는 제1절대값 판정기(56a)와 제2덧셈기(55b)의 출력에 연결되어 헤더의 허수부의 절대값을 판정하는 제2절대값 판정기(56b)와, 제1 및 제2 절대값 판정기의 출력이 같음을 판별하는 논리 게이트(57)를 포함하여 구성되는 것이 특징인 주파수 오차 보상 기능을 갖는 위상 변조신호 검파기.
  3. 제1항에 있어서, 상기 회전각도 및 출력 결정부(20)는, 상기 상관부(10)의 제1덧셈기(55a)의 출력인 헤더의 실수부로부터 DD 방식에 의해 회전된 각도를 계산하는 제1각도 계산기(58a)와 상기 상관부(10)의 제2덧셈기(55b)의 출력인 헤더의 허수부로부터 DD 방식에 의해 회전된 각도를 계산하는 제2각도 계산기(58b)와, 상기 상관부(10)에서 헤더가 검출된 경우에, DD 방식에 의해 회전된 각도가 반영되어 보상된 심볼 데이타의 실수부(R')를 최종 출력 심볼 데이타의 실수부(R)에 스위칭하고, DD 방식에 의해 회전된 각도가 반영되어 보상된 심볼 데이타의 허수부(I')를 최종 출력 심볼 데이타의 허수부(I)에 스위칭하는 제1스위치부(SW1)을 포함하여 구성되는 것이 특징인 주파수 오차 보상 기능을 갖는 위상변조신호 검파기.
  4. 제3항에 있어서, 상기 제1 및 제2 각도 계산기(58a, 58b)는, 상기 제1덧셈기(55a)의 출력인 헤더의 실수부의 값이 양수이고 상기 제2덧셈기(55b)의 출력인 헤더의 허수부의 값도 양수인 경우에 DD 방식에 의해 회전된 각도는 0이 되고, 상기 제1 덧셈기(55a)의 출력인 헤더의 실수부의 값이 음수이고 상기 제2덧셈기(55b)의 출력인 헤더의 허수부의 값이 양수인 경우에 DD 방식에 의해 회전된 각도는 π/2가 되고, 상기 제1덧셈기(55a)의 출력인 헤더의 실수부의 값이 음수이고 상기 제2 덧셈기(55b)의 출력인 헤더의 허수부의 값도 음수인 경우에 DD 방식에 의해 회전된 각도는 π가 되고, 상기 제1덧셈기(55a)의 출력인 헤더의 실수부의 값이 양수이고 상기 제2 덧셈기(55b)의 출력인 헤더의 허수부의 값이 음수인 경우에 DD 방식에 의해 회전된 각도는 3π/2가 되도록 한 것이 특징인 주파수 오차 보상 기능을 갖는 위상변조신호 검파기.
  5. 제1항에 있어서, 상기 회전 보상부(30)는, 상기 회전각도 및 출력 결정부(20)에서 계산된 DD 방식에 의해 회전된 각도를 DD 방식에 의해 얻어진 심볼 데이타에 반영하는 보상기(59a, 59b, 59c, 59d)와, 각각의 보상기에서 DD 방식에 의해 회전된 각도를 보상시킨 심볼 데이타의 실수부(R)와 허수부(I)가 출력단의 실수부(R')와 허수부(I')에 연결되도록 스위칭하는 제2스위치부(SW2)를 포함하여 구성되는 것이 특징인 주파수 오차 보상 기능을 갖는 위상변조신호 검파기.
  6. 제4항에 있어서, 상기 보상기(59a, 59b, 59c, 59d)는, DD 방식에 의해 회전된 각도가 0인 경우에 MDD 방식에 의한 심볼 데이타는 DD 방식에 의한 심볼 데이타의 실수부를 부호의 반전없이 실수부(R)에 연결하고, DD 방식에 의한 심볼 데이타의 허수부를 부호의 반전없이 허수부(I)에 연결하는 제1보상기(59a)와, DD 방식에 의해 회전된 각도가 π/2인 경우에 MDD 방식에 의한 심볼 데이타는 DD 방식에 의한 심볼 데이타의 실수부를 부호를 반전시켜 허수부(I)에 연결하고, DD 방식에 의한 심볼 데이타의 허수부를 부호의 반전없이 실수부(R)에 연결하는 제2보상기(59b)와, DD 방식에 의해 회전된 각도가 π인 경우에 MDD 방식에 의한 심볼 데이타는 DD 방식에 의한 심볼 데이타의 실수부를 부호를 반전시켜 실수부(R)에 연결하고, DD 방식에 의한 심볼 데이타의 허수부를 부호를 반전시켜 허수부(I)에 연결하는 제3보상기(59c)와, DD 방식에 의해 회전된 각도가 3π/2인 경우에 MDD 방식에 의한 심볼 데이타는 DD 방식에 의한 심볼 데이타의 실수부를 부호의 반전없이 허수부(I)에 연결하고, DD 방식에 의한 심볼 데이타의 허수부를 부호를 반전시켜 실수부(R)에 연결하는 제4보상기(59d)를 포함하는 것이 특징인 주파수 오차 보상 기능을 갖는 위상변조신호 검파기.
KR1019950020003A 1995-07-07 1995-07-07 주파수 오차 보상 기능을 갖는 위상변조신호 검파기 KR0145543B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950020003A KR0145543B1 (ko) 1995-07-07 1995-07-07 주파수 오차 보상 기능을 갖는 위상변조신호 검파기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950020003A KR0145543B1 (ko) 1995-07-07 1995-07-07 주파수 오차 보상 기능을 갖는 위상변조신호 검파기

Publications (2)

Publication Number Publication Date
KR970008831A KR970008831A (ko) 1997-02-24
KR0145543B1 true KR0145543B1 (ko) 1998-08-17

Family

ID=19420091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020003A KR0145543B1 (ko) 1995-07-07 1995-07-07 주파수 오차 보상 기능을 갖는 위상변조신호 검파기

Country Status (1)

Country Link
KR (1) KR0145543B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303938B1 (ko) * 2007-03-27 2013-09-05 삼성전자주식회사 파워 증폭기의 위상 오차 보상 방법 및 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4344356B2 (ja) * 2003-03-19 2009-10-14 株式会社アドバンテスト 検波装置、方法、プログラム、記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303938B1 (ko) * 2007-03-27 2013-09-05 삼성전자주식회사 파워 증폭기의 위상 오차 보상 방법 및 장치

Also Published As

Publication number Publication date
KR970008831A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
CA2025232C (en) Carrier recovery system
US5809009A (en) Demodulator apparatus for digital radio communication receiver providing pseudo-coherent quadrature demodulation based on periodic estimation of frequency offset
US7809086B2 (en) Apparatus and methods for demodulating a signal
WO2001020863A9 (en) Method and apparatus for carrier phase tracking
US5473637A (en) Open-loop phase estimation methods and apparatus for coherent demodulation of phase modulated carriers in mobile channels
US5497400A (en) Decision feedback demodulator with phase and frequency estimation
US5550506A (en) DQPSK demodulator capable of improving a symbol error rate without decreasing a transmission rate
JPH07297870A (ja) Ｔｄｍａデータ受信装置
EP0913936A2 (en) Communication system with frequency control circuit
EP0763919B1 (en) QPSK demodulator with frequency and phase tracking
CA1218116A (en) Circuit for reducing errors in a data receiver
US20070192048A1 (en) System and method for estimating phase offset in a communication system
KR0145543B1 (ko) 주파수 오차 보상 기능을 갖는 위상변조신호 검파기
CA2318988C (en) Receiver
JP3288627B2 (ja) 周波数オフセット補償方法
US4726038A (en) Digital communication system
JPS58114654A (ja) 基準搬送波再生回路
US6157686A (en) Diversity apparatus with improved ability of reproducing carrier wave in synchronous detection
JP2003218969A (ja) 復調装置
JP3558811B2 (ja) 変調器及び変調方法、復調器及び復調方法
US6246730B1 (en) Method and arrangement for differentially detecting an MPSK signal using a plurality of past symbol data
JP3088892B2 (ja) データ受信装置
JP3865893B2 (ja) 復調回路
JPH1098500A (ja) 自動周波数制御方法及び回路
JPH06232939A (ja) フレーム同期回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030506

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee