CN1761882A - 检波装置、方法、程序以及记录介质 - Google Patents

Abstract

可以高速检测接收信号。检波装置包括：用于输出经A/D转换的数字输入信号与自反馈信号输出部分(20)输出的和的第一信号s[n]的第一信号输出装置(16)；用于输出将第一信号s[n]延迟一个采样时序的第二信号s[n－1]的第二信号输出单元(18)；以及用于使第二信号s[n－1]进行预设计算的反馈信号输出部分(20)。当n＝N－1时，频域转换部分(7)从寄存器(22、24)读出第一信号s[N－1]和第二信号s[N－2]并将它们进行一预设计算，由此获得经过DFT的输入信号，由于检波装置(6)具有简单的结构，可快速检测作为检波装置(6)输入信号的接收信号。

Description

检波装置、方法、程序以及记录介质

技术领域

本发明涉及对接收信号的解调。

背景技术

传统地，在普遍实践中使用正交检测装置对接收信号进行检测。例如在专利文件1(日本第H10-23092(图2)号专利公布(Kokai))中描述的传统正交检测器。图7是表示先前技术中正交校正器的框图。

自待测信号源141输出的待测信号被送至乘法器147和148。自基准信号源142输出的基准信号被送至乘法器147，并同时通过90度移相器145被送至乘法器148。乘法器147和148各自将所供给的信息相乘并输出相乘结果到低通滤波器151和152。通过低通滤波器151和152的信号分别被称为I和Q信号。

通过正交检测获取的I、Q信号由CPU(中央处理单元)处理，然后得出待测信号的振幅和相位。另外，自待测信号源141输出的信号可经过A/D转换。

然而，将上述正交检测器实现为硬件难以提高处理速度。如果采用例如NCO(数字控制振荡器)作为基准信号源142，基准信号源142必需承载一个大型正弦表。或者，如果低通滤波器151和152通过逻辑电路实现的，则增加了大量的逻辑运算。另外，如果CPU接收并处理I和Q信号，则需通过抽选将I和Q信号的生成速度降低至CPU处理速度。如果执行抽选，将产生因为抽选引起的信号的混淆。因此需要提供一种抽选滤波器以防止信号的混淆。

本发明的一个目的是执行接收信号的快速检测。

(3)发明内容

根据本发明一个方面，一种检波装置包括：数字输入信号发生单元，用来通过对输入信号进行采样而产生数字输入信号；第一信号输出单元，用来输出通过将数字输入信号与预设信号相加获取的第一信号；第二信号输出单元，用来输出通过将第一信号延迟一个时序周期的定时内获得的第二信号所述时序周期对应于数字输入信号发生单元一个采样时序循环；以及频域转换单元，用来在对应于一定时周期的各预设整数倍数的定时内获取第一信号和第二信号，从而获取作为转换到频域的输入信号的数据，其中预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

根据如此构成的检波装置，数字输入信号发生单元通过对输入信号进行采样而产生一数字输入信号。第一信号输出单元输出通过将数字输入信号加上一预设信号而获取的第一信号。第二信号输出单元输出通过将第一信号延迟对应于数字输入信号发生单元一个采样时序循环的一个时序周期而获取第二信号。频域转换单元在对应于一个时序周期的每个预设整数倍的一个时序周期内获取第一信号和第二信号以获取转化为频域的输入信号的数据。预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

根据本发明，检波装置包括反馈信号输出单元，它输出从通过将第二信号乘以预设参数而获取信号中减去通过将第二信号延迟一个时序周期所获取的信号而获取的反馈信号，其中预设信号是反馈信号。

根据本发明，检波装置包括：第一反馈信号输出单元，它在一个时序周期经过的同时，输出通过将第一信号乘以预设系数而获取的第一反馈信号；以及第二反馈信号输出单元，它输出通过将第二信号延迟一个时序周期并随后翻转延迟信号的符号而获取的第二反馈信号，其中预设信号是第一反馈信号和第二反馈信号。

根据本发明，检波装置可包括：第三反馈信号输出单元，它输出通过将第二信号乘以预设系数而获取的第三反馈信号；以及第二反馈信号输出单元，它输出通过将第二信号延迟一个时序周期并随后翻转延迟信号的符号而获取的第二反馈信号，其中预设信号是第三反馈信号和第二反馈信号。

根据本发明，输入信号可以是一种瞬态响应，以及发生在待测装置瞬态响应之后的一种稳态响应的重复；第一信号输出单元在瞬态响应再次发生并在频域转换单元获取第一信号后平息之前不输出第一信号。

根据本发明，预设系数可在瞬态响应再次发生并在频域转换部分获取第一信号后平息的周期内被设置。

根据本发明，频域转换单元可在瞬态响应再次发生并在频域转换部分获取第一信号后平息的周期内设置预设整数。

根据本发明，一种检波方法包括：通过对输入信号进行采样而产生数字输入信号的数字输入信号发生步骤；输出通过将数字输入信号与预设信号相加而获取的第一信号的第一信号输出步骤；输出通过将第一信号延迟对应于数字输入信号发生步骤的一个采样时序循环的一个时序周期而获取的第二信号的第二信号输出步骤；以及频域转换步骤，它在对应于一个时序周期的每个预设整数倍的时序内获取第一信号和第二信号以获取转化为频域的输入信号的数据，其中预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

本发明的另一方面是提供一种指令集程序，由计算机执行以进行检波装置的检波进程，该检波装置具有用来通过对输入信号进行采样而产生数字输入信号的数字输入信号发生单元，检波进程包括：输出通过将数字输入信号与预设信号相加而获取的第一信号的第一信号输出步骤；输出通过将第一信号延迟对应于数字输入信号发生步骤的一个采样时序循环的一个时序周期而获取的第二信号的第二信号输出步骤；以及频域转换步骤，它在对应于一个时序周期的每个预设整数倍的时序内获取第一信号和第二信号以获取转化为频域的输入信号的数据，其中预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

本发明另外一个方面是提供一种计算机可读介质，该介质具有由计算机执行以进行检波装置的检波进程的程序指令集，该检波装置具有用来通过对输入信号进行采样而产生数字输入信号的数字输入信号发生单元，检波进程包括：输出通过将数字输入信号与预设信号相加而获取的第一信号的第一信号输出步骤；输出通过将第一信号延迟对应于数字输入信号发生步骤的一个采样时序循环的一个时序周期而获取的第二信号的第二信号输出步骤；以及频域转换步骤，它在对应于一个时序周期的每个预设整数倍的时序内获取第一信号和第二信号以获取转化为频域的输入信号的数据，其中预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

本发明的另一方面是提供一种指令集程序，由计算机执行以进行检波装置的检波进程，该检波装置具有：用来通过对输入信号进行采样而产生数字输入信号的数字输入信号发生单元；第一信号输出单元，用来输出通过将数字输入信号与预设信号相加获取的第一信号；以及第二信号输出单元，用来输出通过将第一信号延迟对应于一个时序周期的数字输入信号发生单元的一个采样时序循环的一个时序周期的第二信号；检波进程包括频域转换步骤，它在对应于每个预设整数倍的时序获取第一信号和第二信号以获取转化为频域的输入信号的数据，其中预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

本发明另外一个方面是提供一种计算机可读介质，该介质具有由计算机执行以进行检波装置的检波进程的程序指令集，该检波装置具有：用来通过对输入信号进行采样而产生数字输入信号的数字输入信号发生单元；第一信号输出单元，用来输出通过将数字输入信号与预设信号相加获取的第一信号；以及第二信号输出单元，用来输出通过将第一信号延迟对应于数字输入信号发生单元一个采样时序循环的一个时序周期的第二信号；检波进程包括频域转换步骤，它在对应于一个时序周期的每个预设整数倍的时序获取第一信号和第二信号以获取转化为频域的输入信号的数据，其中预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

(4)附图说明

图1是表示采用根据本发明实施例的检波装置的网络分析器1的结构的框图；

图2是表示采用根据本发明实施例的检波装置6的结构的方框图；

图3A-3D是信号的时序图，其中：图3A表示输入信号的具有f_IF频率的信号包络曲线；图3B表示触发信号；图3C表示采样时序；而图3D表示由频域转换部分7的第一信号和第二信号的获取时序；

图4是表示本发明实施例的运作的流程图；

图5是表示根据本发明第二实施例的检波装置6结构的方框图；

图6是表示根据本发明第三实施例的检波装置6结构的方框图；

图7是现有技术中的正交检测器的方框图。

(5)具体实施方式

下面将参照附图给出对本发明各实施例的描述。

图1是表示其中使用根据本发明实施例的检波装置6的网络分析器的结构的方框图。网络分析器1测量DUT(待测装置)10的响应特性。

网络分析器1具有频率指定部分2，振荡器4，检波装置6，频域转换部分7，响应特性测量部分8以及显示装置9。

频率指定部分2指定由振荡器4起振的信号频率。

振荡器4接收来自频率指定部分2的频率指定，并输出具有指定频率的信号到DUT10。

检波装置6接收来自DUT10输出的作为来自振荡器4的信号接收结果的信号，检测该信号并输出第一和第二信号。注意稍后将对第一信号和第二信号进行说明。

频域转换部分7接收作为来自检波装置6的检波结果的第一信号和第二信号，并将两路信号转换为频域上的一路信号。

响应特性测量部分8基于由频域转换部分7获取的频域上的信号而获取来自DUT10输出的振幅和相位。输出的振幅和相位表示DUT10的响应特性。响应特性测量部分8随后将响应特性输出到显示装置9上。

显示装置9接收来自响应特性测量部分8DUT10输出的振幅和相位，并显示它们。

要注意的是，频率指定部分2、频域转换部分7以及响应特性测量部分8可以通过将实现其各自功能的程序记录到硬盘、ROM或RAM并使CPU读出并执行这些程序而实现。如果网络分析器1配置有介质(例如软盘和CD-ROM)读取设备，通过使介质读取设备读取记录程序的介质，可将程序安装到硬盘之类设备上。

第一实施例

图2是表示采用根据本发明实施例的检波装置6的结构的方框图。检波装置6中设有A/D转换器12、时钟发生器14、第一信号输出单元16、第二信号输出单元18、反馈信号输出部分20、第一寄存器22以及第二寄存器24。

A/D转换器12接收从DUT的信号输出的信号作为输入信号，将信号转换为数字输入信号并输出数字输入信号。可以假设输入信号的中心频率是f_IF。数字输入信号的信号序列被表示成x[0]，x[1]……x[n]……x[N-1]。

时钟发生器14产生A/D转换器12的采样时序。假设采样频率是f_S。

第一信号输出单元16将从A/D转换器12输出的数字输入信号与从反馈信号输出部分20输出的反馈信号相加，并输出相加结果。来自第一信号输出单元16的输出被称为第一信号。第一信号在这里表示成s[n]。注意0≤n≤N-1，而S[n]对应于x[n]。

第二信号输出单元18接收第一信号并将延迟对应于采样时序一个周期的一个周期(此后称为“一个时序周期”)值的第一信号输出。来自第二信号输出单元18的输出被称为第二信号。第二信号被表示成s[n-1]。由于第二信号是通过将第一信号延迟一个时序周期而获取的，第二信号被表示成第一信号s[n]的n减1倍。

反馈信号输出部分20包括一常数乘法器20a、延迟装置20b，符号翻转器20c以及加法器20d。常数乘法器20a将第二信号乘以系数K并输出相乘结果。K由下面的等式表示。注意K是实数。

$K=2\cos \left(\frac{2\mathrm{\π}{f}_{\mathrm{IF}}}{f_s}\right)$

延迟装置20b将第二信号延迟一个时序周期并输出延迟结果。符号翻转器20c将来自延迟装置20b的输出的符号翻转。即符号翻转器20c将输出乘以“-1”。加法器20d将来自常数乘法器20a输出与来自符号翻转器20c的输出相加并输出相加结果。来自加法器20d的输出用作反馈信号。

即，反馈信号输出部分20输出通过将第二信号乘以预设系数K所获取的信号减去将第二信号延迟一个时序周期所获取的信号而获取的反馈信号。反馈信号被表示为K·s[n-1]-s[n-2]。

由于第一信号是通过将从A/D转换器12输出的数字输入信号加上从反馈信号输出部分20输出的反馈信号而获取的。S[n]被表示成x[n]+K·s[n-1]-s[n-2]。

第一寄存器22接收从第一信号输出单元16输出的第一信号并记录第一信号。第二寄存器24接收从第二信号输出单元18输出的第二信号并记录第二信号。

注意频域转换部分7在每N个时序周期(一个时序周期的N倍，N为一整数)分别从第一寄存器22和第二寄存器24读出第一信号和第二信号，并获取作为转换到频域的输入信号的信号。即检波装置6和频域转换部分7将DFT(离散傅立叶变化)应用于输入信号。注意N可任意设置。如果第一信号和第二信号分别表示成s[n]和s[n-1]，转换到频域的结果被标示为y[n]＝s[n]-W·s[n-1]。注意W由下面的等式表达。

[等式2]

$W=-\cos \left(\frac{2\mathrm{\π}{f}_{\mathrm{IF}}}{f_s}\right)+j\sin \left(\frac{2\mathrm{\π}{f}_{\mathrm{IF}}}{f_s}\right)$

在检波装置6中，从开始采样到由频域转换部分7采集DFT结果之间的某一时序窗内对N个采样点执行采样。因此在由检波装置6和频域转换部分7执行的DTF中，在执行频域转换的同时，从0Hz到采样频率f_S的区间被N等分。

这样，当用作采样数的N增加时频率解析度也增加。根据本发明的实施例，这里指定并确定一检测输入信号的带宽，它反映在测量周期和所要求带宽之间的均衡。例如，如果采样频率f_s为10MHz，而用于检测带宽需要100kHz，这里估计N＝100(＝10MHz/100kHz)，且由此测量周期为10微秒(＝100/10MHz)。

下面将给出由检波装置6和频域转换部分7执行的DFT的原理的描述。检波装置6和频域转换部分7通过被称为Goertzel方法的算法执行DFT。Goertzel方法是如下所述的计算方法。

采样输入信号序列被表示成x[0]，x[1]……x[n]……x[N-1]。标号N表示用于DFT计算的时序窗内的输入信号的采样号。下面的递归方程同时被用来计算x[n]。

s[n]＝x[n]+K·s[n-1]-s[n-2]…(1)

y[n]＝s[n]-W·s[n·1]      …(2)

s[n]表示用于计算过程中的一个参数，y[n]表示输出值。s[n]的初始值为s[-2]＝s[-1]＝0。另外K和W是常数，并被如下表示。注意f_IF表示输入信号的频率，f_S表示采样频率。

[等式3]

$K=2\cos \left(\frac{2\mathrm{\π}{f}_{\mathrm{IF}}}{f_s}\right)$

$W=-\cos \left(\frac{2\mathrm{\π}{f}_{\mathrm{IF}}}{f_s}\right)+j\sin \left(\frac{2\mathrm{\π}{f}_{\mathrm{IF}}}{f_s}\right)$

从输入采样信号起，等式(1)和(2)重复N次，并由此最后获取y[n]，由此获取DFT的结果。然而，等式(2)表示前馈形式的滤波器配置，所要求的信息是自N次计算之后获取的y[n-1]。因此无需一直计算等式(2)，而是只需在N次计算后再计算一次。由此只需要重复进行等式(1)的计算。只需以1/N倍采样速度计算等式(2)。结果，如果计算是通过计算机内的程序实现的，其速度足以在实践中采用。当然，等式(2)也可通过逻辑电路毫无问题地实现。

等式(1)对应于从第一信号输出单元16输出的第一信号。等式(2)通过频域转换部分7而实现并作为将输入信号转换到频域的结果，因此可用图2所示的配置执行DFT。由于仅需要以采样速度的1/N倍速度计算等式(2)，因此频域转换部分7需要在每个N时序周期内将第一信号和第二信号各自从第一寄存器22和第二寄存器24读出。

下面将参阅图3中的时序图和图4中的流程图给出对本发明第一实施例的操作的描述。

检波装置6的A/D转换器12首先接收自DUT10输出的信号作为输入信号。图3A表示具有f_IF频率的输入信号的包络曲线，该输入信号是检波装置6的A/D转换器12接收的。如图3A所示，输入信号的开始部分对应于瞬态响应且其值是不稳定的。当瞬态响应平息时，其值变得稳定。具有已稳定值的部分响应于稳态响应。这样，稳态响应发生在瞬态响应之后。

时钟发生器14接收表示提供给A/D转换器12的输入信号的瞬态响应结束的触发信号(S10，参阅图4)并生成具有采样频率f_S的采样时序。图3B表示触发信号，图3C表示采样时序。如图3B所示，一旦输入信号的瞬态响应平息则产生触发信号。如图3C所示，自产生触发信号起，采样时序至少重复N次。注意采样时序的产生可在产生触发信号之后的第N时序停止，或继续。

A/D转换器12根据来自时钟发生器14的采样时序将输入信号转换成数字输入信号并将其输出，参阅图4，数字输入信号和自反馈信号输出部分20输出反馈信号可通过第一数字输出单元16彼此相加，并由此输出第一信号(S12)。第一信号被记录到第一寄存器22。

另外，第一信号被提供到第二信号输出单元18，被延迟一个时序周期并作为第二信号被输出(S14)。第二信号被记录在第二寄存器24中。由此确定是否对应于第N个时序的触发信号已输出第一信号和第二信号(S16)。如果它们在第N时序未被输出(S16：否)，反馈信号输出部分20输出基于第二信号的反馈信号(S18)。然后操作返回到第一信号时输出(S12)。

注意是否对应于第N个时序的触发信号的信号已被输出的判定可基于计数器(未图示)实现。该计数器被用于对从触发信号起的每个时序周期的脉冲进行计数。计数器由触发信号清零。

如果对应于第N时序的触发信号的第一信号和第二信号已被输出(S16：是)，频域转换部分7从第一寄存器22和第二寄存器24分别读出第一信号和第二信号，并获取作为转换到频域的输入信号的信号(S20)。图3D表示第一信号和由频域转换部分7执行的第二信号的采集时序。如图所示，如果对应于第N时序的触发信号的信号已被输出，则第一信号和第二信号由频域转换部分7获取。

检波装置6在下一触发信号发生之前不会产生第一信号和第二信号(S10)。参阅图3，在开始为输入信号h获取第一信号和第二信号(见图3D)(见图3A)起直到为输入信号h+1(见图3A)产生的触发信号(见图3B)的一个周期T内，第一信号和第二信号可能无法产生。

根据本发明第一实施例，仅检测输入信号中在特定频率点上的信号，由此消除其他频率分量。即，第一实施例提供类似于滤波器的效果。特别地，如果较高次谐波出现在输入信号中，较高次谐波的频率点出现在对应于f_IF/f_S的整数倍频率点上，在输入信号中具有从属频率的信号和较高次谐波完全彼此正交，且作为检波结果的输出较为有利地根本不受影响。这样，无需提供用于对第一信号和第二信号进行滤波的滤波器。如果滤波器通过逻辑电路作为硬件而实现，将会增加计算量。然而由于并不需要滤波器，计算量由此变少，且检波装置6的处理可以很快地进行。

另外，根据本发明第一实施例，频域转换部分7是通过使CPU读和执行程序而实现的，且如果检波装置6由硬件实现，频域转换部分7的处理速度低于检波装置6的处理速度。然而，当检波装置6计算第一信号和第二信号N次的同时，频域转换部分7只需执行一次向频域的转换。由此即使频域转换部分7的处理速度低于检波装置6的处理速度也不会造成任何问题。无需基于频域转换部分7的处理而速度降低检波装置6的处理速度。结果检波装置6的处理得以快速执行。

另外，根据本发明第一实施例，信号的检测带宽是通过将采样频率f_S分频以N而获得的。由此单纯改变N就可方便地改变检测带宽。

还有，根据本发明第一实施例，要求检波装置6仅在第一触发信号到第N时序的周期内生成第一信号和第二信号。即这里执行一种类型的帧处理。因此，第一信号和第二信号无法产生于其他周期内(诸如周期T(参阅图3))。因此可在周期T内设置例如频域转换部分7的N和常数乘法器20a的预设系数K。

还有，根据本发明第一实施例，由于来自检波装置6的第一信号和第二信号的发生是一种类型的帧处理，输入信号h的测量结果并不影响输入信号h+1的测量结果。即前面测量的结果并不影响后一测量的结果。结果无需考虑检波装置中的滤波响应之类传统需要考虑的问题。

要注意的是传统正交检测方法应将待测信号和基准信号相乘，产生的是一除低频分量外的非必要信号。然而，根据本发明第一实施例，由于执行DFT(离散傅立叶变化)并不生成非必要信号，且具有所获得的更好特性的获得检测器输出(第一信号和第二信号)。

另外，尽管传统的正交检测方式使用正弦曲线波作为基准信号，依据本发明第一实施例的检波装置6并不使用正弦曲线波信号，因此无需保留大型正弦表，且由检波装置6的处理被快速执行。

第二实施例

第二实施例不同点是采用第一反馈信号输出部分60和第二反馈信号输出部分70代替第一实施例中的反馈信号输出部分20。

图5是表示根据本发明第二实施例的检波装置6的结构的方框图。检波装置6具有A/D转换器12、时钟发生器14、第一信号输出单元16、第二信号输出单元18、第一寄存器22、第二寄存器24、第一反馈信号输出部分60以及第二反馈信号输出部分70。在下面章节中，相同的部件将由与第一实施例中相同的标号进行标注，不再对它们进行更详细的说明。

A/D转换器12、时钟发生器14、第二信号输出单元18、第一寄存器22以及第二寄存器24类似于第一实施例的中相应部分，在这里不再详细说明。

第一信号输出单元16将自A/D转换器12输出的数字输入信号、自第一反馈信号输出部分60输出的第一反馈信号和自第二反馈信号输出部分70输出的第二反馈信号相加在一起，并输出相加结果，来自第一信号输出单元16的输出被称为第一信号。第一信号在这里被表示为s[n]。注意0≤n≤N-1，而s[n]对应于x[n]。

第一信号输出单元16包括第一加法器16a和第二加法器16b。第一加法器16a将数字输入信号与第二反馈信号相加，并输出相加结果。第二加法器16b将第一加法器16a的输出与第一反馈信号相加，并输出相加结果。来自第二加法器16b的输出用作第一信号。

第一反馈信号输出部分60输出第一反馈信号，它是在一个时序周期经过的同时通过将第一信号与预设系数K相乘而获得的。第一反馈信号输出部分60包括延迟装置62和常数乘法器64。

延迟装置62将第一信号延迟一个时序周期并输出延迟结果。常数乘法器64将来自延迟装置62的输出与预设系数K相乘，并输出相乘结果。来自常数乘法器64的输出作为第一反馈信号。预设系数K等于第一实施例中常数乘法器20a中的K。第一反馈信号被表示成K·s[n-1]。

一般来说，如果常数乘法器仅通过逻辑电路的组合逻辑实现的话，逻辑变得复杂，且难以增加常数乘法器的运算速度。因此，在实践中一般在常数乘法器中提供一触发电路之类器件，并使触发电路保存计算的中间结果以增加时序采样的速度。在这种情况下，常数乘法器输出延迟某一时间量的信号，该延迟时间两相应于内部触发器有关输入信号的采样时序而延迟一定量信号。

自常数乘法器输出信号上的延迟，包括触发电路之类器件的常数乘法器提供类似于延迟装置的功能。由于包括触发电路之类器件的常数乘法器，它除了延迟装置的功能外还提供常数乘法器相同的功能，常数乘法器提供与延迟装置62和常数乘法器64的组合类似的功能。结果包括触发电路之类器件的常数乘法器被用作第一反馈信号输出部分60。

另外，尽管在图5中延迟装置62被设于常数乘法器64前，但延迟装置62也可设于常数乘法器62后。即延迟装置62的位置并不被限制在特殊位置，只要被设置在第一反馈信号输出部分60内即可。

另外，尽管如上所述包括触发电路之类器件的常数乘法器能用作第一反馈信号输出部分60，但也可采用根据一个时序周期内的若干时钟周期执行计算的常数乘法器。

第二反馈信号输出部分70将第二信号延迟一个时序周期，将延迟的结果信号的符号翻转并输出符号翻转结果作为第二反馈信号。第二反馈信号输出部分70包括延迟装置72和符号翻转器74。

延迟装置72将第二信号延迟一个时序周期并输出延迟结果。符号翻转器74将延迟装置72的输出的符号翻转。即符号翻转器74将输出乘以“-1”。来自符号翻转器74的输出用作第二反馈信号。第二反馈信号被表示成-s[n-2]。

第一信号输出单元16将数字输入信号x[n]、第一反馈信号K·s[n-1]和第二反馈信号-s[n-2]相加并输出第一信号s[n]＝x[n]+K·s[n-1]-s[n-2]。

即，第一加法器16a将数字输入信号x[n]与第二反馈信号-s[n-2]相加并输出x[n]-s[n-2]。第二加法器16b将来自第一加法器16a的输出x[n]-s[n-2]与第一反馈信号K·s[n-1]相加并输出第一信号s[n]＝x[n]+K·s[n-1]-s[n-2]。

本发明第二实施例的操作类似于第一实施例，就不再进行更多描述了(参阅图3和图4)。

本发明第二实施例提供类似于第一实施例的那些效果。

另外，根据第二实施例，包括触发电路之类器件的常数乘法器可用作第一反馈信号输出部分60。包括触发电路之类器件的常数乘法器可如上所述增加采样时序速度。结果，由于第一反馈信号输出部分60的采样时序速度加快，检波装置6的检波能力增加。

另外，根据本发明第二实施例，逻辑电路的负担低于第一实施例的情况，由此可加快运算速度。

即，必须由常数乘法器20a、加法器20d以及第一信号输出单元16在第一实施例的一个时序周期内(见图2)分别对来自第二信号输出单元18的第二信号输出执行三种计算。结果这造成运算电路非常复杂，其结果运算速度将极度地下降。

另一方面，仅由常数乘法器64和第二加法器16b在第二实施例的一个时序周期内(见图5)对自延迟装置62输出的信号执行两种计算。结果运算电路变得简单，且由此计算速度增加。

第三实施例

第三实施例的不同点是采用第三反馈信号输出部分80和第二反馈信号输出部分70代替第一实施例中的反馈信号输出部分20。

图6是表示根据本发明第三实施例的检波装置6结构的方框图。检波装置6具有A/D转换器12、时钟发生器14、第一信号输出单元16、第二信号输出单元18、第一寄存器22、第二寄存器24、第二反馈信号输出部分70以及第三反馈信号输出部分80。在下面章节中，相同的部件将由与第一和第二实施例中相同的标号进行标注，不再对它们进行更详细的说明。

A/D转换器12、时钟发生器14、第二信号输出单元18、第一寄存器22以及第二寄存器24类似于第一实施例的中相应部分，在这里不再详细说明。第二反馈信号输出部分70类似于第二实施例中的相应部分，也不再详细说明了。

第一信号输出单元16将自A/D转换器12输出的数字输入信号、自第三反馈信号输出部分80输出的第三反馈信号和自第二反馈信号输出部分70输出的第二反馈信号相加在一起，并输出相加结果，来自第一信号输出单元16的输出被称为第一信号。第一信号在这里被表示为s[n]。注意0≤n≤N-1，而s[n]对应于x[n]。

第一信号输出单元16包括第一加法器16a和第二加法器16b。第一加法器16a将数字输入信号与第二反馈信号相加，并输出相加结果。第二加法器16b将第一加法器16a的输出与第三反馈信号相加，并输出相加结果。来自第二加法器16b的输出用作第三信号。

第三反馈信号输出部分80输出第三反馈信号，它是通过将自第二信号输出单元18输出的第二信号s[n-1]与预设系数K相乘而获得的。预设系数K等于第一实施例中常数乘法器20a中的K。第三反馈信号被表示成K·s[n-1]。

第一信号输出单元16将数字输入信号x[n]、第三反馈信号K·s[n-1]和第二反馈信号-s[n-2]相加并输出第一信号s[n]＝x[n]+K·s[n-1]-s[n-2]。

即，第一加法器16a将数字输入信号x[n]与第二反馈信号-s[n-2]相加并输出x[n]-s[n-2]。第二加法器16b将来自第一加法器16a的输出x[n]-s[n-2]与第三反馈信号K·s[n-1]相加并输出第一信号s[n]＝x[n]+K·s[n-1]-s[n-2]。

本发明第三实施例的操作类似于第一实施例，就不再进行更多描述了(参阅图3和图4)。

本发明第三实施例提供类似于第一实施例的那些效果。

另外，根据本发明第三实施例，逻辑电路的负担低于第一实施例的情况，由此可加快运算速度。

即，必须由常数乘法器20a、加法器20d以及第一信号输出单元16在第一实施例的一个时序周期内(见图2)分别对从第二信号输出单元18输出的第二信号执行三种计算结果。这造成运算电路非常复杂，其结果运算速度将极度地下降。

另一方面，仅由第三反馈信号输出部分80和第二加法器16b在第三实施例的一个时序周期内(见图6)对自第二信号输出单元18输出的信号执行两种计算。结果运算电路变得简单，且由此计算速度增加。

在上面诸实施例中，描述是在假定检波装置6由硬件(逻辑)电路实现的基础上进行的。在一包括CPU、硬盘、介质读取设备(诸如软盘及CD-ROM)的计算机中，可使介质读取设备读取记录能实现检波装置6各组成部分(诸如第一信号输出单元16、第二信号输出单元18和反馈信号输出部分20)一个程序的介质，程序可安装在硬盘上。也可这样实现检波装置6。

Claims (12)

1.一种检波装置包括：

数字输入信号发生装置，用来通过对输入信号进行采样而产生数字输入信号；

第一信号输出装置，用来输出通过将数字输入信号与预设信号相加而获取的第一信号；

第二信号输出装置，用来输出通过将第一信号延迟对应于数字输入信号发生装置一个采样时序循环的一个时序周期获得的第二信号；以及

频域转换装置，用来在对应于一时序周期的各预设整数倍数的时序内获取第一信号和第二信号从而获取作为转换到频域的输入信号的数据；

其中，所述预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

2.如权利要求1所述检波装置，其特征在于，包括反馈信号输出装置，所述反馈信号输出装置输出从通过将第二信号乘以预设参数而获取信号中减去通过将第二信号延迟一个时序周期所获取的信号而获取的反馈信号，其中，预设信号是反馈信号。

3.如权利要求1所述检波装置，其特征在于，包括：

第一反馈信号输出装置，所述第一反馈信号输出装置在一个时序周期经过的同时，输出通过将第一信号乘以预设系数而获取的第一反馈信号；以及

第二反馈信号输出装置，所述第二反馈信号输出装置输出通过将第二信号延迟一个时序周期并随后翻转延迟信号的符号而获取的第二反馈信号，

其中预设信号是第一反馈信号和第二反馈信号。

4.如权利要求1所述检波装置，其特征在于，包括：

第三反馈信号输出装置，所述第三反馈信号输出装置输出通过将第二信号乘以预设系数而获取的第三反馈信号；以及

第二反馈信号输出装置，所述第二反馈信号输出装置输出通过将第二信号延迟一个时序周期并随后翻转延迟信号的符号而获取的第二反馈信号，

其中预设信号是第三反馈信号和第二反馈信号。

5.如权利要求1所述检波装置，其特征在于：

输入信号是瞬态响应，以及发生在待测装置瞬态响应之后的一种稳态响应的重复；

其中第一信号输出装置在瞬态响应再次发生并在频域转换单元获取第一信号后平息之前不输出第一信号。

6.如权利要求5所述检波装置，其特征在于，预设系数可在瞬态响应再次发生并在频域转换部分获取第一信号后平息的周期内被设置。

7.如权利要求5所述检波装置，其特征在于，频域转换装置可在瞬态响应再次发生并在频域转换部分获取第一信号后平息的周期内设置预设整数。

8.一种检波方法包括：

通过对输入信号进行采样而产生数字输入信号的数字输入信号发生步骤；

输出通过将数字输入信号与预设信号相加而获取的第一信号的第一信号输出步骤；

输出通过将第一信号延迟对应于数字输入信号发生步骤的一个采样时序循环的一个时序周期而获取的第二信号的第二信号输出步骤；以及

频域转换步骤，在对应于所述一个时序周期的每个预设整数倍的时序内获取第一信号和第二信号以获取转化为频域的输入信号的数据，

其中，预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

9.一种指令集程序由计算机执行以进行检波装置的检波进程，所述检波装置具有用来通过对输入信号进行采样而产生数字输入信号的数字输入信号发生装置，所述检波进程包括：

输出通过将数字输入信号与预设信号相加而获取的第一信号的第一信号输出步骤；

输出通过将第一信号延迟对应于数字输入信号发生步骤的一个采样时序循环的一个时序周期而获取的第二信号的第二信号输出步骤；以及

以及频域转换步骤，在对应于所述一个时序周期的每个预设整数倍的时序获取第一信号和第二信号以获取转化为频域的输入信号的数据，

其中，预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

10.一种计算机可读介质，所述介质具有由计算机执行以进行检波装置的检波进程的程序指令集，所述检波装置具有用来通过对输入信号进行采样而产生数字输入信号的数字输入信号发生装置，所述检波进程包括：

输出通过将数字输入信号与预设信号相加而获取的第一信号的第一信号输出步骤；

输出通过将第一信号延迟对应于数字输入信号发生步骤的一个采样时序循环的一个时序周期而获取的第二信号的第二信号输出步骤；以及

频域转换步骤，它在对应于一个时序周期的每个预设整数倍的时序获取第一信号和第二信号以获取转化为频域的输入信号的数据，

其中，预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

11.一种指令集程序，由计算机执行以进行检波装置的检波进程，所述检波装置具有：用来通过对输入信号进行采样而产生数字输入信号的数字输入信号发生装置；第一信号输出装置，用来输出通过将数字输入信号与预设信号相加获取的第一信号；以及第二信号输出装置，用来输出通过将第一信号延迟对应于数字输入信号发生装置的一个采样时序循环的一个时序周期的第二信号；所述检波进程包括：

频域转换步骤，在对应于一个时序周期的每个预设整数倍的时序获取第一信号和第二信号以获取转化为频域的输入信号的数据，

其中，预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

12.一种计算机可读介质，所述介质具有由计算机执行以进行检波装置的检波进程的程序指令集，所述检波装置具有：用来通过对输入信号进行采样而产生数字输入信号的数字输入信号发生装置；第一信号输出装置，用来输出通过将数字输入信号与预设信号相加获取的第一信号；以及第二信号输出装置，用来输出通过将第一信号延迟对应于数字输入信号发生装置一个采样时序循环的一个时序周期的第二信号；检波进程包括：

频域转换步骤，它在对应于一个时序周期的每个预设整数倍的时序获取第一信号和第二信号以获取转化为频域的输入信号的数据，

其中，预设信号是通过从某一信号中减去将第一信号延迟两个时序周期获取的信号而获得的信号，所述某一信号是通过将第一信号延迟一个时序周期获得的信号乘以预设系数而获取的。

Images