JP5784265B2 - 周期的な電磁バンドギャップ構造を使用する改良されたフリップチップｍｍｃボード上性能 - Google Patents

周期的な電磁バンドギャップ構造を使用する改良されたフリップチップｍｍｃボード上性能 Download PDF

Info

Publication number
JP5784265B2
JP5784265B2 JP2007502111A JP2007502111A JP5784265B2 JP 5784265 B2 JP5784265 B2 JP 5784265B2 JP 2007502111 A JP2007502111 A JP 2007502111A JP 2007502111 A JP2007502111 A JP 2007502111A JP 5784265 B2 JP5784265 B2 JP 5784265B2
Authority
JP
Japan
Prior art keywords
hexagons
substrate
ebg
conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007502111A
Other languages
English (en)
Other versions
JP2007527629A (ja
JP2007527629A5 (ja
Inventor
トノムラ、サミュエル・ディー．
シスコ、テリー・シー．
ホルター、クリントン・オレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2007527629A publication Critical patent/JP2007527629A/ja
Publication of JP2007527629A5 publication Critical patent/JP2007527629A5/ja
Application granted granted Critical
Publication of JP5784265B2 publication Critical patent/JP5784265B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/16—Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明はマイクロ波周波数でのハイブリッドアセンブリにおける漏話の抑制技術の分野に関する。
半導体構造の１例であるモノリシック集積回路（ＭＭＩＣ）は、多くの現世代の軍用および商用の無線周波数センサおよび通信応用をサポートしている。ＭＭＩＣは砒化ガリウム等の単一の半絶縁基板に集積された電界効果トランジスタおよびバイポーラトランジスタのような能動装置およびキャパシタ、薄膜／バルクな抵抗およびインダクタのような受動素子を含んでいる。
ハイブリッド技術は単層または多層構造において、ＭＭＩＣのような複数の別々の半導体構造をホスト基板に相互接続するために使用される方法に関する。ハイブリッドでは、半導体構造間の相互接続は時には、ホスト基板の表面に沿っている。これらの相互接続はしばしばバンプ（軟質はんだまたは硬質めっきされたバンプ）に接続された金属化通路を使用して行われる。基板表面に位置するこれらのバンプは半導体構造上に導電パッドと結合し、したがってホスト基板と半導体構造との間に導電性の相互接続通路を形成する。バンプは接続のためのワイヤ結合の代りとして用いられる。ワイヤ結合よりも優れたバンプの利点には、ウェハの薄化バイア孔の形成、金属付着のようなウェハ背面の処理ステップの必要をなくすことが含まれている。
相互接続目的のために表面バンプを使用する別の利点は半導体構造とホスト基板との間の低い熱抵抗である。バンプ接続の低い熱抵抗は、ホスト基板と半導体構造との間の接触表面領域が比較的大きいためである。熱導電はまたワイヤ相互接続と比較して、バンプの直径が大きく長さが短いことにより容易にされる。バンプとワイヤの両者は熱導電金属から作られるが、バンプの望ましい縦横比と広い表面積は典型的に細く長いワイヤ結合と比較して低い熱抵抗を示す。バンプにより与えられる低い熱通路は半導体構造から除去される熱導電を容易にし、特に熱源の直接下で熱バンプを使用するとき、半導体／基板ハイブリッドアセンブリで高いパワー密度を可能にする。高いパワー密度はハイブリッドの高い性能を可能にする。
相互接続の目的のためバンプを使用するさらに別の利点は、ワイヤ結合及びバイアと共に存在するキャパシタンス、インダクタンス、無線放射のような寄生効果を減少することである。高周波数で、細く長いワイヤ結合と、その基板の厚さを横切るバイアは電磁干渉の放射用のアンテナとして考えられることができる。同じワイヤ及びバイアは隣接する構造に対してキャパシタンスを与え、またインダクタンスをワイヤにより送信される信号に対して与える。
バンプの他の利点は価格を下げ、信頼性を高めることである。典型的なバンプ型接続は単一のエポキシ硬化／はんだリフローダイ接着プロセスを使用して効率的に完成されることができる。これはワイヤ結合技術と比較して製造工程数を減少させる。バンプ相互接続では、振動によるぐらつき、熱サイクルによる中断または故障のような機械的なワイヤ接続による問題は存在しない
バンプはワイヤ相互接続と比較して有効であるが、半導体構造とホスト基板との間に存在することによって、特有の電磁共振と放射パッケージングの問題を生じる。第１に、ホスト基板上のバンプとその上に取付けられている半導体構造との間のインターフェースにより与えられる垂直無線周波数相互接続変位の最適化が行われる。その後、半導体構造とホスト基板、およびホスト基板の対向表面間のインターフェースに潜在的な電磁結合効果が存在する。
ホスト基板上に取り付けられた半導体構造により生じる特別な難点は、電磁境界の潜在的な形成であり、これはエネルギ伝播の不所望な平行プレートの導波体のような（表面モード）をサポートする。このような不所望なモードはホスト基板の表面近くを伝播し、信号干渉のために半導体の性能の劣化を生じる。半導体の性能の劣化は半導体構造の入力と出力との間での不所望な信号転送により生じ、利得及び位相応答特性、多通路／多チャンネル回路応用における隣接通路間における分離の損失に影響し、回路の不安定性を生成する。これらの悪影響は望ましくない結合またはフィードバック路のためである。
これらの不所望なフィードバック路が存在する中で、半導体の最大周波数の動作は、半導体構造の寸法に依存しており、望ましいものではない。したがって、動作周波数の波長に関して大きい寸法を有する半導体構造は潜在的な欠点を与える。この欠点はホスト基板上に取付けられている高速度砒化ガリウム（ＧａＡｓ）半導体構造でよく知られている。動作周波数波長による方法と比較して、ＧａＡｓの比較的大きい半導体サイズは動作帯域の上端のカットオフ周波数に近づく。カットオフ周波数近くでは、半導体構造は機能するが、入来信号が相互に干渉するために動作できなくなる。
従来の技術では、信号干渉はエネルギ伝送の表面モードをなくすために半導体構造表面上に計略的に配置されている接地された相互接続バンプを設けることにより減少させている。ホスト基板上の接地パッドに直接接触することにより、表面モードの通路は中断される。これらの接地された相互接続バンプは遮蔽体のように作用し、ホスト基板の表面に沿って伝播する電磁エネルギが伝搬する通路を変更しようとする。残念ながら、半導体構造の制限とアセンブリの要求のために、表面を伝播する電磁波に対する障害として冗長接地バンプを使用するこの実用手段はさらに半導体構造と基板の寸法の両者を増加し、重量、電力消費を増加し、結果的なハイブリッドの信頼性を低下させる。
前述の欠点は本発明のハイブリッドアセンブリにより改良され、このハイブリッドアセンブリは、
上部表面を有する基板と、
基板上に最初に配置された導電層からエッチングされている前記基板の前記上部表面に沿って高い周波数の信号を伝送するための前記上部表面上の導電路と、
前記上部表面上における第１の電磁バンドギャップ材料で作られている第１の多角形とを具備し、前記第１の電磁バンドギャップ材料は第１の帯域で低速波特性を有し、前記第１の多角形は前記上部表面をモザイク状にするための格子を形成し、前記各第１の多角形は第１の位置に第１の周辺部を有し、前記第１の多角形はそれぞれ第１の間隙によって隣接する第１の多角形から前記第１の周辺部に沿って分離され、前記第１の各多角形は前記導電路から第１の距離だけ分離され、前記第１の多角形はそれぞれ第１の導電性バイアに接続され、前記第１の導電性バイアは前記基板を横切り、前記基板の下部表面上の前記導電層に接続されている。
ＥＢＧ多角形の単一層を使用するとき、半導体構造は前記第１の多角形上に取り付けられる。前記半導体構造は前記導電路と接続される複数の電気接触部を有し、電気的にＥＢＧ多角形から分離されている。
表面波の減衰がさらに必要であるならば、絶縁層が前記第１の多角形上に位置される。第２の多角形は同じものまたは第２の電磁バンドギャップ材料から作られ、前記絶縁層上に位置され、第１の多角形と同一の領域をモザイク状にしている。したがって、第２の多角形もまた丁度第１の多角形のように、前記上部表面をモザイク状にする格子を形成する。前記第２の各多角形は第２の位置に第２の周辺部を有し、それぞれ第２の間隙によって隣接する第２の多角形から前記第２の周辺部に沿って分離されている。前記第２の多角形はそれぞれ、第１の各多角形と同様に、個々の特定の導電性バイアに接続され、前記導電性バイアは前記基板を横切り、前記基板の前記下部表面上の前記導電層に接続されている。導電層は接地電位である。
半導体構造は前記第２の多角形上に取り付けられている。半導体構造は前記導電路と接続される複数の電気接触部を有するが、前記第２の多角形から電気的に絶縁されている。
第１及び第２の多角形は六角形、三角形、八角形または任意の他の正多角形である。
多角形の２つの層が使用されるとき、第１及び第２の多角形は異なる位置を中心としている。第２の多角形の位置は第１の間隙よりも大きい量だけ、基板表面に沿って第１の多角形の位置から分離されている。典型的に、第１の多角形と第２の多角形の幅が等しく、等しい形状と周辺部を有するとき、第２の多角形は１つの第１の多角形の幅の１／２だけ第１の多角形から分離されている。第１及び第２の多角形は同一でも、または異なっていてもよい。第１の多角形、したがってそれらの周辺部の大きさは第２の多角形と同一であってもよく、あるいは大きくても小さくてもよい。
本発明は例えばアルミナ、ＬＴＣＣ（低温共焼成セラミック）およびＨＴＣＣ（高温共焼成セラミック）のようなハイブリッド基板上に電磁バンドギャップ（ＥＢＧ）多角形からなる１以上の層を設けることによるハイブリッドアセンブリにおける改良された漏話抑制装置及び方法を開示する。
ＥＢＧ多角形はハイブリッドの動作において入力／出力／パワーおよび接地ピン間で高い動作周波数（１０乃至２０Ｇｈｚ）での望ましくない表面／導波体モードにより誘起される漏話を減少する。
図１は、相互接続手段のためのバンプ105、107、109を使用して、半導体構造103がホスト基板101の上部表面111に取り付けられている従来技術のハイブリッドの典型的な構造を示している。基板101はその上部表面111上に付着された上部金属化層を有する。導電路113、115は金属化層からエッチングされ、バンプ105、107、109をそれらのそれぞれの信号、接地電位または電源に接続する。それにより、バンプ105、107、109は半導体構造103上に位置するパッド（図示せず）と共に接続されている電気路を形成し、したがってバンプ105、107、109からの信号、接地電位またはパワーを半導体構造103内の特定位置へ導電的に転送するための通路を提供する。半導体構造の１例はモノリシック集積回路、ＭＭＩＣである。ＭＭＩＣは典型的に技術でよく知られているように半導体、キャパシタ、抵抗を具備することができる。
図１の構造では、高い周波数（１０乃至２０Ｇｈｚ）で、信号は基板101の上部表面111に沿って伝送する。上部表面111は半導体構造103と共に導波体状の構造を形成する。この導波体状の通路はそれらが意図する目的地からの高い周波数の信号を不所望に伝播する傾向がある。この不所望な伝播の１つの機構は基板101の上部表面111と半導体構造109との境界面に沿った表面／導波体モードである。例えばバンプ105を目的地とする信号は表面／導波体モードを介して上部表面111に沿って、バンプ107のような目的としない地点へも伝送される可能性がある。したがって、バンプ105に与えられた信号の一部がバンプ107に不所望に現れ、漏話、干渉を起こし、それ故ハイブリッド動作を劣化する。バンプ109は同様にバンプ107からの高い周波数の信号を受けやすい。
図２は、バンプ105からバンプ107への不所望な表面／導波体モードを最小にするために使用される従来技術の手段を示している。ここではバンプ202は表面／導波体モードをによってバンプ105からバンプ107へ電磁エネルギが不所望に伝播するのを防止または最小にするためにバンプ105と107との間に導入されている。バンプ202は接地されており、バンプ107とバンプ105との間の空間を実効的に減少し、それによってバンプ107からバンプ105に到達する表面／導波体モードエネルギを減衰させる。バンプ202の導入は、バンプ105からバンプ107への不所望な電磁エネルギの伝送を最小にするが、基板101の表面領域と、半導体構造103の物理的寸法を増加させる。これは価格を増加し、サイズの増加のためにさらに半導体構造103を他の干渉電磁エネルギの受信に対して露出する。さらにバンプ202はバンプ109に対する漏話をほとんど軽減しない。
例えば、図２の構造では、半導体構造103は２５ミルの厚さの砒化ガリウムであり、基板101は５０ミルの厚さのアルミナである。
図３は、本発明による図２よりも優れた改良を示している。周期的な電磁バンドギャップ、即ちＥＢＧ（時には光子バンドギャップＰＢＧとも呼ばれる）は、阻止帯と低速度波特性を示す六角形（正多角形）からなる格子構造であり、105、107、109のような信号バンプ間の基板101の上部表面111をモザイク状にする。この六角形は例えば105、107、109のような信号バンプから電気的に分離している。本発明は動作の特有の周波数帯域において表面／導波体モードを使用する電磁エネルギの伝播を最小にするためにＥＢＧ格子構造を使用する。図３に示されているように、301のような六角形素子からなるＥＢＧ格子は基板101の上部表面をモザイク状にする。複数の六角形素子301は通常基板101に印刷される単一層のＥＢＧ格子構造303を形成する。バンプ107からバンプ105の方向へ伝送する望ましくない信号はＥＢＧ格子303の効果に遭遇し、減衰される。ｔとして示されている格子構造303の厚さｔは格子構造303を基板101に印刷するために使用されるインクのタイプ、減衰されるべき周波数帯域、半導体構造103の物理的寸法にしたがって、例えば１乃至３ミル程度である。
各周期的素子、すなわち多角形301および多角形305のようなＥＢＧ層303の多角形はバイアを使用して接地平面307に接続される．例えばバイア309はＥＢＧ層303の一部である多角形311を接地平面307に接続する。
２次元（２Ｄ）及び３次元（３Ｄ）の多層（３Ｄ）ＥＢＧ構造は単一層および／または多層の基板技術に適用される。一平面状の２Ｄ ＥＢＧ構造は１つの金属化層を使用し、３Ｄ ＥＢＧ構造は金属化層と基板層との多数の層を使用する。ここで示すＥＢＧの概念はＬＴＣＣ（低温共焼成セラミック）とＨＴＣＣ（高温共焼成セラミック）技術に応用可能である。
図３に示されている単一層のＥＢＧ構造の側面図が図４ではさらに詳細に示されている。図４では、ＥＢＧ層303は基板101の上部表面111に印刷されている。ＥＢＧ層303の典型的な多角形301がバンプ414と408の間に示されている。バイア418は多角形301を接地平面307に接続している。バイア416はＥＢＧ層303内の六角形のＥＢＧ多角形に接地平面307を相互接続している別の例である。ＥＢＧ素子301とバンプ408との間には距離Ｄが存在する。バンプ408は金属であり、典型的に信号、パワーまたは接地に導電的に接続される。ＤはＥＢＧ層素子301と導電性バンプ408との間の距離である。この距離Ｄは素子301とバンプ408との間に直接的な電気的接触が存在しないことを確実にする。バンプ410とバンプ412は基板101と上部表面111の上方に位置するＭＭＩＣ406に相互接続されている。ＥＢＧ層303は電気的接触を阻むためのギャップを残して、バンプ410と412との間に付着されている。
種々の周期的なＥＢＧ構造が基板構造上でフリップチップＭＭＩＣと共に使用される。（バイアを有する）多層の六角形格子のＥＢＧ構造が望ましくない表面／導波体電磁伝播を抑制するのに有効であることが発見された。このＥＢＧ構造は典型的な基板および基板製造技術に適合できる。六角形の格子の構築ブロックは図３に示されているように表面をモザイク状にする。六角形の構築ブロック301は多くの六角形素子の１つであり、その格子の部分は基板101の表面をモザイク状にしている。多数の他の周期的なＥＢＧ構成は同等の性能の利点を示している。例えば基板の表面は図７に示されているような周期的な格子の三角形または多角形の組合せでモザイク状にされることができる。
図３に示されている構成では、単一層の周期的な六角形ＥＢＧ格子がＬＴＣＣおよび／またはアルミナ基板をモザイク状にするために使用されている。単一および多数のＥＢＧ層ハイブリッドの重要なパラメータの最適化には六角形の物理的な寸法、同一層上の隣接する六角形のユニットセル間の間隔、異なる層上の六角形ユニットセル間のオーバーラップ寸法が含まれている。
チップ・オン・ボード構造（ＣＬＣ）は図３、４、５に示されている周期的なＥＢＧ構造の物理的寸法に実際的な限定を与える。製造およびダイ接着アセンブリの制限は、六角形形状の物理的寸法と六角形のユニットセル間の間隔を最小にすることについて制限を設ける。フリップチップＣＬＣ ＭＭＩＣ（トップ境界条件）は望ましくないエネルギを減衰する効果が六角形セルの量に依存するので、六角形セルの実効的な周期的格子の物理的寸法を最大にすることに対して制限を与える。実際の物理的寸法は、多角形の表面がＣとして容量性を観察されることができることに注意して、所望される動作周波数から計算される。バイアは関係する周波数でインダクタンスＬを与える。ＥＢＧ材料はまたこれらの要因にも影響する。それ故、物理的構造はＬＣの平方根に比例する。
図４には２５ミルのアルミナ基板101の上に設けられているフリップチップ404と406（典型的にＧａＡｓ ＣＬＣ ＭＭＩＣ）が示されている。（接地平面を形成する）金属化された層307に接続されているバイア416と418はＥＢＧ層303からの六角形ＥＢＧ多角形を接続するために使用されている。
周期的なＥＢＧ素子が存在しない場合、典型的に表面モードはＭＭＩＣ404とＭＭＩＣ406に近接した基板インターフェースに存在する。例えばアルミナ基板では、これらの表面モード（漏洩エネルギ）の存在は１９ＧＨｚ近くでより著しく、アルミナ基板と、ＭＭＩＣ404とＭＭＩＣ406のフリップチップＭＭＩＣインターフェースとの間でより顕著である。Ｅフィールドの強度はアルミナ基板インターフェースの直接上およびその直接内部で最も強力であることが発見されている。
図８および９で詳細に示されている多層の周期的な六角形ＥＢＧ表面が存在する場合には、表面モードは依然としてアルミナ基板インターフェースに存在する。しかしながら、バンドギャップは約１４ＧＨｚ乃至２２ＧＨｚの範囲で導入される。実際に、バンドギャップ領域では、105と107のようなポート間の隔離はＥＢＧ層のために典型的に２０ｄＢだけ改良される。幾らかの隔離は低い周波数で失われる。
実際の動作において、多数のＥＢＧ層を使用するとき、表面波エネルギは電磁バンドギャップ構造を進行するとき、その値の数分の１まで減少される。このことは部分的なパターニング技術がこの構造で応用可能であることを示している。
種々の増幅器応用のために位相シフタ、フィルタ、低損失整合回路が基板上にＥＢＧ境界を挿入することにより実現されることができる。
図５は六角形ＥＢＧ素子301、501、503のような多角形から形成されるＥＢＧ格子を詳細に示している。素子301はバンプ408から距離Ｄだけ分離されている。各例示的な六角形のＥＢＧ素子501と503との間には、間隙Ｉが存在する。典型的に、動作周波数に応じて、六角形は側面Ｓが１０ミルであり、Ｄが２ミルであり、Ｉは約１ミルである。501、503のような各ＥＢＧ六角形はバイアを使用して接地平面に接続されている。例えば素子501はバイア505を有し、バイア505は多角形の６つの側面に関して中心であり、多角形を接地平面307（図５では図示せず）のような接地平面に接続する導電材料で形成されている。
図６は１つの層または２つの層構造で、基板101の上部表面111をモザイク状にするために格子で使用される多角形の別の例を示している。ＥＢＧ 八角形素子602、604、606はバンプ408から距離ＤＯだけ分離されている。ＥＢＧ 八角形素子602、604、612、614はバイア608を取り囲んでいる。正八角形の各側面はサイズＳＯである。同様に、八角形604、606、614、616はバイア610を取り囲んでいる。間隙ＩＯは隣接する八角形ＥＢＧ素子間に設けられる。各八角形ＥＢＧ素子602、604、606、614、616はバイアを使用して個々に接地平面に接続されている。図６に示されているような２つのこのような層が使用されるとき、上部層の八角形の中心は下部層のそれらのそれぞれのバイア608および610と一致する。これは中心に存在し、八角形素子を接地平面に接続するバイアが近接層に干渉せずに、他の層を通過することを可能にする。間隙ＩＯはハイブリッドの動作周波数に適合するように選択され、典型的にはＥＢＧ／バイア構造の幾何学形状により与えられるＬＣの平方根の量に比例する。第２の層が使用される場合、第２の層を形成する多角形の周辺部は八角形618、620で示されるように、第１の層のものから変位される。
図７は、ＥＢＧ三角形素子701、703、705を使用して本発明に応用可能なさらに別の正多角形の応用を示している。単一層のハイブリッドでは、三角形素子はバンプ408からＤＴ１隔てられ、バンプ406からＤＴ２隔てられるように配置されている。ＤＴ１はＤＴ２に等しくてもよい。間隙ＩＴはサイズＳＴの各三角形素子を分離する。三角形素子の行を形成する各三角形の中心は隣に関して変位され、それによって直接的で直線ではない通路が406と408との間に存在する。例えば素子703は素子701と705に関してバンプ408とバンプ406とを接続する軸に沿って、約（１／２）ＳＴの量だけ変位されている。各ＥＢＧ素子は接地への相互接続を介する中心を有している。２つの層のハイブリッドでは、第１の層のＥＢＧ三角形は隣接層のＥＢＧ三角形に接触せずに、スペースＩＴ中をバイアが通過するのを可能にするのに十分な量だけ第２の層の三角形に関してシフトされる。
多くのＥＢＧ構造が評価されたが、２層の周期的な六角形格子を有する基板は本発明の最良のモードを構成している。図５の六角形素子の概念を使用して、この２つの層構造のバンドギャップは１４−２０ＧＨｚ帯域で最適化される。図８に示されているように、第１のＥＢＧ層はそれぞれ側面寸法Ｓを有するサンプルの六角形素子804、808、810、814、820を具備している。これらの六角形素子の中心は長方形パターンＤ２×２Ｄ１でレイアウトされている。パターンは図３に示されているようにモザイク状にされた領域、例えば基板の上部がカバーされるまで重複される。サンプルの六角形素子802、806、812、816を具備する第２のＥＢＧ層は第１のＥＢＧ層の下方にあり、典型的に同じＥＢＧ材料であり、また同じ長方形パターンＤ２×２Ｄ１の寸法でレイアウトされている。この第２の層は第１の層から絶縁体により分離され、基板の表面に沿って第１の層から量Ｄ１だけシフトされ、それによって例えばバイア822、824、826、828、830のように六角形素子内で中心に位置しているバイアが隣接するＥＢＧ層のどのＥＢＧ素子にも接触せずに基板を垂直に横切ることを可能にする。絶縁体は１乃至４ミルの厚さのアルミナ、ＬＴＣＣ（低温共焼成セラミック）またはＨＴＣＣ（高温共焼成セラミック）である。
特定の構造について301のような多角形の形状、量、分離、体積分率を最適化する。１以上のＥＢＧ層の存在はハイブリッドの動作中に存在する可能性のある不所望な表面モードを使用する電磁エネルギの伝播を消去し、あるいは大幅に減少する。標準的な印刷技術を使用して、ＥＢＧの周期的な素子（多角形）の１以上の層を基板101に設けることは、基板の総製造価格と比較して、関連する価格をほとんど付加せずに実現することができる。
図８に示されている構造の側面図はさらに図９に詳細に示されている。層１の一部901である上部層の六角形素子814と820を分離する間隙Ｉが示されている。六角形素子814はバイア828を使用して接地平面307に接続されている。接地平面307は基板101の下側に位置されている導電層から形成される。六角形素子816は下部層の一部、即ち層２の903であり、これも基板101を横切るバイア830を使用して接地平面307に接続されている。層２は基板101の上部表面111と接触している。絶縁層905は層２の903を層１の901から分離している。六角形素子814と六角形素子816との間に絶縁層905が示されている。図８に示されているように、絶縁層はアルミナ、ＬＴＣＣ（低温共焼成セラミック）またはＨＴＣＣ（高温共焼成セラミック）から形成されている。
［方法］
本発明のハイブリッドアセンブリの製造方法は以下のステップを含んでいる。
ａ）基板101の上部表面111に沿って高い周波数の信号を伝送するために例えばバンプ406と408へ接続される導電路を形成し、
ｂ）第１の電磁バンドギャップ材料から作られた第１の多角形を前記上部表面111上に形成する。これは第１のＥＢＧ層303を形成する。第１の電磁バンドギャップ層303は第１の帯域において低速度波特性を有する。
第１の多角形は前記上部表面111をモザイク状にする格子を形成する。各第１の多角形は周辺部を有し、各第１の多角形は隣接する多角形から周辺部に沿って間隙Ｉだけ分離されている。多角形はこれらが導電通路、例えばバンプ406、408から距離Ｄだけ分離されるように位置される。
ｃ）絶縁層を第１の多角形上に形成する。
ｄ）第２の多角形を絶縁層上に形成する。第２の多角形は第２の帯域において低速度波特性を有する第２の電磁バンドギャップ層から形成される。前記第２の多角形は前記上部表面をモザイク状にするための格子を形成する。各前記第２の多角形は第２の位置に第２の周辺部を有し、各前記第２の多角形は隣接する第２の多角形から前記第２の周辺部に沿って第２の間隙だけ分離されており、前記第２の電磁バンドギャップ層は前記導電路から第２の距離だけ分離されており、各前記第２の多角形は第２の導電性バイアに接続され、その第２の導電性バイヤは前記基板を横切り、前記基板の前記下部表面上の前記導電層に接続される。
ｅ）404、406のような半導体構造を前記第２の多角形の上に取り付け、前記半導体構造は414、408、410、412のような前記導電路と複数の電気接触部を有している。
多角形は１以上の積層構造における例えば図５のような六角形、図６のような八角形、または図７のような三角形である。
この明細書で述べた総ての参考文献はここで全体的に参考文献として含まれている。
特定の実施形態を使用する例示的な方法で示したが、開示された構造はそのように限定されることを意図していない。例えば六角形、八角形、三角形素子の多角形の例を基板表面111をモザイク状にするための周期的な格子として説明したが、その他の幾何学形状も同様に周期的な格子を生成でき、それらは本発明の構成を使用する。１及び２層のＥＢＧ構造が示されているが、この概念はそれぞれ特定の多角形を有する複数の層に容易に拡張することができる。
当業者は多くの変更及び変形を本発明の技術的範囲を逸脱せずにここで説明した実施形態に対して行うことができることも認識するであろう。
相互接続手段のためのバンプを使用して、半導体構造が基板上に取付けられている従来技術の典型的な構造の斜視図。 冗長バンプがホスト基板の上部表面に沿った望ましくない表面波の伝播を最小にするために使用される従来技術の典型的な構造の斜視図。 基板の上部表面上におけるＥＢＧ多角形を示し、このＥＢＧ多角形はＭＭＩＣへの導電路から電気的に分離している本発明の例示的な構造の斜視図。 基板の上部表面上にＥＢＧ多角形を有する本発明の例示的なハイブリッド構造の断面図。 六角形を使用して、基板表面をモザイク状にする周期的格子を示す図。 八角形からなる周期的構造を使用して、基板表面をモザイク状にするための周期的格子を示す図。 三角形からなる周期的構造を使用して、基板表面をモザイク状にするための周期的格子を示す図。 基板表面をモザイク状にするために使用される多角形からなる２つのＥＢＧ層を示し、第１の層の多角形は量Ｄ１だけ基板表面に沿って第２の層の多角形に関して変位している状態を示す図。 図８に示されているＥＢＧ多角形の２つの層を使用しているハイブリッドの垂直断面図。

Claims (6)

  1. 動作周波数で動作するハイブリッドアセンブリにおいて、
    前記ハイブリッドアセンブリは、
    上部表面と、接地電位に接続されている導電層により被覆されている下部表面とを有する基板と、
    前記基板の前記上部表面に沿って前記動作周波数の信号を伝送するための前記上部表面上の複数の導電路と、
    前記動作周波数を含む第１の帯域において低速波特性（slow wave characteristics）を有するＥＢＧ（電磁バンドギャップ）材料から作られ、前記上部表面上に設けられ、行列状に配置されている複数の第１の六角形と、
    ここで、前記複数の第１の六角形は、前記上部表面をモザイク状にする第１のＥＢＧ格子構造を形成しており、前記複数の第１の六角形の各々は第１の位置に第１の周辺部を有し、前記複数の第１の六角形の各々はそれぞれ隣接する複数の第１の六角形から前記第１の周辺部に沿って第１の間隙だけ分離されており、前記複数の第１の六角形は全体として前記複数の導電路から第１の距離だけ分離され、前記複数の第１の六角形の各々は第１の導電性バイアに接続され、前記第１導電性バイアは前記基板を横切り、前記基板の前記下部表面上の前記導電層に接続されている、
    前記複数の第１の六角形上に配置されている絶縁層と、
    前記動作周波数を含む第２の帯域において低速波特性を有するＥＢＧ材料から作られ、前記絶縁層上に形成され、行列状に配置されている複数の第２の六角形と、
    前記複数の第２の六角形上に電気的に絶縁されるようにマウントされている複数の半導体構造と、
    を具備し、
    ここで、前記複数の第２の六角形は、前記上部表面をモザイク状にする第２のＥＢＧ格子構造を形成しており、前記第２のＥＢＧ格子構造は前記第１のＥＢＧ格子構造と同じＥＢＧ格子構造を有し、前記複数の第２の六角形の各々は第２の位置に第２の周辺部を有し、前記複数の第２の六角形の各々はそれぞれ隣接する複数の第２の六角形から前記第２の周辺部に沿って第２の間隙だけ分離されており、前記複数の第２の六角形は全体として前記複数の導電路から第２の距離だけ分離され、前記複数の第２の六角形の各々は第２の導電性バイアに接続され、前記第２の導電性バイアは前記基板を横切り、前記基板の前記下部表面上の前記導電層に接続されており、
    前記複数の半導体構造は前記複数の導電路と接続される複数の電気接触部を有しており、
    前記複数の第１の六角形のうちの行方向に隣接する任意の２個の第１の六角形の中心と、前記２個の隣接する第１の六角形と列方向の１方向で隣接する２個の第２の六角形の中心とが、長方形パターンＤ２×２Ｄ１でレイアウトされており、
    前記複数の第２の六角形は、前記基板の表面に沿って行方向に前記複数の第１の六角形から量Ｄ１だけシフトされている、ハイブリッドアセンブリ。
  2. 前記複数の第１の六角形の前記第１の周辺部の物理的寸法は、前記ハイブリッドアセンブリの前記動作周波数に反比例しており、前記第１の周辺部に沿った前記第１の間隙の物理的寸法は、前記ハイブリッドアセンブリの前記動作周波数に反比例している請求項１記載のハイブリッドアセンブリ。
  3. 動作周波数で動作するハイブリッドアセンブリの製造方法であって、
    前記方法は、
    基板の上部表面に沿って前記動作周波数の信号を伝送するための複数の導電路を形成するステップと、
    前記上部表面上に行列状に配置されるように、前記動作周波数を含む第１の帯域において低速波特性（slow wave characteristics）を有するＥＢＧ（電磁バンドギャップ）材料から作られた複数の第１の六角形を設けるステップと、
    ここで、前記複数の第１の六角形は、前記上部表面をモザイク状にする第１のＥＢＧ格子構造を形成しており、前記複数の第１の六角形はそれぞれ第１の位置に第１の周辺部を有し、前記複数の第１の六角形の各々はそれぞれ隣接する複数の第１の六角形から前記第１の周辺部に沿って第１の間隙だけ分離され、前記複数の第１の六角形は全体として前記複数の導電路から第１の距離だけ分離され、前記複数の第１の六角形の各々は第１の導電性バイアに接続され、前記第１の導電性バイアは前記基板を横切り、前記基板の前記下部表面上の導電層に接続され、前記導電層は接地電位に接続されている、
    前記複数の第１の六角形上に絶縁層を堆積するステップと、
    前記絶縁層上に行列状に配置されるように、前記動作周波数を含む第２の帯域において低速波特性を有するＥＢＧ材料から作られた複数の第２の六角形を堆積するステップと、
    複数の半導体構造を前記複数の第２の六角形上に電気的に絶縁されるようにマウントするステップと、
    を含んでおり、
    ここで、前記複数の第２の六角形は、前記上部表面をモザイク状にする第２のＥＢＧ格子構造を形成しており、前記第２のＥＢＧ格子構造は前記第１のＥＢＧ格子構造と同じＥＢＧ格子構造を有し、前記複数の第２の六角形の各々は第２の位置に第２の周辺部を有し、前記複数の第２の六角形の各々はそれぞれ隣接する複数の第２の六角形から前記第２の周辺部に沿って第２の間隙だけ分離され、前記複数の第２の六角形は全体として前記複数の導電路から第２の距離だけ分離され、前記複数の第２の六角形の各々は第２の導電性バイアに接続され、前記第２の導電性バイアは前記基板を横切り、前記基板の前記下部表面上の前記導電層に接続されており、
    前記複数の半導体構造は前記複数の導電路に接続される複数の電気接触部を有しており、
    前記複数の第１の六角形のうちの行方向に隣接する任意の２個の第１の六角形の中心と、前記２個の隣接する第１の六角形と列方向の１方向で隣接する２個の第２の六角形の中心とが、長方形パターンＤ２×２Ｄ１でレイアウトされており、
    前記複数の第２の六角形は、前記基板の表面に沿って行方向に前記複数の第１の六角形から量Ｄ１だけシフトされている、ハイブリッドアセンブリの製造方法。
  4. 前記複数の第１の六角形は、前記基板の前記上部表面を前記複数の第１の六角形によりモザイク状にするための印刷手順を使用して、前記上部表面上に付着される請求項３記載のハイブリッドアセンブリの製造方法。
  5. 前記第１の周辺部の物理的寸法は前記第２の周辺部の物理的寸法と同じであり、前記第１の間隙の物理的寸法は前記第２の間隙の物理的寸法と同じである請求項３記載のハイブリッドアセンブリの製造方法。
  6. 前記第１の間隙の物理的寸法、前記第２の間隙の物理的寸法、前記第１の周辺部の物理的寸法及び前記第２の周辺部の物理的寸法は、前記基板の前記上部表面と前記複数の半導体構造との間で伝送される望ましくない信号に対する動作周波数において減衰器を形成するように選択される請求項３記載のハイブリッドアセンブリの製造方法。
JP2007502111A 2004-03-05 2005-03-04 周期的な電磁バンドギャップ構造を使用する改良されたフリップチップｍｍｃボード上性能 Expired - Fee Related JP5784265B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/794,491 US6967282B2 (en) 2004-03-05 2004-03-05 Flip chip MMIC on board performance using periodic electromagnetic bandgap structures
US10/794,491 2004-03-05
PCT/US2005/007530 WO2005088708A2 (en) 2004-03-05 2005-03-04 Improved flip chip mmic on board performance using periodic electromagnetic bandgap structures

Publications (3)

Publication Number Publication Date
JP2007527629A JP2007527629A (ja) 2007-09-27
JP2007527629A5 JP2007527629A5 (ja) 2008-04-17
JP5784265B2 true JP5784265B2 (ja) 2015-09-24

Family

ID=34912277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007502111A Expired - Fee Related JP5784265B2 (ja) 2004-03-05 2005-03-04 周期的な電磁バンドギャップ構造を使用する改良されたフリップチップｍｍｃボード上性能

Country Status (5)

Country Link
US (2) US6967282B2 (ja)
EP (1) EP1721497B1 (ja)
JP (1) JP5784265B2 (ja)
NO (1) NO337499B1 (ja)
WO (1) WO2005088708A2 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
JP4322638B2 (ja) * 2003-11-20 2009-09-02 株式会社日立製作所 ストレージ装置、及びストレージ装置の遮蔽方法
JP5086065B2 (ja) * 2004-03-11 2012-11-28 レイセオン カンパニー ハイブリッド装置とその製造方法
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7307596B1 (en) * 2004-07-15 2007-12-11 Rockwell Collins, Inc. Low-cost one-dimensional electromagnetic band gap waveguide phase shifter based ESA horn antenna
US7295161B2 (en) * 2004-08-06 2007-11-13 International Business Machines Corporation Apparatus and methods for constructing antennas using wire bonds as radiating elements
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7253788B2 (en) * 2004-09-08 2007-08-07 Georgia Tech Research Corp. Mixed-signal systems with alternating impedance electromagnetic bandgap (AI-EBG) structures for noise suppression/isolation
WO2006035912A1 (ja) * 2004-09-29 2006-04-06 Nitta Corporation 電磁波吸収体
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US8633577B2 (en) * 2006-01-24 2014-01-21 Renesas Electronics Corporation Integrated circuit device
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
JP2008010859A (ja) * 2006-06-02 2008-01-17 Renesas Technology Corp 半導体装置
GB2453697B (en) * 2006-08-04 2010-11-24 Advanced Risc Mach Ltd A bus interconnect device and a data processing apparatus including such a bus interconnect device
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR101259535B1 (ko) * 2006-09-27 2013-05-06 타이코에이엠피(유) 커넥터
US8159413B2 (en) * 2006-11-01 2012-04-17 Agency For Science, Technology And Research Double-stacked EBG structure
EP1928056A1 (en) * 2006-11-28 2008-06-04 Saab AB Method for designing array antennas
US8514036B2 (en) * 2007-08-14 2013-08-20 Wemtec, Inc. Apparatus and method for mode suppression in microwave and millimeterwave packages
US8816798B2 (en) * 2007-08-14 2014-08-26 Wemtec, Inc. Apparatus and method for electromagnetic mode suppression in microwave and millimeterwave packages
US9000869B2 (en) 2007-08-14 2015-04-07 Wemtec, Inc. Apparatus and method for broadband electromagnetic mode suppression in microwave and millimeterwave packages
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
SG152086A1 (en) * 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
TWI375499B (en) * 2007-11-27 2012-10-21 Asustek Comp Inc Improvement method for ebg structures and multi-layer board applying the same
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8077000B2 (en) * 2008-01-21 2011-12-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US20090321861A1 (en) * 2008-06-26 2009-12-31 Micron Technology, Inc. Microelectronic imagers with stacked lens assemblies and processes for wafer-level packaging of microelectronic imagers
US20100060527A1 (en) * 2008-09-10 2010-03-11 International Business Machines Corporation Electromagnetic band gap tuning using undulating branches
US8288660B2 (en) * 2008-10-03 2012-10-16 International Business Machines Corporation Preserving stopband characteristics of electromagnetic bandgap structures in circuit boards
KR101018785B1 (ko) * 2008-11-28 2011-03-03 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101018807B1 (ko) * 2008-12-02 2011-03-03 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101018796B1 (ko) * 2008-12-02 2011-03-03 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101072591B1 (ko) * 2009-08-10 2011-10-11 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101021551B1 (ko) * 2009-09-22 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101023541B1 (ko) * 2009-09-22 2011-03-21 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
WO2011058688A1 (ja) * 2009-11-10 2011-05-19 日本電気株式会社 半導体装置及びノイズ抑制方法
WO2011070736A1 (ja) * 2009-12-08 2011-06-16 日本電気株式会社 ノイズ抑制テープ
US9220180B2 (en) * 2010-12-09 2015-12-22 Richard Anthony Dunn, JR. System and methods for scalable parallel data processing and process control
JP5539077B2 (ja) * 2010-07-09 2014-07-02 ローム株式会社 半導体装置
WO2012008123A1 (ja) * 2010-07-12 2012-01-19 日本電気株式会社 電子機器
US8339790B2 (en) 2010-09-10 2012-12-25 Raytheon Company Monolithic microwave integrated circuit
US9553371B2 (en) 2010-11-12 2017-01-24 Nxp Usa, Inc. Radar module
US9386688B2 (en) 2010-11-12 2016-07-05 Freescale Semiconductor, Inc. Integrated antenna package
US9112254B2 (en) 2013-01-10 2015-08-18 Raytheon Company Switched path transmission line phase shifter including an off-set twin lead line arrangement
JP2015103764A (ja) * 2013-11-28 2015-06-04 株式会社日立製作所 マルチチップモジュール
US9654060B1 (en) 2015-11-13 2017-05-16 International Business Machines Corporation Signal amplification using a reference plane with alternating impedance
WO2018125189A1 (en) * 2016-12-30 2018-07-05 Halliburton Energy Services, Inc. Tools and methods for reduced mechanical ringing
US11127881B2 (en) * 2019-11-22 2021-09-21 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls
US11476387B2 (en) 2019-11-22 2022-10-18 Tectus Corporation Ultra-dense array of LEDs with half cavities and reflective sidewalls, and hybrid bonding methods
CN113178693A (zh) * 2021-05-13 2021-07-27 上海大学 一种倒置蘑菇钉结构圆极化小型天线
CN113178692A (zh) * 2021-05-13 2021-07-27 上海大学 一种倒置蘑菇钉结构小型化天线
CN113727512A (zh) * 2021-07-23 2021-11-30 苏州浪潮智能科技有限公司 一种印刷电路板及服务器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT389053B (de) * 1986-02-17 1989-10-10 Andrae Franz Einrichtung zur abschirmung gegen ein elektromagnetisches feld
US4932755A (en) * 1988-10-12 1990-06-12 Swedlow, Inc. Optical transparency having an electromagnetic pulse shield
US5017419A (en) * 1989-04-13 1991-05-21 Chomerics, Inc. Non-moire shielded window
US5455116A (en) * 1992-10-27 1995-10-03 Kansai Paint Co., Ltd. Electromagnetic wave reflection-preventing material and electromagnetic wave reflection-preventing method
US5455117A (en) * 1992-10-27 1995-10-03 Kansai Paint Co., Ltd. Electromagnetic wave reflection-preventing material and electromagnetic wave reflection-preventing method
US6147302A (en) * 1997-02-05 2000-11-14 Nippon Paint Co., Ltd. Frequency selective electromagnetic wave shielding material and a method for using the same
US6262495B1 (en) * 1998-03-30 2001-07-17 The Regents Of The University Of California Circuit and method for eliminating surface currents on metals
JP3282608B2 (ja) * 1999-03-23 2002-05-20 日本電気株式会社 多層基板
US6483481B1 (en) * 2000-11-14 2002-11-19 Hrl Laboratories, Llc Textured surface having high electromagnetic impedance in multiple frequency bands
US6739028B2 (en) * 2001-07-13 2004-05-25 Hrl Laboratories, Llc Molded high impedance surface and a method of making same
US6599681B2 (en) * 2001-07-13 2003-07-29 Shielding Express Electromagnetic filter for display screens
TW526706B (en) * 2002-06-28 2003-04-01 Ponwei Hou Materials for electromagnetic wave shielding film
TWM244562U (en) * 2003-07-21 2004-09-21 Via Tech Inc Ground shield structure

Also Published As

Publication number Publication date
US20050194168A1 (en) 2005-09-08
JP2007527629A (ja) 2007-09-27
WO2005088708A2 (en) 2005-09-22
NO20064532L (no) 2006-10-05
US6967282B2 (en) 2005-11-22
NO337499B1 (no) 2016-04-25
US20050194169A1 (en) 2005-09-08
EP1721497B1 (en) 2013-12-18
EP1721497A2 (en) 2006-11-15
US6949707B1 (en) 2005-09-27
WO2005088708A3 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
JP5784265B2 (ja) 周期的な電磁バンドギャップ構造を使用する改良されたフリップチップｍｍｃボード上性能
EP1307078B1 (en) High frequency circuit module
JP2002252298A (ja) 配線基板及びそれを用いた半導体装置
JP3878795B2 (ja) 多層配線基板
JP5086065B2 (ja) ハイブリッド装置とその製造方法
US8385084B2 (en) Shielding structures for signal paths in electronic devices
JP3798978B2 (ja) 多層配線基板
JP2000277657A (ja) 多層配線基板
JP3798919B2 (ja) 多層配線基板
JP3670515B2 (ja) 多層配線基板
EP4362219A1 (en) Antenna structure and antenna structure manufacturing method
JP3610238B2 (ja) 高周波用パッケージ
JP2006093325A (ja) 配線基板
JP3784244B2 (ja) 多層配線基板
JP3792482B2 (ja) 多層配線基板
JP2002043762A (ja) 多層配線基板
JP3754866B2 (ja) 多層配線基板
JP2001217348A (ja) 多層配線基板
JP2001274279A (ja) 多層配線基板
JP2001274284A (ja) 多層配線基板
JP2001313473A (ja) 多層配線基板
JP2001313351A (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080229

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140430

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150722

R150 Certificate of patent or registration of utility model

Ref document number: 5784265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees