JP5701074B2

JP5701074B2 - 電源装置

Info

Publication number: JP5701074B2
Application number: JP2011007834A
Authority: JP
Inventors: 悠平菅原; 田村　豊; 豊田村
Original assignee: Toshiba Information Systems Japan Corp
Current assignee: Toshiba Information Systems Japan Corp
Priority date: 2011-01-18
Filing date: 2011-01-18
Publication date: 2015-04-15
Anticipated expiration: 2031-01-18
Also published as: JP2012151964A

Description

この発明は、昇圧回路において、ＰＦＣ（Power Factor Control）による力率改善が必要な場合と、昇圧のみを行う場合との双方に対して適用可能な電源装置に関するものである。

昇圧回路を備えた従来の電源装置においては、ＰＦＣを行うものと、単に昇圧を行うものとが別の装置として存在していた。例えば、昇圧ＰＦＣ制御を行う電源装置は、図８に示す構成を有する。

電源装置は具体的には、図８に示すように、交流電源１０を整流するダイオードブリッジからなる整流回路１１の出力に、昇圧回路１２が接続された装置である。

この電源装置の二つの出力端子間には、平滑コンデンサＣ１が接続されており、スイッチング素子Ｍ１は制御回路１３に接続される。制御回路１３は、昇圧回路１２の出力を降圧する降圧回路１４から電力供給を受けて動作する。

一方、昇圧制御を行う電源装置は具体的には、図９に示すようである。交流電源１０を整流するダイオードブリッジからなる整流回路１１の出力に、昇圧回路１２が接続された装置である。

この電源装置の二つの出力端子間には、平滑コンデンサＣ１が接続されており、スイッチング素子Ｍ１は制御回路１５に接続される。制御回路１５は、昇圧回路１２の出力を降圧する降圧回路１４から電力供給を受けて動作する。

上記の昇圧ＰＦＣ制御を行う電源装置は、例えば特許文献１に記載されたものであり、昇圧制御のみを行い、ＰＦＣ制御を行わない電源装置は特許文献２に記載されたものである。このように、従来は別の装置として存在しており、同じ電源装置を異なる制御を行わせるために用いるものはなかった。また、昇圧型ＰＦＣ回路を用いるか昇圧回路を用いるかについては、使用電力が２５Ｗを超えるか２５Ｗ以下であるかが条件となっており、同じ電源装置を用いて使用電力の大小に応じて適宜切り換えて使用できることが望ましい。

特開２００９−１７７９７７号公報特開２０１０−３６３１号公報

本発明は上記のような電源装置における現状に鑑みてなされたもので、その目的は、一つの装置で、昇圧型ＰＦＣ回路としても昇圧回路としても使用することができ、使用電力の大小等の必要に応じて適宜切り換えて使用できる電源装置を提供することである。

本発明に係る電源装置は、交流電源に接続され、交流を整流する整流回路と、インダクタとスイッチング素子の直列回路を備え、この直列回路が前記整流回路の出力側に接続され、前記スイッチング素子のスイッチングにより昇圧電圧を負荷側へ出力する昇圧回路と、前記負荷へ供給する電圧と基準電圧を比較する誤差比較器と、前記スイッチング素子をＰＷＭ駆動するために用いるパルスを発生する発振器と、前記誤差比較器の出力と前記整流回路の出力とに基づき前記スイッチング素子の破壊防止電流を作成し、この破壊防止電流と前記昇圧回路の前記スイッチング素子に流れる電流とを比較して比較信号を生成する第１の比較信号生成回路と、前記誤差比較器の出力と前記発振器の出力とを用いて前記負荷へ供給される出力電圧の発振を防止すると共に前記スイッチング素子の破壊防止のためのリミットを与えた鋸歯状波を生成する鋸歯状波生成回路と、前記鋸歯状波と前記昇圧回路の前記スイッチング素子に流れる電流とを比較して比較信号を生成する第２の比較信号生成回路と、前記第１の比較信号生成回路の出力と前記発振器の出力とに基づき前記スイッチング素子を駆動するＰＦＣ・昇圧制御用の第１の駆動信号を出力する第１のモードと、前記第２の比較信号生成回路の出力と前記発振器の出力とに基づき前記スイッチング素子を駆動する昇圧制御用の第２の駆動信号を出力する第２のモードを備え、外部入力に基づき前記第１の駆動信号と前記第２の駆動信号のいずれかを選択的に出力するＰＷＭ駆動回路とを具備することを特徴とする。

本発明に係る電源装置においては、ＰＷＭ駆動回路は、第１、第２の駆動信号により前記スイッチング素子を駆動するドライバを備えることを特徴とする。

本発明に係る電源装置は、抵抗と第３のスイッチング素子の直列回路により構成され、整流回路の出力端に接続された調整用負荷回路と、前記整流回路の出力に基づき前記第３のスイッチング素子を制御して前記整流回路の負荷調整を行う負荷調整回路とを具備することを特徴とする。

本発明に係る電源装置は、整流回路にはトライアックが用いられ、第２の駆動信号を出力して動作することを特徴とする。

本発明に係る電源装置は、負荷に供給される電力を制御するための第４のスイッチング素子と、負荷制御信号に応じて前記第４のスイッチング素子を駆動して電力を制御する負荷電力制御回路とを具備することを特徴とする。

本発明に係る電源装置は、昇圧回路は、第１のインダクタと第１のスイッチング素子の直列回路を備える第１の昇圧回路と、第２のインダクタと第２のスイッチング素子の直列回路を備える第２の昇圧回路とが、並列接続された回路により構成され、第１の比較信号生成回路と第２の比較信号生成回路が、第１のスイッチング素子と第２のスイッチング素子に対応して２チャネル設けられ、ＰＷＭ駆動回路からは、第１の駆動信号と第２の駆動信号がそれぞれ、前記第１のスイッチング素子と第２のスイッチング素子に対応して出力されることを特徴とする。

本発明によれば、スイッチング素子を駆動するＰＦＣ・昇圧制御用の第１の駆動信号と、スイッチング素子を駆動する昇圧制御用の第２の駆動信号と、のいずれかを外部入力に基づき出力するので、一つの電源装置で、昇圧型ＰＦＣ回路としても昇圧回路としても使用することができ、使用電力の大小等の必要に応じて適宜切り換えて使用できる。

また、本発明によれば、昇圧型ＰＦＣ回路と昇圧回路とに誤差比較器や発振器を共用する構成であるため、昇圧型ＰＦＣ回路と昇圧回路とを個別に用意する場合に比べて使用部品を削減した装置を実現することができる。

本発明の第１の実施形態に係る電源装置の構成を示す回路構成図。本発明の第１の実施形態に係る電源装置における要部の動作を説明するための波形図。本発明の第１の実施形態に係る電源装置における要部の動作を説明するための波形図。本発明の第２の実施形態に係る電源装置の構成を示す回路構成図。本発明の第２の実施形態に係る電源装置における制御回路の構成を示す回路構成図。本発明の第３の実施形態に係る電源装置の構成を示す回路構成図。本発明の第３の実施形態に係る電源装置における制御回路の構成を示す回路構成図。従来の昇圧ＰＦＣ制御を行う電源装置の構成を示す回路構成図。従来の昇圧制御を行う電源装置の構成を示す回路構成図。

以下、添付図面を参照して本発明の実施例に係る電源装置を説明する。各図において、同一の構成要素には、同一の符号を付して重複する説明を省略する。図１に、第１の実施形態に係る電源装置の構成が示されている。実施形態に係る電源装置は、交流電源１０を整流するダイオードブリッジからなる整流回路１１の出力に、昇圧回路１２が接続された装置である。昇圧回路１２は、整流回路１１の出力に、インダクタＬ１と例えばＭＯＳＦＥＴにより構成されるスイッチング素子Ｍ１の直列回路が接続されると共に、インダクタＬ１から一方の出力端子に向かう経路にインダクタＬ１に直列にダイオードＤ１が接続された回路である。

この電源装置の二つの出力端子間には、平滑コンデンサＣ１が接続されており、上記スイッチング素子Ｍ１は制御回路２に接続される。制御回路２は、昇圧回路１２の出力を降圧する降圧回路１４から電力供給を受けて動作する。

制御回路２には、誤差比較器２１、第１リミッタ２２、第２リミッタ２３、鋸歯状波発生回路２４、アンプ２５、第１比較器２６、第２比較器２７、発振器２８、ＰＷＭ駆動回路２０、ドライバ２９が備えられている。

誤差比較器２１は、出力電圧を抵抗Ｒ２、Ｒ３の直列回路により分圧した電圧と、所定閾値電圧ＲＥＦとを比較して誤差電圧を出力する。また、昇圧回路１２の入力電圧は、抵抗Ｒ４、Ｒ５の直列回路により分圧され、第１リミッタ２２に与えられる。第１リミッタ２２には、抵抗Ｒ４、Ｒ５による分圧電位と誤差比較器２１による誤差電圧とが与えられており、第１リミッタ２２は、抵抗Ｒ４、Ｒ５による分圧電位と誤差比較器２１による誤差電圧とを合成して、スイッチング素子Ｍ１の破壊防止基準電位として第１比較器２６へ与える。第１比較器２６へ与えられる、スイッチング素子Ｍ１の破壊防止基準電位は、図２（ａ）のＶａに示すような正弦波の半波長の波形である。

第１比較器２６の他方の入力端子には、スイッチング素子Ｍ１と抵抗Ｒ１の接続点から、スイッチング素子Ｍ１に流れる電流がアンプ２５により増幅されて与えられており、第１比較器２６はこれらを図２（ｂ）のように比較し、比較結果をＰＷＭ駆動回路２０へ送出して電流連続型（ＣＣＭ）モードにより制御している。このように第１リミッタ２２とアンプ２５と第１比較器２６は、誤差比較器２１の出力と整流回路１１の出力とに基づきスイッチング素子Ｍ１の破壊防止電流を作成し、この破壊防止電流と昇圧回路１２のスイッチング素子Ｍ１に流れる電流とを比較して比較信号を生成する第１の比較信号生成回路として機能する。

また、誤差比較器２１から出力された誤差電圧は、スイッチング素子Ｍ１の破壊防止電圧である第２リミッタ２３の出力と合成されて鋸歯状波発生回路２４へ送出され、鋸歯状波発生回路２４によって装置の出力ＯＵＴの発振を防止するために鋸歯状波の電圧とされて第２比較器２７へ基準電圧として与えられる。この鋸歯状波の電圧は、発振器２８から与えられるパルスタイミングにより立ち上がり、その後に緩やかな傾斜を有する図３（ａ）に示す電圧Ｖｂである。

第２比較器２７の他方の入力端子には、スイッチング素子Ｍ１と抵抗Ｒ１の接続点から、スイッチング素子Ｍ１に流れる電流がアンプ２５により増幅されて与えられており、第２比較器２７はこれらを図３（ｂ）のように比較し、比較結果をＰＷＭ駆動回路２０へ送出している。このように、第２比較器２７は、鋸歯状波発生回路２４による鋸歯状波と昇圧回路１２のスイッチング素子Ｍ１に流れる電流とを比較して比較信号を生成する第２の比較信号生成回路として機能する。

ＰＷＭ駆動回路２０は、モード端子ＭＯＤＥを有し、このモード端子ＭＯＤＥには外部から、ＰＦＣ・昇圧回路としての動作であるか、または昇圧回路としての動作であるかを切り換える信号が与えられる。この信号は、人的に切り換えを行うことのできるスイッチから出力することもでき、また、例えば入力電力を判定して電力の大小に応じた信号を送出する回路から出力することもできる。

ＰＷＭ駆動回路２０は、上記モード端子ＭＯＤＥからの信号に基づき、出力を切り換える。モード端子ＭＯＤＥにＰＦＣ・昇圧回路としての動作であることを示す信号が与えられると、ＰＷＭ駆動回路２０は、第１の比較信号生成回路としての第１比較器２６の出力と発振器２８の出力とに基づきスイッチング素子Ｍ１を駆動するＰＦＣ・昇圧制御用の第１の駆動信号をドライバ２９を介して出力する。

また、モード端子ＭＯＤＥに昇圧回路としての動作であることを示す信号が与えられると、ＰＷＭ駆動回路２０は、第２の比較信号生成回路としての第２比較器２７の出力と発振器２８の出力とに基づきスイッチング素子Ｍ１を駆動する昇圧制御用の第２の駆動信号をドライバ２９を介して出力する。

アンプ２５の出力が図２（ａ）に示す基準値Ｖａを超えた場合には、第１比較器２６からスイッチング素子Ｍ１をオフとするための信号が出力され、上記基準値Ｖａ以下の場合には、スイッチング素子Ｍ１をオンとするための信号が出力される。また、アンプ２５の出力が図３（ａ）に示す基準値Ｖｂを超えた場合には、第２比較器２７からスイッチング素子Ｍ１をオフとするための信号が出力され、上記基準値Ｖｂ以下の場合には、スイッチング素子Ｍ１をオンとするための信号が出力される。

いずれのモードにおいても制御回路２は、昇圧回路１２の出力電圧を抵抗Ｒ２、Ｒ３によって分圧した電圧と、誤差比較器２１に与えられている所定閾値電圧ＲＥＦとが等しくなるように動作し、出力設定電圧を抵抗Ｒ２、Ｒ３の比と、所定閾値電圧ＲＥＦとによって設定することができる。例えば、所定閾値電圧ＲＥＦを１Ｖとした場合、Ｒ２：Ｒ３＝３９９：１とすることにより、出力設定電圧を４００Ｖとすることができる。

以上の通り、この実施形態によれば、ＰＦＣ・昇圧制御するモードと昇圧制御するモードのいずれをも選択することができ、ＰＦＣ・昇圧制御する電源装置と昇圧制御する電源装置を単に合体させた場合に比べて使用部品と使用回路を削減することができ、使用電力によらず柔軟に使用が可能である。

図４には、第２の実施形態に係る電源装置が示されている。この電源装置の昇圧回路１２Ａは、図１の昇圧回路１２におけるインダクタＬ１とダイオードＤ１の直列回路に対し、ダイオードＤ２が接続されている。また、交流電源１０と整流回路１１との間に、トライアック１６が接続されスイッチングした交流が整流回路１１へ与えられる構成となっている。

整流回路１１の出力側には、調整用負荷回路１７が接続されている。調整用負荷回路１７は抵抗Ｒ６と、ＭＯＳＦＥＴにより構成される第３のスイッチング素子Ｍ２の直列回路により構成されている。

装置の出力端子には負荷である１または２以上のＬＥＤ１８と、インダクタＬ２、ＭＯＳＦＥＴにより構成される第４のスイッチング素子Ｍ３、抵抗Ｒ７の直列回路が接続されている。また、降圧回路１４が、ＭＯＳＦＥＴ−Ｍ４、抵抗Ｒ８、コンデンサＣ２及びツェナーダイオードＤ５により構成されている。降圧回路１４から制御回路２ＡのＶＩＮ端子へ電力が供給されている。

図５に示される通り、制御回路２Ａは第１の実施形態の制御回路２に準じた構成を有し、モード端子ＭＯＤＥに与える信号により、ＰＦＣ・昇圧回路として動作するか、昇圧回路として動作するかを制御することができる。更に制御回路２Ａは、制御回路２の構成に加えて第３のスイッチング素子Ｍ２のドライバ３１、第４のスイッチング素子Ｍ３のドライバ３２、ＰＷＭドライバ３３及びアンドゲート３４を備える。

ＰＷＭ駆動回路２０Ａは、第１の実施形態のＰＷＭ駆動回路２０に準じた動作を行い、更に、トライアック１６が用いられるために、昇圧回路１２Ａや制御回路２Ａの負荷が軽い場合に応じてドライバ３１から制御信号を送出して第３のスイッチング素子Ｍ２をオンとして、トライアック１６が誤動作しないように負荷を調整する。

また、抵抗により検出された電圧をＦＢ＿Ｉから取り込み、アンプ３７を介して比較器３８にて比較値保持部３９の出力値と比較し、比較結果をＰＷＭ駆動回路２０Ａへ与えることにより、ＬＥＤ１８に流れる電流検出が行われる。ＰＷＭ駆動回路２０Ａは、抵抗Ｒ７により電圧を検出してＬＥＤ１８に流れる電流を求め、これに基づき動作期間を制御するＰＷＭ信号をＰＷＭドライバ３３に与え、アンドゲート３４を制御してドライバ３２からＰＷＭによる第４のスイッチング素子Ｍ３の駆動信号を送り、調光制御することができる。上記比較値保持部３９に対してＩ＿ＣＯＮ端子からＤＣ電圧を与えることができ、外部からＬＥＤ１８に流れる電流を設定可能である。

ＰＷＭ駆動回路２０Ａにおいては、ＰＷＭ＿ＲＥＦ端子にＤＣ電圧を与えることにより、ＰＷＭドライバ３３へ出力するＰＷＭ信号のデューティを調整することができる。上記ＤＣ電圧は、比較値保持部３５から比較器３６へ与えられ、比較器３６は比較値保持部３５の出力値と発振器２８の出力とを比較して比較結果をＰＷＭ駆動回路２０Ａへ与える。ＰＷＭ駆動回路２０Ａは、この比較結果に基づきＰＷＭドライバ３３へ出力するＰＷＭ信号のデューティを制御する。

また、ＰＷＭ駆動回路２０Ａに対し、ＰＷＭ＿ＩＮ端子から直接にＰＷＭ信号を入力することにより、ＰＷＭ駆動回路２０Ａは、このＰＷＭ信号をＰＷＭドライバ３３へ出力して第４のスイッチング素子Ｍ３をＰＷＭ制御する。

制御回路２Ａは、誤差比較器２１へ与える所定閾値電圧ＲＥＦを保持するＶｒｅｆを備え、更に、リニア・レギュレータＬＤＯ（Low Drop Out）を備えている。また、ＰＷＭ駆動回路２０Ａは過電圧保護回路ＯＶＰと、低電圧誤動作防止回路ＵＶＬＯを備えている。

交流入力にトライアック１６が用いられている図４に示す第２の実施形態ではＭＯＤＥ端子の信号により、昇圧回路１２ＡをＰＦＣ・昇圧制御ではなく昇圧制御するモードを選択することになる。入力電圧がトライアック１６によって小さく制御されているとき、昇圧型ＰＦＣ制御ではなく昇圧制御のモードを用いることによって電流リミットによる制約がＰＦＣ制御の場合と比較して小さくなる。このため第２の実施形態の電源装置においては、昇圧能力が大きくなり、小さな入力電圧を用いて、より大きな出力電圧を得ることができる。

これによって、トライアック１６を使用した場合に、小さな入力電圧によってＬＥＤ１８に与える電圧の動作可能範囲を広げることができる。また、トライアック１６を用いた電源装置により調光を行う場合は、入力電圧平均値や入力電圧幅を検出し、それに応じてＬＥＤ１８に流す出力電流値や第４のスイッチング素子Ｍ３の動作期間（オン期間）を決めた信号を作成して第４のスイッチング素子Ｍ３を制御する。これらの入力電圧平均値や入力電圧幅は、それぞれ単独で使用して調光に用いることもできるし、組み合わせて使用して調光制御することも可能である。本実施形態の電源装置によっても、ＰＦＣ・昇圧制御する電源装置と昇圧制御する電源装置を単に合体させた場合に比べて使用部品と使用回路を削減することができ、使用電力によらず柔軟に使用が可能である。

図６には、第３の実施形態に係る電源装置が示されている。この電源回路の昇圧回路１２Ｂは、第１のインダクタＬ１−１と第１のスイッチング素子Ｍ１−１の直列回路を備える第１の昇圧回路と、第２のインダクタＬ１−２と第２のスイッチング素子Ｍ１−２の直列回路を備える第２の昇圧回路とが、並列接続された回路により構成されている。

スイッチング素子Ｍ１−１とグランドの間には抵抗Ｒ１−１が接続され、スイッチング素子Ｍ１−２とグランドの間には抵抗Ｒ１−１が接続されている。更に、インダクタＬ１−１と出力端子間には、ダイオードＤ１−１が接続されており、インダクタＬ１−２と出力端子間には、ダイオードＤ１−２が接続されている。

第３の実施形態に係る電源装置に用いられる制御回路２Ｂは、図７に示されるように構成されている。即ち、スイッチング素子Ｍ１と抵抗Ｒ１の接続点から、スイッチング素子Ｍ１に流れる電流を増幅するため、アンプ２５−１、２５−２が備えられている。アンプ２５−１、２５−２の出力は、それぞれ第１比較器２６−１、２６−２に送出されている。第１比較器２６−１、２６−２の機能は、第１比較器と同一であり、それぞれの出力はＰＷＭ駆動回路２０Ｂに与えられている。

ＰＷＭ駆動回路２０Ｂは、モード端子ＭＯＤＥにＰＦＣ・昇圧回路としての動作であることを示す信号が与えられると、第１の比較信号生成回路としてスイッチング素子Ｍ１−１、Ｍ１−２を駆動するＰＦＣ・昇圧制御用の第１の駆動信号をドライバ２９−１、２９−２を介して出力する。また、ＰＷＭ駆動回路２０Ｂは、モード端子ＭＯＤＥに昇圧回路としての動作であることを示す信号が与えられると、第２の比較信号生成回路としてスイッチング素子Ｍ１−１、Ｍ１−２を駆動する昇圧制御用の第２の駆動信号をドライバ２９−１、２９−２を介して出力する。

ＰＷＭ駆動回路２０Ｂは、ドライバ２９−１を介して第１のスイッチング素子Ｍ１−１へ出力する信号とドライバ２９−２を介して第２のスイッチング素子Ｍ１−２へ出力する信号とをインターリーブ制御により交互に出力する。他の構成は、第２の実施形態に係る電源装置と同じである。

このような構成を有する第３の実施形態に係る電源装置によれば、ＰＦＣ・昇圧制御する電源装置と昇圧制御する電源装置を単に合体させた場合に比べて使用部品と使用回路を削減することができ、使用電力によらず柔軟に使用が可能である。また、昇圧回路が第１の昇圧回路と第２の昇圧回路とにより２チャネル構成であるため、出力側へ電力を送る能力を向上させることができ、第２の実施形態に係る電源装置に比べて大電力を要する場合に好適である。また、２チャネル構成の昇圧回路をインターリーブ制御するので、電流リップルを減少させることができる。

なお、第２の実施形態と第３の実施形態に用いたトライアック１６は、図示しないドライブ回路を用いて０〜１００％の間で出力を制御することができる。ここに、トライアック１６の出力を１００％とする場合には、トライアック１６の機能を停止させている状態であり、トライアック１６の出力を０％とする場合には、トライアック１６から整流回路１１へ電流が流れない状態である。

通常、トライアックは小電力で用いられることが多いので、トライアック１６の出力を１００％未満で制御して用いる場合には、モード端子ＭＯＤＥから昇圧回路としての動作であることを示す信号を与えて昇圧回路のみとして動作させ、トライアック１６の出力を１００％としてトライアック１６の機能を停止する場合には、モード端子ＭＯＤＥから、ＰＦＣ・昇圧回路としての動作であることを示す信号を与えて、ＰＦＣ・昇圧回路として動作させることができる。勿論、トライアック１６の出力を１００％未満で制御して用いる場合にモード端子ＭＯＤＥから、ＰＦＣ・昇圧回路としての動作であることを示す信号を与えて、ＰＦＣ・昇圧回路として動作させても良い。

２、２Ａ、２Ｂ制御回路
１０交流電源
１１整流回路
１２、１２Ａ、１２Ｂ昇圧回路
１４降圧回路
１６トライアック
１７調整用負荷回路
２０、２０Ａ、２０Ｂ駆動回路
２１誤差比較器
２２、２３リミッタ
２４鋸歯状波発生回路
２６、２７、２８発振器
３５比較値保持部
３６、３８比較器
３９比較値保持部

Claims

交流電源に接続され、交流を整流する整流回路と、
インダクタとスイッチング素子の直列回路を備え、この直列回路が前記整流回路の出力側に接続され、前記スイッチング素子のスイッチングにより昇圧電圧を負荷側へ出力する昇圧回路と、
前記負荷へ供給する電圧と基準電圧を比較する誤差比較器と、
前記スイッチング素子をＰＷＭ駆動するために用いるパルスを発生する発振器と、
前記誤差比較器の出力と前記整流回路の出力とに基づき前記スイッチング素子の破壊防止電流を作成し、この破壊防止電流と前記昇圧回路の前記スイッチング素子に流れる電流とを比較して比較信号を生成する第１の比較信号生成回路と、
前記誤差比較器の出力と前記発振器の出力とを用いて前記負荷へ供給される出力電圧の発振を防止すると共に前記スイッチング素子の破壊防止のためのリミットを与えた鋸歯状波を生成する鋸歯状波生成回路と、
前記鋸歯状波と前記昇圧回路の前記スイッチング素子に流れる電流とを比較して比較信号を生成する第２の比較信号生成回路と、
前記第１の比較信号生成回路の出力と前記発振器の出力とに基づき前記スイッチング素子を駆動するＰＦＣ・昇圧制御用の第１の駆動信号を出力する第１のモードと、前記第２の比較信号生成回路の出力と前記発振器の出力とに基づき前記スイッチング素子を駆動する昇圧制御用の第２の駆動信号を出力する第２のモードを備え、外部入力に基づき前記第１の駆動信号と前記第２の駆動信号のいずれかを選択的に出力するＰＷＭ駆動回路と
を具備することを特徴とする電源装置。
ＰＷＭ駆動回路は、第１、第２の駆動信号により前記スイッチング素子を駆動するドライバを備えることを特徴とする請求項１に記載の電源装置。
抵抗と第３のスイッチング素子の直列回路により構成され、整流回路の出力端に接続された調整用負荷回路と、
前記整流回路の出力に基づき前記第３のスイッチング素子を制御して前記整流回路の負荷調整を行う負荷調整回路と
を具備することを特徴とする請求項１または２に記載の電源装置。
整流回路にはトライアックが用いられ、第２の駆動信号を出力して動作することを特徴とする請求項３に記載の電源装置。
負荷に供給される電力を制御するための第４のスイッチング素子と、
負荷制御信号に応じて前記第４のスイッチング素子を駆動して電力を制御する負荷電力制御回路と
を具備することを特徴とする請求項３または４に記載の電源装置。
昇圧回路は、第１のインダクタと第１のスイッチング素子の直列回路を備える第１の昇圧回路と、第２のインダクタと第２のスイッチング素子の直列回路を備える第２の昇圧回路とが、並列接続された回路により構成され、
第１の比較信号生成回路と第２の比較信号生成回路が、第１のスイッチング素子と第２のスイッチング素子に対応して２チャネル設けられ、
ＰＷＭ駆動回路からは、第１の駆動信号と第２の駆動信号がそれぞれ、前記第１のスイッチング素子と第２のスイッチング素子に対応して出力されることを特徴とする請求項１乃至５のいずれか１項に記載の電源装置。