JP5694710B2 - 原稿読取装置 - Google Patents

Description

本発明は、原稿の画像を読み取る原稿読取装置に関する。

画像読み取り装置は、原稿の画像を読み取り、読み取った情報をデジタルデータに変換する。画像読み取り装置は、モノクロ画像及びカラー画像を読み取ることができる。画像読み取り装置は、複写機、ファクシミリなどの画像形成装置に設けることができる。図９は、従来の画像読み取り装置における画像信号の流れを説明する図である。

ラインイメージセンサ２００は、受光部２０７と、受光部２０７からの信号を外部へ出力する出力バッファ手段としての出力アンプ２０３とを有する。受光部２０７は、赤色（Ｒ）フィルタが設けられた受光部２０７Ｒ、緑色（Ｇ）フィルタが設けられた受光部２０７Ｇ、及び青色（Ｂ）フィルタが設けられた受光部２０７Ｂを有する。ラインイメージセンサ２００の出力アンプ２０３は、可変ゲイン回路付きＡＤ変換器２１３に電気的に接続されている。可変ゲイン回路付きＡＤ変換器２１３は、可変ゲイン回路２０８及びＡＤ変換器２０９を有する。可変ゲイン回路付きＡＤ変換器２１３は、シェーディング補正回路２１０に電気的に接続されている。シェーディング補正回路２１０は、原稿を照明する光学系及びラインイメージセンサの画素ごとの特性のばらつきに起因する主走査方向のデジタル出力信号のムラを補正する。

原稿を読み取る前の可変ゲイン回路２０８の調整について説明する。一般的に可変ゲイン回路２０８のゲインは、ラインイメージセンサ２００のアナログ出力信号がＡＤ変換器２０９の入力可能範囲以内になるように調整される。その理由を以下に述べる。ＡＤ変換器２０９の入力可能範囲が０〜１Ｖで１０ビット（ｂｉｔ）の分解能を有する例について説明する。可変ゲイン回路２０８のゲインが１倍であり、出力アンプ２０３から出力されるアナログ出力信号の範囲が０〜１Ｖの場合、１０ｂｉｔ（＝１０２４階調）の分解能を得ることができる。しかし、出力アンプ２０３から出力されるアナログ出力信号の範囲が０〜０．５Ｖである場合には、９ｂｉｔ（＝５１２階調）の分解能に下がってしまう。その場合には、可変ゲイン回路２０８のゲインを２倍にしてＡＤ変換器２０９への入力範囲を０〜１Ｖに拡張すれば、１０ｂｉｔの分解能を確保することができる。実際の手順としては、原稿読み取り動作の前に可変ゲイン回路２０８のゲイン調整動作を実行する。ゲイン調整動作において、可変ゲイン回路２０８のゲインを１倍に設定して、標準白色板を読み取る。標準白色板は、最も高い輝度の基準であり、画像読み取り装置に設けられている。可変ゲイン回路２０８のアナログ出力信号が１Ｖに満たない場合、アナログ出力信号の逆数をゲインとして設定する。たとえば、アナログ出力信号が０．７５Ｖである場合は、４／３倍をゲインとして可変ゲイン回路２０８に設定する。これにより、ＡＤ変換器２０９の最大有効ビットで画像データを読み込むことが可能になる。

図１０は、主走査方向における画素位置に対するアナログ出力信号及びデジタル出力信号の大きさを示す図である。図１０を用いて、シェーディング補正回路２１０により実行されるシェーディング補正について説明する。シェーディング補正は、原稿を照明し結像する光学系（不図示）及びラインイメージセンサ２００の画素ごとの特性のばらつきに起因する主走査方向（ライン方向）のデジタル出力信号のムラを補正するために行われる。図１０において、横軸は、ラインイメージセンサ２００の主走査方向における画素位置を示している。縦軸は、ラインイメージセンサ２００のアナログ出力信号の大きさと、ＡＤ変換器２０９により変換されたデジタル出力信号の大きさを示している。図１０において、曲線３０１、３０２、及び３０３は、標準白色板を読み取ったときに受光部２０７Ｒ、２０７Ｇ、２０７Ｂからそれぞれ出力されるアナログ出力信号のプロファイルを示している。このとき、可変ゲイン回路２０８のゲインは、１倍に設定されている。曲線３０４、３０５、３０６は、 ＡＤ変換器２０９の最大有効ビットを満たすようにゲインが調整された可変ゲイン回路２０８により増幅された受光部２０７Ｒ、２０７Ｇ、２０７Ｂからのアナログ出力信号のプロファイルをそれぞれ示している。

図１０の曲線３０４〜３０６からわかるように、主走査方向に均一な輝度の標準白色板を読み込んでいるにもかかわらず、ラインイメージセンサ２００のライン方向のアナログ出力信号の大きさは均一にならない。この不均一は、結像系、光学系、及びセンサ系の主走査方向のムラに起因する。この不均一を補正するために、１画素ずつ所定の値のデジタル出力信号（デジタル出力目標値）になるようにシェーディング補正回路２１０でデジタルゲインを演算する。デジタルゲインを演算する際のデジタル出力目標値（シェーディングターゲット）は、１０２３である。デジタル出力信号を１０２３にするためのゲインの倍率を１画素毎に演算する。その結果、標準白色板を読み取ったときに、シェーディング補正回路２１０から出力されるデジタル出力信号を実線３０７、３０８、及び３０９に示すようにライン方向に均一にすることができる。

モノクロセンサの場合においても、上記カラーラインイメージセンサと同様である。モノクロセンサのアナログ信号は、ＡＤ変換器の入力可能範囲に近い値になるように、外部の可変ゲイン回路のゲインが調整される。その後、ＡＤ変換器からのデジタル出力信号は、主走査方向に均一になるようにシェーディング補正回路により補正される（特許文献１）。

特開平９−６５１２１号公報

従来の技術においては、図９に示すように、ラインイメージセンサ２００と可変ゲイン回路付きＡＤ変換器２１３との間の経路（伝送ライン）において、出力アンプ２０３からのアナログ出力信号（画像信号成分Ｓ）に外乱ノイズ成分Ｎが加わることがある。このような場合、可変ゲイン回路２０８へ入力される信号成分は、画像信号成分Ｓ＋外乱ノイズ成分Ｎとなる。可変ゲイン回路２０８のゲインをＡ（ただし、Ａ＞１）とすると、ＡＤ変換器２０９の前で可変ゲイン回路２０８により増幅された信号成分は、Ａ×（Ｓ＋Ｎ）＝Ａ×Ｓ＋Ａ×Ｎになる。外乱ノイズ成分Ｎは、画像信号成分Ｓと同様にゲインＡ倍で増幅されてしまうという課題がある。

上記課題を解決するために、本発明の原稿読取装置は、
原稿を照射する光源と、
基準部材と、
ラインセンサチップと、
前記ラインセンサチップから出力された第１アナログ信号をデジタル信号に変換するＡＤ変換器と、
前記ＡＤ変換器から出力されたデジタル信号に対して、該デジタル信号の画素位置に応じたシェーディング補正データを用いてシェーディング補正を行うシェーディング補正手段と、
前記ラインセンサチップと前記ＡＤ変換器とを用いて得られた前記基準部材の反射光に応じたデジタル信号に基づき、前記ラインセンサチップにおいて使用される第１および第２ゲインと、前記シェーディング補正手段において使用される前記シェーディング補正データを設定する設定部とを有し、
前記ラインセンサチップは、
所定方向に配列されたＮ個の画素を有し、前記原稿から反射された反射光を受光し、入射光量に応じた第２アナログ信号を出力するラインセンサを、複数の色のそれぞれに対応させて複数有し、
前記Ｎ個の画素の画素位置のそれぞれに対して設けられ複数の第１セレクターを有し、前記第１セレクターのそれぞれは、前記複数のラインセンサにおける同一の画素位置に対応する画素から出力された前記第２アナログ信号を、順次、対応する第１アンプに出力する第１セレクター群と、
前記Ｎ個の画素の画素位置のそれぞれに対して設けられた複数の前記第１アンプを有し、該第１アンプのそれぞれは、対応する前記第１セレクターから出力された前記第２アナログ信号を増幅し、第３アナログ信号として出力する第１アンプ群と、
前記第１アンプ群から出力された前記第３アナログ信号を格納するメモリと、
Ｍ個（Ｍ＜Ｎ）の画素領域のそれぞれに対応して設けられた複数の第２セレクターを有し、前記第２セレクターのそれぞれは、同一の前記画素領域における複数の画素位置に対応する、前記メモリから出力される前記第３アナログ信号を、順次、対応する第２アンプに出力する第２セレクター群と、
前記Ｍ個（Ｍ＜Ｎ）の画素領域のそれぞれに対応して設けられた複数の前記第２アンプを有し、該第２アンプのそれぞれは、対応する前記第２セレクターから出力された前記第３アナログ信号を増幅し、前記第１アナログ信号として出力する第２アンプ群と、
前記第２アンプ群から出力された前記第１アナログ信号を出力する出力端子と、を有し、
前記第１アンプ群の前記複数の第１アンプが使用する前記第１ゲインは、前記第２アナログ信号の画素位置にかかわらず同一の値であり、前記第２アナログ信号を出力する前記複数のラインセンサのそれぞれに応じた値であり、
前記第２アンプ群の前記複数の第２アンプが使用する前記第２ゲインは、前記第３アナログ信号に対応するラインセンサにかかわらず同一の値であり、前記第３アナログ信号の画素位置に対応した画素領域に応じた値であり、
前記設定部は、
前記ラインセンサチップの前記出力端子から出力される、所定ゲインが設定された前記第１および第２アンプ群によって増幅された、前記基準部材の反射光に応じた前記第１アナログ信号を、前記ＡＤ変換器により変換することにより得られるデジタル信号に基づき、前記第１ゲインを設定し、
前記ラインセンサチップの前記出力端子から出力される、前記第１ゲインが設定された前記第１アンプおよび前記所定ゲインが設定された前記第２アンプ群によって増幅された、前記基準部材の反射光に応じた前記第１アナログ信号を、前記ＡＤ変換器により変換することにより得られるデジタル信号に基づき、前記第２ゲインを設定し、
前記ラインセンサチップから出力される、前記第１ゲインが設定された前記第１アンプおよび前記第２ゲインが設定された前記第２アンプ群によって増幅された、前記基準部材の反射光に応じた前記第１アナログ信号を、前記ＡＤ変換器により変換することにより得られたデジタル信号に基づき、画素位置のそれぞれに対応させて前記シェーディング補正データを設定することを特徴とする。

本発明によれば、原稿読取装置（以下、画像読み取り装置という。）において、画像信号に加わる外乱ノイズの影響を小さくすることができる。

ラインイメージセンサの回路を示す図。 ラインイメージセンサの動作を説明する図。 ラインイメージセンサの画素の出力順序を示す図。 本実施例の画像読み取り装置における画像信号の流れを説明する図。 ＣＰＵによるゲイン調整のフローチャート。 本実施例の主走査方向における画素位置に対する出力信号の大きさを示す図。 本実施例に係る画像読み取り装置の概略図。 原稿の両面の画像を読み取る手順を示すフローチャート。 従来の画像読み取り装置における画像信号の流れを説明する図。 従来の主走査方向における画素位置に対する出力信号の大きさを示す図。

（画像読み取り装置）
図７は、本発明の実施例に係る画像読み取り装置１０の概略図である。図８は、原稿の両面の画像を読み取る手順を示すフローチャートである。図７及び図８を用いて、画像読み取り装置１０の構成及び画像読み取り装置１０により原稿の両面を読み取る処理を説明する。

画像読み取り装置１０は、自動原稿給送装置１００と、画像読み取り装置本体１１７とを有する。画像読み取り装置１０には、自動原稿給送装置１００及び画像読み取り装置本体１１７を制御するためのＣＰＵ（制御装置）２１１が設けられている。自動原稿給送装置１００は、原稿１０２を積載する原稿トレイ１０１を有する。原稿トレイ１０１の上方には、給紙ローラ１０３が設けられている。給紙ローラ１０３は、アーム（不図示）に軸支されているので、アーム（不図示）が揺動することにより上下に移動する。原稿トレイ１０１上への原稿１０２のセット作業を阻害しないように、給紙ローラ１０３は、通常、ホームポジションである上方の位置に退避している。給紙ローラ１０３と分離搬送ローラ１０４は、同一駆動源としての駆動モータ（不図示）に接続されている。

画像読み取り装置１０には、操作部（不図示）が設けられている。使用者が操作部（不図示）を操作することにより、または、外部コンピュータからの指令により、ＣＰＵ２１１は、両面原稿読み取り処理を開始する（図８）。給紙動作が開始されると、給紙ローラ１０３は下降して原稿１０２の上面に当接する。ＣＰＵ２１１は、駆動モータ（不図示）を回転させて、給紙ローラ１０３により原稿トレイ１０１上の原稿１０２を分離搬送ローラ１０４へ給送する（ステップＳ２０１）。

分離搬送従動ローラ１０５は、分離搬送ローラ１０４に対向して配置されており、分離搬送ローラ１０４に対して押圧されている。分離搬送従動ローラ１０５は、分離搬送ローラ１０４より僅かに摩擦係数が小さいゴム材等から形成されている。分離搬送ローラ１０４は、分離搬送従動ローラ１０５と協働して、給紙ローラ１０３によって給送された原稿１０２を一枚ずつに分離して搬送する。

分離搬送ローラ１０４及び分離搬送従動ローラ１０５により搬送された原稿１０２の先端部は、静止したレジストローラ１０６とレジスト従動ローラ１０７との間のニップ部に突き当てられる。原稿１０２にループを形成することにより、原稿１０２の先端部をニップ部に揃えて原稿１０２の斜行を補正する。分離搬送ローラ１０４及び分離搬送従動ローラ１０５を回転させて原稿１０２をリードローラ１０８へ搬送する。

リードローラ１０８及びリード従動ローラ１０９は、原稿を第１流し読みガラス（第１画像読取部）１１６へ搬送する。第１流し読みガラス１１６に対向して、プラテンローラ１１０が配置されている。第１流し読みガラス１１６上を通過する原稿１０２の表面の画像は、後述する第１ラインイメージセンサ６０６により読み取られる（ステップＳ２０２）。第１流し読みガラス１１６に隣接してジャンプ台１１５が配置されている。原稿１０２は、ジャンプ台１１５によりすくい上げられてリード排出ローラ１１１及びリード排出従動ローラ１１２へ搬送される。

原稿１０２は、リード排出ローラ１１１及びリード排出従動ローラ１１２により、第２流し読みガラス（第２画像読取部）１２９へ搬送される。第２流し読みガラス１２９に対向して、プラテンローラ１２７が配置されている。第２流し読みガラス１２９に対してプラテンローラ１２７の反対側には、第２ラインイメージセンサ６２０が配置されている。ここで、プラテンローラ１１０及び１２７は、流し読み時の時間的光量変動を検知して補正するための白基準部材としての役割も兼ねている。通常は、濃度管理された白色のローラが、プラテンローラ１１０及び１２７として使用される。第２流し読みガラス１２９上を通過する原稿１０２の裏面の画像は、第２ラインイメージセンサ６２０により読み取られる（ステップＳ２０３）。第２ラインイメージセンサ６２０での原稿１０２の裏面の画像の読み取りが終了すると、排紙ローラ１１３は、原稿１０２を排紙トレイ１１４へ排出する（ステップＳ２０４）。ＣＰＵ２１１は、両面原稿読み取り処理を終了する。

画像読み取り装置本体１１７は、第１流し読みガラス１１６上を通過する原稿１０２へ光を照射する原稿照明用光源１１９と、原稿１０２からの反射光をレンズ１２５へ導くためのミラー１２０、１２１、及び１２２を有する。原稿照明用光源１１９及びミラー１２０は、第１ミラー台１２３に取り付けられている。また、ミラー１２１及び１２２は、第２ミラー台１２４に取り付けられている。第１ミラー台１２３及び第２ミラー台１２４は、ワイヤ（不図示）によって駆動モータ２４０（図４）に結合され、駆動モータ２４０の回転により原稿台ガラス１１８と平行な方向に移動する。原稿１０２からの反射光は、ミラー１２０、１２１、及び１２２を介してレンズ１２５に導かれ、レンズ１２５によって第１ラインイメージセンサ６０６の受光部６００に結像される。第１ラインイメージセンサ６０６は、結像した反射光を光電変換し、入射光量に応じた電気信号を出力する。第２ラインイメージセンサ６２０も、第１ラインイメージセンサ６０６と同様に、原稿１０２からの反射光を受光素子で光電変換し、入射光量に応じた電気信号を出力する。

画像読み取り装置１０は、第１ミラー台１２３及び第２ミラー台１２４を副走査方向（図７の矢印ＳＳで示す方向）に移動させながら、原稿台ガラス１１８上に載置された原稿を読み取る固定読み取りモードを有する。また、画像読み取り装置１０は、第１ミラー台１２３及び第２ミラー台１２４を停止させた状態で、自動原稿給送装置１００によって搬送される原稿１０２の画像を、第１流し読みガラス（第１画像読取部）１１６において読み取る流し読みモードを有する。画像読み取り装置１０は、この２つのモードのうちの選択されたモードで原稿１０２の表面の画像を読み取ることができる。流し読みモードにおいて、画像読み取り装置１０は、第２流し読みガラス（第２画像読取部）１２９を介して第２ラインイメージセンサ６２０により原稿１０２の裏面の画像を読み取ることもできる。

（ラインイメージセンサの回路）
図１は、第１ラインイメージセンサ６０６の回路を示す図である。図１を用いて、画像読み取り装置１０の第１ラインイメージセンサ６０６を説明する。第１ラインイメージセンサ６０６及び第２ラインイメージセンサ６２０は、原稿により反射された光を複数色の電気信号に変換するカラーラインイメージセンサである。なお、第２ラインイメージセンサ６２０は、第１ラインイメージセンサ６０６と同様であるので、説明を省略する。以下、第１ラインイメージセンサ６０６を単にラインイメージセンサ６０６という。

ラインイメージセンサ６０６は、受光部６００を有する。受光部６００は、受光部６００Ｒ、受光部６００Ｇ、及び受光部６００Ｂからなる。受光部６００Ｒは、赤色の波長帯域(長波長)に感度があり、赤色に属する光を受けて電気信号に変換する素子である。受光部６００Ｇは、緑色の波長帯域に感度があり、緑色に属する光を受けて電気信号に変換する素子である。受光部６００Ｂは、青色の波長帯域に感度があり、青色に属する光を受けて電気信号に変換する素子である。例えば、白色光のように全波長領域の光成分を含む光の場合、受光部６００Ｒ、６００Ｇ、及び６００Ｂのそれぞれは、その光の輝度に応じたアナログ信号（電気的に連続的な信号）を出力する。受光部６００Ｒ、６００Ｇ、及び６００Ｂのそれぞれは、ライン方向（主走査方向）に配列された７５００個の画素を有している。図１に示した受光部６００の画素数は、一例であって、７５００個に限定されるものではない。

セレクター６０２は、受光部６００Ｒ、６００Ｇ、及び６００Ｂに接続されている。セレクター６０２は、受光部６００の画素ごとに対応して設けられている。具体的には、一つのセレクター６０２は、受光部Ｒの１画素目、受光部Ｇの１画素目、及び受光部Ｂの１画素目に接続されている。別のセレクター６０２は、受光部Ｒの１２５０画素目、受光部Ｇの１２５０画素目、及び受光部Ｂの１２５０画素目に接続されている。セレクター６０２は、受光部６００Ｒ、６００Ｇ、及び６００Ｂから出力されるアナログ信号を時間的に選択することができる。列アンプ６０１は、受光部６００の画素ごとに対応して設けられている。列アンプ６０１は、セレクター６０２により選択された受光部６００Ｒ、６００Ｇ、及び６００Ｂのうちいずれか一つから出力されたアナログ信号をラインメモリ６０４へ出力する。列アンプ６０１のゲイン設定方法については後述する。列アンプ６０１は、受光部６００Ｒ、６００Ｇ、及び６００Ｂから出力されたアナログ信号のそれぞれに対するゲインを変更することができる。すなわち、列アンプ６０１は、Ｒ、Ｇ、及びＢのそれぞれに関して独立にゲインを調整することができる手段（第１手段）である。列アンプ６０１のゲインは、ＣＰＵ２１１からの列アンプゲイン設定信号により設定される。ラインメモリ６０４は、列アンプ６０１から出力されたアナログ信号を一時的に保持しておく。

セレクター（選択装置）６０３は、ラインメモリ６０４に保持されたアナログ信号を時系列的に順次選択して出力アンプ６０５へ出力する。本実施例においては、受光部６００の画素数は７５００であり、画素を６領域に分けている。６領域のそれぞれに対して、セレクター６０３、出力アンプ６０５、及び出力端子６０７が割り当てられている。出力端子６０７（ＯＵＴＰＵＴ１〜６）の個数は、本実施例では、６個である。しかし、出力端子６０７の個数は、セレクター６０３の個数に応じて変わるので、本実施例のように６個に限ることはない。出力アンプ６０５は、セレクター６０３により選択的に読み出されたアナログ信号を出力端子６０７へ出力する。出力アンプ６０５のゲイン設定方法については後述する。出力アンプ６０５は、受光部６００の主走査方向に配列された画素毎に出力されるアナログ信号、つまり出力端子６０７のＯＵＴＰＵＴ１〜６から出力されるべきアナログ信号に対するゲインを設定することができる。すなわち、出力アンプ６０５は、ラインイメージセンサ６０６の受光部６００の主走査方向に分割された複数の領域のそれぞれに関して独立にゲインを調整することができる手段（第２手段）である。出力アンプ６０５のゲインは、ＣＰＵ２１１からの出力アンプゲイン設定信号により設定される。出力端子６０７のＯＵＴＰＵＴ１は、１画素目から１２５０画素目までのアナログ信号を出力する。ＯＵＴＰＵＴ２は、１２５１画素目から２５００画素目までのアナログ信号を出力する。ＯＵＴＰＵＴ３は、２５０１画素目から３７５０画素目までのアナログ信号を出力する。ＯＵＴＰＵＴ４は、３７５１画素目から５０００画素目までのアナログ信号を出力する。ＯＵＴＰＵＴ５は、５００１画素目から６２５０画素目までのアナログ信号を出力する。ＯＵＴＰＵＴ６は、６２５１画素目から７５００画素目までのアナログ信号を出力する。

（ラインイメージセンサの動作）
図２は、ラインイメージセンサ６０６の動作を説明する図である。図２を用いて、アナログ信号を出力するラインイメージセンサ６０６の基本動作について説明する。図２において、全体の出力期間１Ｈは、受光部６００Ｒ、６００Ｇ、及び６００Ｂの主走査方向のすべての画素からアナログ出力信号を出力するために要する時間を示している。図２(Ａ)は、「受光部６００Ｒの出力期間」の最初の状態を示す図である。図２(Ｂ)は、「受光部６００Ｒの出力期間」の最後の状態を示す図である。図２(Ｃ)は、「受光部６００Ｂの出力期間」の最後の状態を示す図である。

図２（Ａ）及び（Ｂ）において、セレクター（選択装置）６０２は、受光部６００Ｒから出力されるアナログ信号を選択している。つまり、「受光部６００Ｒの出力期間」において、ラインメモリ６０４は、受光部６００Ｒからのアナログ出力信号を保持する。６つのセレクター６０３のそれぞれは、ラインメモリ６０４に保持されたアナログ信号を時系列的に選択し出力アンプ６０５へ出力する。図２（Ａ）に示す「受光部６００Ｒの出力期間」の最初の状態において、ＯＵＴＰＵＴ１のセレクター６０３は１画素目の信号を選択する。ＯＵＴＰＵＴ２のセレクター６０３は１２５１画素目の信号を選択する。同様に、ＯＵＴＰＵＴ３〜ＯＵＴＰＵＴ６のセレクター６０３は、２５０１画素目の信号、３７５１画素目の信号、５００１画素目の信号、及び６２５１画素目の信号をそれぞれ選択する。このとき、受光部６００Ｒの１画素目のアナログ出力信号が、出力端子６０７のＯＵＴＰＵＴ１から出力される。１２５１画素目のアナログ出力信号が、ＯＵＴＰＵＴ２から出力される。同様に、２５０１画素目のアナログ出力信号、３７５１画素目のアナログ出力信号、５００１画素目のアナログ出力信号、及び６２５１画素目のアナログ出力信号が、ＯＵＴＰＵＴ３〜ＯＵＴＰＵＴ６のそれぞれから出力される。

「受光部６００Ｒの出力期間」において、セレクター６０２が受光部６００Ｒから出力されるアナログ信号を選択した状態のまま、ＯＵＴＰＵＴ１のセレクター６０３は、順次２画素目、３画素目、・・・１２５０画素目へ選択を切り替えていく。ＯＵＴＰＵＴ２のセレクター６０３も同様にして、順次１２５２画素目、１２５３画素目、・・・２５００画素目へ選択を切り替えていく。ＯＵＴＰＵＴ３からＯＵＴＰＵＴ６も同様にして、順次画素の選択を切り替えていく。セレクター６０３は、「受光部６００Ｒの出力期間」をセレクター６０３の母数(本実施例では１２５０)で均等に分けられた時間で、切り替えられる。

図２（Ｂ）は、ＯＵＴＰＵＴ１のセレクター６０３が「受光部６００Ｒの出力期間」の最後の画素として１２５０画素目のアナログ信号を選択した状態を示している。ＯＵＴＰＵＴ２からＯＵＴＰＵＴ６のセレクター６０３は、２５００画素目、３７５０画素目、５０００画素目、６２５０画素目、及び７５００画素目のアナログ出力信号をそれぞれ選択している。このとき、受光部６００Ｒの１２５０画素目、２５００画素目、３７５０画素目、５０００画素目、６２５０画素目、及び７５００画素目のアナログ出力信号が、出力端子６０７のＯＵＴＰＵＴ１及びＯＵＴＰＵＴ６のそれぞれから出力される。

「受光部６００Ｒの出力期間」が終了すると、セレクター６０２は、受光部６００Ｇから出力されるアナログ信号を選択して、「受光部６００Ｇの出力期間」を開始する。「受光部６００Ｇの出力期間」における動作は、「受光部６００Ｒの出力期間」における動作と同様であるので説明を省略する。

図２（Ｃ）に示す「受光部６００Ｂの出力期間」において、セレクター６０２は受光部６００Ｂから出力されるアナログ信号を選択している。ＯＵＴＰＵＴ１のセレクター６０３は、「受光部６００Ｂの出力期間」の最後に、１２５０画素目のアナログ出力信号を選択する。そのとき、受光部６００Ｂの１２５０画素目のアナログ出力信号が、出力端子６０７のＯＵＴＰＵＴ１から出力される。同様に、受光部６００Ｂの２５００画素目、３７５０画素目、５０００画素目、６２５０画素目、及び７５００画素目のアナログ出力信号が、出力端子６０７のＯＵＴＰＵＴ２及びＯＵＴＰＵＴ６のそれぞれから出力される。
以上説明したようなラインイメージセンサ６０６の動作によって、ラインイメージセンサ６０６の画素の出力順序は図３に示すとおりになる。

（画像信号の流れ）
図４は、本実施例の画像読み取り装置における画像信号の流れを説明する図である。ラインイメージセンサ６０６の６つの出力端子６０７から出力されるアナログ出力信号（画像信号）の流れは、すべて同じである。したがって、図４を用いて、ラインイメージセンサ６０６の出力端子６０７のうちの一つから出力される画像信号の流れを説明する。

ラインイメージセンサ６０６の出力端子６０７は、ＡＤ変換器６０８に電気的に接続されている。ＡＤ変換器６０８は、例えば、入力可能範囲が０〜１Ｖで１０ビットの分解能を有する。ＡＤ変換器６０８は、シェーディング補正回路２１０に電気的に接続されている。ラインイメージセンサ６０６、ＡＤ変換器６０８、及びシェーディング補正回路２１０は、ＣＰＵ２１１に電気的に接続されて、ＣＰＵ２１１により制御される。第１ミラー台１２３及び第２ミラー台１２４を移動する駆動モータ２４０並びに原稿照明用光源１１９は、ＣＰＵ２１１に電気的に接続されて、ＣＰＵ２１１により制御される。
画像信号成分Ｓ、外乱ノイズ成分Ｎ、ＡＤ変換前の信号成分ＡＳ＋Ｎについては、詳細を後で述べる。

標準白色板を読み取ったときにラインイメージセンサ６０６の出力端子６０７から出力されたアナログ出力信号としての画像信号は、ＡＤ変換器６０８へ入力され、デジタル信号に変換される。デジタル信号に変換された画像信号は、結像系、光学系、及びセンサ系に起因する主走査方向のデジタル信号のムラを有する。この主走査方向のデジタル信号のムラを補正するために、シェーディング補正回路２１０は、１画素ずつデジタルゲインを演算して、それぞれのデジタル信号が所定のデジタル出力目標値になるようにする。

（ゲインの調整）
図５は、ＣＰＵ２１１によるゲイン調整のフローチャートである。ラインイメージセンサ６０６内に設けられた可変ゲイン増幅器は、列アンプ６０１と出力アンプ６０５とを有する。列アンプ６０１及び出力アンプ６０５は、ラインイメージセンサ６０６から出力されるアナログ出力信号の信号範囲がＡＤ変換器６０８の入力可能範囲内の予め設定された範囲内になるようにそれらのゲインが調整される。ここで、信号範囲は、アナログ出力信号の電圧の大きさの範囲である。列アンプ６０１及び出力アンプ６０５は、ラインイメージセンサ６０６の内部に可変ゲイン増幅器として設けられている。

画像読み取り装置１０の原稿台ガラス１１８の一端部の下に、白レベルの基準としての標準白色板（白基準部材）１２８が設けられている。標準白色板１２８は、ジャンプ台１１５に隣接して配置されている。

ステップＳ１４０１において、ＣＰＵ２１１は、ラインイメージセンサ６０６が標準白色板１２８を読み込めるように第１ミラー台１２３及び第二ミラー台１２４を移動させる。標準白色板１２８の代わりに、白基準部材としてのプラテンローラ１１０を読み込めるように第１ミラー台１２３及び第二ミラー台１２４を移動させてもよい。

原稿照明用光源１１９を消灯して標準白色板１２８を読み取ったときのアナログ出力信号がＡＤ変換器６０８の入力可能範囲の所定の下限範囲に入るように黒基準（黒レベル）の調整が行われる。
その後、ステップＳ１４０２において、ＣＰＵ２１１は、原稿照明用光源１１９を点灯する。

ステップＳ１４０３において、ＣＰＵ２１１は、ラインイメージセンサ６０６に内蔵された列アンプ６０１及び出力アンプ６０５にゲイン1倍を設定し、標準白色板１２８のデータを読み取る。列アンプ６０１は、Ｒ，Ｇ，Ｂのアナログ出力信号のそれぞれに対して、独立してゲインを設定することが可能である。出力アンプ６０５は、ライン方向に６分割された画素領域（１２５０画素の領域）のそれぞれに対して、独立してゲインを設定することが可能である。図６は、主走査方向における画素位置に対する受光部６００Rの出力信号の大きさを示す図である。受光部６００Ｇ及び受光部６００Ｂも受光部６００Ｒと同様であるので、受光部６００Ｇ及び受光部６００Ｂの出力信号の大きさを示す図は省略する。図６において、横軸は、主走査方向における画素位置を示し、縦軸は、出力信号（輝度）の大きさを示している。プロファイル曲線１０００は、列アンプ６０１のゲインを1倍に設定して標準白色板１２８を読んだ場合における主走査方向の画素位置に対する受光部６００Rの出力信号の大きさを示している。
受光部６００Ｒに関する列アンプ６０１のゲインは、プロファイル曲線１０００の最大値、すなわち、主走査方向の全領域における受光部６００Ｒからのアナログ出力信号の最大値が、アナログ出力目標値（ゲインターゲット）に近づくように調整される。アナログ出力目標値は、ＡＤ変換器６０８の入力可能範囲内の予め設定された範囲の上限値である。例えば、ＡＤ変換器６０８が１０ビットの分解能を有する場合には、アナログ出力目標値は、１０ビットの分解能を得ることができるアナログ出力信号の上限値である。

ステップＳ１４０４において、ＣＰＵ２１１は、ステップＳ１４０３で読み込んだ標準白色板１２８のプロファイル曲線１０００の最大値とアナログ出力目標値の比率に基づいて、受光部６００Ｒに関する列アンプ６０１のゲインを算出する。図1に示すように、ＣＰＵ２１１は、列アンプ６０１へ列アンプゲイン設定信号を送信し各列アンプ６０１にゲインを設定する。

図２及び図３を用いて説明したように、受光部６００Ｒ、受光部６００Ｇ、及び受光部６００Ｂの出力期間が切り替えられて、ラインイメージセンサ６０６の出力端子６０７からＲ、Ｇ、及びＢのアナログ信号が出力される。列アンプ６０１のゲイン設定値は、受光部６００Ｒ、受光部６００Ｇ、及び受光部６００Ｂの出力期間が切り替えられるたびに、切り替え可能である。したがって、受光部６００Ｒ、受光部６００Ｇ、及び受光部６００Ｂの出力期間を切り替えて、受光部６００Ｒと同様に、受光部６００Ｇ及び受光部６００Ｂのそれぞれに関してもゲインを算出する。ただし、列アンプ６０１に設定されるＲ、Ｇ、及びＢのそれぞれのゲインは、受光部６００の主走査方向の位置にかかわらず、主走査方向の全画素に対して同じ値が設定される。

ステップＳ１４０５において、ＣＰＵ２１１は、列アンプ６０１にステップＳ１４０４で算出したゲインを設定した後に、標準白色板１２８を読み取る。図６のプロファイル曲線１００１は、列アンプ６０１にステップＳ１４０４で算出したゲインを設定して標準白色板１２８を読んだ場合における主走査方向の画素位置に対する受光部６００Rの出力信号の大きさを示している。プロファイル曲線１００１の最大値は、アナログ出力目標値になっている。ラインイメージセンサ６０６に内蔵された列アンプ６０１は、受光部６００Ｒ、受光部６００Ｇ、及び受光部６００Ｂのそれぞれに関して、受光部６００の主走査方向に一律のゲイン（１倍以上）を設定することが可能である。もし、受光部６００Ｒのプロファイル曲線１０００が主走査方向にほぼフラットであれば、列アンプ６０１のゲインを設定するだけで、主走査方向のすべての画素位置においてプロファイル曲線１００１をアナログ出力目標値に近づけることができる。しかし、実際には、原稿照明用光源１１９の照明ムラ、反射ミラー１２０やレンズ１２５に起因する光量ムラ、及び受光部６００の画素の感度ムラにより、受光部６００Ｒのプロファイル曲線１０００が主走査方向にフラットにならないことがある。ラインイメージセンサ６０６の主走査方向の配光のばらつきにより、主走査方向の位置によってはゲイン調整後のアナログ出力信号の最大値がアナログ出力目標値に至らない領域が存在する可能性がある。つまり、主走査方向のある領域では、アナログ出力信号の最大値をアナログ出力目標値にするようにゲインを調整できるが、主走査方向の別の領域では、アナログ出力信号の最大値をアナログ出力目標値にすることができないことを意味している。その場合、ＡＤ変換器６０８の分解能は、主走査方向に差が生じてしまい、画質劣化に繋がる。例えば、図６のプロファイル曲線１００１において、列アンプ６０１のゲイン設定によってアナログ出力信号の最大値をアナログ出力目標値にすることができない領域は、出力端子ＯＵＴＰＵＴ３及びＯＵＴＰＵＴ４に対応する画素の領域である。

これを補正するために、Ｓ１４０６において、出力アンプ６０５のゲインを算出して設定する。前記したように、出力アンプ６０５は、ライン方向に６分割されたＯＵＴＰＵＴ１乃至ＯＵＴＰＵＴ６のそれぞれに対して、独立してゲインを設定することが可能である。ラインイメージセンサ６０６の出力端子６０７のＯＵＴＰＵＴ３に対応する出力アンプ６０５のゲインを調整して、ＯＵＴＰＵＴ３から出力されるアナログ出力信号の最大値をアナログ出力目標値にする。同様に、ＯＵＴＰＵＴ４に対応する出力アンプ６０５のゲインを調整して、ＯＵＴＰＵＴ４から出力されるアナログ出力信号の最大値をアナログ出力目標値にする。これにより、主走査方向の全領域において、アナログ出力信号をアナログ出力目標値に近づけることが可能になる。図６のプロファイル曲線１００３は、出力アンプ６０５のゲインを調整した後のＯＵＴＰＵＴ３及びＯＵＴＰＵＴ４に対応する受光部６００Rの画素からの出力信号の大きさを示している。このとき、最終的な主走査方向のアナログ出力信号は、ＯＵＴＰＵＴ１、２、５、及び６の画素領域においてプロファイル曲線１００１により表され、ＯＵＴＰＵＴ３及び４の画素領域においてプロファイル曲線１００３により表される。ＯＵＴＰＵＴ１、２、５、及び６の画素領域においては、列アンプ６０１のゲイン調整のみでアナログ出力信号の最大値がＡＤ変換器６０８の予め設定された範囲の上限値（アナログ出力目標値）である。

図３の画素出力順の説明で述べたように、出力端子６０７のＯＵＴＰＵＴ１乃至６のそれぞれから、１２５０画素領域毎にすべてのＲ、Ｇ、及びＢのアナログ出力信号が出力される。例えば、Ｒ、Ｇ、及びＢのうちの最小のアナログ出力信号に基づいて出力アンプ６０５のゲインが決定されたとする。この場合、Ｒ、Ｇ、及びＢのうちの最大のアナログ出力信号に対しても同じゲインが出力アンプ６０５に設定されてしまうため、出力端子６０７から出力されるアナログ出力信号がＡＤ変換器６０８の入力可能範囲の上限を越えてしまう可能性がある。そこで、出力アンプ６０５のゲイン設定値は、ＯＵＴＰＵＴ１乃至６のそれぞれにおいて、Ｒ、Ｇ、及びＢのうちの最大のアナログ出力信号に基づいて決定される。

ラインイメージセンサ６０６の出力端子６０７からのアナログ出力信号は、ＡＤ変換器６０８へ送られる。このアナログ出力信号は、ＯＵＴＰＵＴ１、２、５、及び６から出力されるプロファイル曲線１００１のアナログ出力信号と、ＯＵＴＰＵＴ３及び４から出力されるプロファイル曲線１００３のアナログ出力信号とを含む。ＯＵＴＰＵＴ１、２、５、及び６から出力されるプロファイル曲線１００１のアナログ出力信号は、列アンプ６０１のゲイン調整のみにより出力される。ＯＵＴＰＵＴ３及び４から出力されるプロファイル曲線１００３のアナログ出力信号は、列アンプ６０１及び出力アンプ６０５の両方のゲイン調整により出力される。ＣＰＵ２１１は、ＡＤ変換器６０８によりこのアナログ出力信号をデジタル出力信号に変換する。ＡＤ変換器６０８からのデジタル出力信号は、シェーディング補正回路２１０へ送られる。

ステップＳ１４０７において、ＣＰＵ２１１は、シェーディング補正回路２１０によりデジタル出力信号のシェーディング補正を行う。シェーディング補正回路２１０は、１画素ずつデジタル出力信号を補正してデジタル出力目標値（シェ−ディングターゲット）にする。図６のプロファイル曲線１００２は、シェーディング補正後の主走査方向の画素位置に対するデジタル出力信号の大きさを示している。このようにして、ラインイメージセンサ６０６が標準白色板１２８を読み込んだときのデジタル出力信号の大きさを主走査方向に均一に調整する。

本実施例によれば、列アンプ６０１と出力アンプ６０５の機能を組み合わせることによって、ラインイメージセンサ６０６内でアナログ出力信号を主走査方向の位置にかかわらず増幅することができる。

なお、本実施例において、最低輝度のアナログ出力信号及びＡＤ変換器６０８の入力可能範囲の下限は、共に０Ｖとしている。しかし、本発明は、これに限定されるものではない。最低輝度のアナログ出力信号及びＡＤ変換器６０８の入力可能範囲の下限がそのそれぞれが０Ｖ以外の値である場合、それらの値と標準白色板１２８を読み込んだときのアナログ出力信号とに基づいてゲインを設定することがより好ましい。

本実施例によれば、受光部６００から出力されたアナログ出力信号を増幅する増幅器のゲインを設定できる。すなわち、ラインイメージセンサ６０６の内部に設けられた増幅器のゲインを調整できる。

また、Ｒ、Ｇ、及びＢの受光部からのアナログ出力信号のそれぞれに関してゲインを設定する列アンプと、主走査方向に分割された複数の領域のそれぞれに関してゲインを設定する出力アンプとを、ラインイメージセンサ６０６の内部に設けた。本実施例の出力アンプにより、主走査方向の各領域間のＡＤ変換器６０８の分解能差を低減することができる。列アンプと出力アンプとの組み合わせにより、従来の技術に比べてＡＤ変換器６０８の主走査方向の分解能をより均一に且つより大きくすることができる。

（外乱ノイズの影響）
図９に示した従来の画像読み取り装置においては、ラインイメージセンサ２００と可変ゲイン回路付きＡＤ変換器２１３との間の経路（伝送ライン）においてラインイメージセンサ２００からのアナログ出力信号に外乱ノイズが加わる可能性が大きかった。この原因は、ラインイメージセンサ２００と可変ゲイン回路付きＡＤ変換器２１３との間の経路が比較的長いことによる。これに対して、本実施例によれば、列アンプ６０１及び出力アンプ６０５をラインイメージセンサ６０６の内部に設けた。これによって、受光部６００と列アンプ６０１との間の経路及び列アンプ６０１と出力アンプ６０５との間の経路を短くすることができる。よって、受光部６００から出力されたアナログ出力信号に外乱ノイズが加わる可能性をほとんどなくすことができる。したがって、本実施例のラインイメージセンサ６０６から出力されるアナログ出力信号は、外乱ノイズの影響をほとんど受けていないと考えられる。

図４を用いて本実施例における外乱ノイズの影響を説明する。ラインイメージセンサ６０６の総合ゲインＡは、列アンプ６０１のゲインＡ１と出力アンプ６０５のゲインＡ２との積である。受光部６００からのアナログ出力信号Ｓは、ラインイメージセンサ６０６内の列アンプ６０１と出力アンプ６０５により増幅され、出力端子６０７から画像信号成分Ａ×Ｓとして出力される。ここでＡ＝Ａ１×Ａ２である。Ａは、１より大きい（Ａ＞１）。ラインイメージセンサ６０６内でアナログ出力信号Ｓは、外乱ノイズの影響をほとんど受けない。ラインイメージセンサ６０６とＡＤ変換器６０８との間の経路において、外乱ノイズ成分Ｎが画像信号成分Ａ×Ｓに加わるとする。ＡＤ変換器６０８によるＡＤ変換前の信号成分はＡ×Ｓ＋Ｎとなる。ゲインＡは１より大きいので、従来技術におけるＡ×Ｓ＋Ａ×Ｎと比較すると、Ａ×Ｓ＋Ａ×Ｎ＞Ａ×Ｓ＋Ｎとなる。つまり、本実施例によれば、画像信号成分Ｓに乗ってしまう外乱ノイズ成分Ｎの影響を小さくすることが可能になる。

１０ 画像読み取り装置
１１９ 原稿照明用光源（光源）
２１１ ＣＰＵ（制御装置）
６０１ 列アンプ（可変ゲイン増幅器）
６０５ 出力アンプ（可変ゲイン増幅器）
６０６ ラインイメージセンサ
６０８ ＡＤ変換器

Claims (2)

1. 原稿を照射する光源と、
   基準部材と、
   ラインセンサチップと、
   前記ラインセンサチップから出力された第１アナログ信号をデジタル信号に変換するＡＤ変換器と、
   前記ＡＤ変換器から出力されたデジタル信号に対して、該デジタル信号の画素位置に応じたシェーディング補正データを用いてシェーディング補正を行うシェーディング補正手段と、
   前記ラインセンサチップと前記ＡＤ変換器とを用いて得られた前記基準部材の反射光に応じたデジタル信号に基づき、前記ラインセンサチップにおいて使用される第１および第２のゲインと、前記シェーディング補正手段において使用される前記シェーディング補正データを設定する設定部とを有し、
   前記ラインセンサチップは、
   所定方向に配列されたＮ個の画素を有し、前記原稿から反射された反射光を受光し、入射光量に応じた第２アナログ信号を出力するラインセンサを、複数の色のそれぞれに対応させて複数有し、
   前記Ｎ個の画素の画素位置のそれぞれに対して設けられ複数の第１セレクターを有し、前記第１セレクターのそれぞれは、前記複数のラインセンサにおける同一の画素位置に対応する画素から出力された前記第２アナログ信号を、順次、対応する第１アンプに出力する第１セレクター群と、
   前記Ｎ個の画素の画素位置のそれぞれに対して設けられた複数の前記第１アンプを有し、該第１アンプのそれぞれは、対応する前記第１セレクターから出力された前記第２アナログ信号を増幅し、第３アナログ信号として出力する第１アンプ群と、
   前記第１アンプ群から出力された前記第３アナログ信号を格納するメモリと、
   Ｍ個（Ｍ＜Ｎ）の画素領域のそれぞれに対応して設けられた複数の第２セレクターを有し、前記第２セレクターのそれぞれは、同一の前記画素領域における複数の画素位置に対応する、前記メモリから出力される前記第３アナログ信号を、順次、対応する第２アンプに出力する第２セレクター群と、
   前記Ｍ個（Ｍ＜Ｎ）の画素領域のそれぞれに対応して設けられた複数の前記第２アンプを有し、該第２アンプのそれぞれは、対応する前記第２セレクターから出力された前記第３アナログ信号を増幅し、前記第１アナログ信号として出力する第２アンプ群と、
   前記第２アンプ群から出力された前記第１アナログ信号を出力する出力端子と、を有し、
   前記第１アンプ群の前記複数の第１アンプが使用する前記第１ゲインは、前記第２アナログ信号の画素位置にかかわらず同一の値であり、前記第２アナログ信号を出力する前記複数のラインセンサのそれぞれに応じた値であり、
   前記第２アンプ群の前記複数の第２アンプが使用する前記第２ゲインは、前記第３アナログ信号に対応するラインセンサにかかわらず同一の値であり、前記第３アナログ信号の画素位置に対応した画素領域に応じた値であり、
   前記設定部は、
   前記ラインセンサチップの前記出力端子から出力される、所定ゲインが設定された前記第１および第２アンプ群によって増幅された、前記基準部材の反射光に応じた前記第１アナログ信号を、前記ＡＤ変換器により変換することにより得られるデジタル信号に基づき、前記第１ゲインを設定し、
   前記ラインセンサチップの前記出力端子から出力される、前記第１ゲインが設定された前記第１アンプおよび前記所定ゲインが設定された前記第２アンプ群によって増幅された、前記基準部材の反射光に応じた前記第１アナログ信号を、前記ＡＤ変換器により変換することにより得られるデジタル信号に基づき、前記第２ゲインを設定し、
   前記ラインセンサチップから出力される、前記第１ゲインが設定された前記第１アンプおよび前記第２ゲインが設定された前記第２アンプ群によって増幅された、前記基準部材の反射光に応じた前記第１アナログ信号を、前記ＡＤ変換器により変換することにより得られたデジタル信号に基づき、画素位置のそれぞれに対応させて前記シェーディング補正データを設定することを特徴とする原稿読取装置。
2. 前記複数の色は、赤、緑、及び青であることを特徴とする請求項１に記載の原稿読取装置。

Images