JPS63301674A - ラインセンサの信号前処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はラインセンサ（−次元イメージセンサ）のシェ
ーディング補正などを行なう回路を含んだ信号前処理回
路に関するものである。

このような信号前処理回路は例えばファクシミリの読取
り装置などで使用することができる。

（従来技術） ファクシミリの読取りセンサとしてＣＣＤ型やＭＯＳ型
のラインセンサを原稿に密着させて用いる密着型のライ
ンセンサが使用されている。密着型ラインセンサを電子
走査して得られる画像信号は、これまでの１個のセンサ
を用いた機械走査式のものとは異なった性質をもち、特
に低周波の歪を含むようになる。これは１ライン全体に
均一な光をあてることが困難なこと、ラインセンサの各
受光素子を同じ感度で製作することが難しいことなどに
よって発生する。このような歪としてはシェーディング
、画素間の出力のばらつき、ＭＴＦ（Ｍｏｄｕｌａｔｉ
ｏｎ　Ｔｒａｎｓｆｅｒ　Ｆｕｎｃｔｉｏｎ）の低下、
ピーク値の変動などがある。

これらの歪は原稿の情報を二値信号として又は多値信号
として出力する際の妨げとなる。そこで、このような歪
を補正し、常に安定した画像を読み取るための前処理回
路が必要になる。

また、ファクシミリでは地肌レベルの違う原稿に書かれ
た情報を読み取るために、原稿の地肌レベルの最大値（
白地）を表わすピーク値の変動に追従して前処理回路の
ダイナミックレンジを変化させる必要がある。

本発明はこのような前処理回路に関するものである。

ラインセンサのこのような前処理回路の一例としては第
２図又は第５図に示されるものが提案されている。

第２図の前処理回路では、シェーディング波形をピーク
検出回路５０に入力すると、まず第３図のようにピーク
値Ｖ　ｐ　ｏを検出し、追従型Ａ−Ｄ変換回路５２のリ
ファレンス入力端子に入力する。

追従型Ａ−Ｄ変換回路５２ではシェーディング波形をデ
ジタル信号に変換しＲＡＭ５４に記憶する。

次に画像信号が入力すると、同様にピーク値Ｖ　ｐ　ｒ
を検出し、追従型Ａ−Ｄ変換回路５２のリファレンス入
力端子に入力する。同時にＲＡＭ５４を読み出して追従
型Ａ−Ｄ変換回路５２をＤ・Ａ変換動作させ、第４図の
ようにアナログのシェーディング信号Ｖｓを再生する。

追従型Ａ−Ｄ変換回路５２のリファレンス電圧と入力電
圧との間でもっている割算機能を利用することによって
、再生したシェーディング信号Ｖｓはピーク値Ｖ　ｐ　
＋に比例する。ｖｓを並列型Ａ−Ｄ変換回路５６のリフ
ァレンス電圧として画像信号をＡ−Ｄ変換する。このよ
うにしてシェーディングとピーク値の変動に追従可能な
前処理回路を構成する。

第２図に示される回路はＬＳＩ化されている。

しかしながら、第２図の前処理回路ではＡ−Ｄ変換回路
が２個必要となる。

第５図の前処理回路もＬＳＩ化されたものである。この
前処理回路ではシェーディングなどを並列型Ａ−Ｄ変換
回路５８でデジタル化し、かつＲＯＭ６０によって変換
されたデータをＲＡＭ６２に記憶する。次に画像信号が
入力すると、同じ並列型Ａ−Ｄ変換回路５８によってデ
ジタル化するのと同期してＲＡＭ６２を読出し、デジタ
ル乗算器６４から６ビツトの補正されたデジタル画像信
号を出力する。６６はコントローラ、６８はセレクタで
ある。

しかしながら、第５図の前処理回路ではデジタル乗算器
６４とＲＯＭ６０が必要となる。

（目的） 本発明はシェーディング補正などを含む前処理回路を、
簡単な構成で、かつＳ／Ｎ比を高くして読み取ることが
できるようにすることを目的とするものである。

（構成） 本発明の信号前処理回路は、ラインセンサのほぼ線対称
な２個所の出力信号を一対の差動入力とし差動出力をも
つプリアンプと、このプリアンプの差動出力の極性が正
に統一されるようにこの差動出力のいずれかを選択する
極性切換え回路と。

極性が統一されたプリアンプ出力信号のピーク値を保持
するピークホールド回路と、後記記憶回路に記憶された
ラインセンサ受光素子ごとの情報に従って検出信号のピ
ーク値の暗レベルを補正する暗レベル補正回路と、後記
記憶回路に記憶されたラインセンサ受光素子ごとの情報
に従って検出信号のゲインを補正する可変利得増幅回路
と、地肌を検出したときのピーク値を保持するピークホ
ールド回路をもつ地肌レベル検出回路と、前記暗レベル
補正回路及び可変利得増幅回路を設定するラインセンサ
受光素子ごとの情報を記憶する記憶回路と、地肌レベル
を基準電圧として検出信号のアナログ・デジタル変換を
行なうＡ−Ｄコンバータとを備えている。

以下、実施例について具体的に説明する。

第１図は一実施例を表わす。

１はラインセンサであり、後で述べるように複数のグル
ープに分割され、長手方向の中心からほぼ線対称な位置
にある２個のグループからの出力信号がプリアンプ４に
取り込まれる。プリアンプ４は差動入力・差動出力型の
プリアンプであり、ラインセンサ１の一方の出力信号は
プリアンプ４の非反転入力端子に入力され、ラインセン
サｌの他方の出力信号はプリアンプ４の反転入力端子に
入力される。

プリアンプ４のそれぞれの入力端子は積分抵抗２．３を
経て接地されている。　　− プリアンプ４の出力は差動出力であり、互いに極性の異
なる２個の出力が取り出される。それらの出力をＡＣ出
力として取り出すために、カップリングコンデンサ５，
６とシャントスイッチ７゜８によりＤＣ成分を除去して
いる。

９、ｌＯは極性切換え回路を構成する切換えスイッチで
ある。ラインセンサｌの出力が差動入力としてプリアン
プ４に入力されているため、端子ｃ、ｄでは互いに極性
の異なる信号が得られ、この段階では正の信号のビット
と負の信号のビットがあるため、極性切換えスイッチ９
．１０によって正の信号のビットのみにする。

１１はコンパレータ、１５はバッファアンプであり、コ
ンパレータ１１の出力端子が整流ダイオード１２を介し
てバッファアンプ１５の非反転入力端子に接続され、バ
ッファアンプ１５の出力端子がコンパレータ１１の反転
入力端子に帰還接続されている。バッファアンプ１５の
非反転入力端子にはホールドコンデンサ１３とリセット
スイッチ１４が並列に接続され、ピークホールド回路が
構成されている。

極性切換えスイッチ９．ｌＯによって正の信号のビット
のみに極性が揃えられた検出信号がこのピークホールド
回路に入力される。

１６はオペアンプであり、その非反転入力端子にピーク
ホールド回路の出力端子が接続され、ゲイン設定抵抗１
７．１８とともに非反転増幅回路を構成している。この
増幅回路の電圧増幅率（ゲイン）は （Ｒ１７＋Ｒ１８）／Ｒ１８ である。電圧増幅率はうインセンサの読取り速度に応じ
て調整することが好ましい、すなわち回路上でのノイズ
によるＳ／Ｎ比を十分とるために、信号レベルをある程
度大きくとる必要があるためである。増幅回路の出力端
子ｇの信号はシェーディング歪を含んだ信号である。

１９は暗レベル補正抵抗、２０は暗レベル補正用定電流
回路であり、暗レベル補正回路を構成している。暗レベ
ル補正用定電流回路２０は後で第８図で詳しく説明され
るが、記憶回路３２に保持されたラインセンサｌの受光
素子ごとの例えば３ビツトの暗レベル補正データにより
暗レベル補正電流が設定され、暗レベル補正抵抗１９に
暗レベル補正電流が流されることによって端子ｇと端子
りの間で電圧降下が発生し、暗レベル補正電圧（オフセ
ット補正電圧）が発生する。

２１はオペアンプ、２２はゲイン設定抵抗、２３はＤ−
Ａコンバータであり、オペアンプ２１の非反転入力端子
には暗レベル補正された信号が入力され、可変利得増幅
回路（ゲイン補正回路）を構成している。可変利得増幅
回路は後で第９図で詳しく説明されるが、記憶回路３２
に記憶されたラインセンサｌの受光素子ごとの補正デー
タに基づいてこの可変利得増幅回路のゲインが設定され
る。

３３はサンプリングスイッチであり、ゲイン補正された
検出信号がサンプリングスイッチ３３を経て地肌レベル
検出回路のコンパレータ２４の非反転入力端子に入力さ
れる。地肌レベル検出回路はコンパレータ２４とバッフ
ァアンプ３０．整流ダイオード２５．ホールドコンデン
サ２６、リセットスイッチ２７、積分抵抗２８及び積分
用スイッチ２９を含むピークホールド回路であり、地肌
レベルのピーク値を保持する。

３１は並列型Ａ−Ｄコンバータであり、前処理された信
号を地肌レベルを基準電圧としてアナログ・デジタル変
換し、デジタル信号として出力する。

３２はラインセンサ１の受光素子ごとの暗レベル補正デ
ータとゲイン補正データを記憶する記憶回路であり、Ｒ
ＡＭ又はＥＰＲＯＭを備えている。

次に、本実施例の各部分をさらに具体的に説明する。

第６図にはラインセンサ１の１個の受光素子であるフォ
トダイオードＰＤの構成を示している。

フォトダイオードＰＤと並列にキャパシタＣが接続され
ており、フォトダイオードＰＤとキャパシタＣはスイッ
チＳＷを介して低電圧電源ＶＥＥに接続されている。フ
ォトダイオードＰＤとキャパシタＣの他端は抵抗Ｒを介
してグランド端子ＡＧＮＤに接続されているとともに、
フォトダイオードＰＤと抵抗Ｒの接続点が出力端子ＶＯ
ＵＴとなっている。

このラインセンサでは初めにスイッチＳＷを閉じてキャ
パシタＣに充電を行なう。

次にスイッチＳＷを開くと光量に応じてフォトダイオー
ドＰＤの抵抗が下がるので、充電された電荷が移動し、
スイッチＳＷ側のキャパシタＣの電位がＶＥＥから上昇
する。

一定の読取り周期後に再度スイッチＳＷを閉じると、キ
ャパシタＣを再充電するのに必要なだけの電流が流れ、
それに応じた信号が端子ＶＯＵＴに取り出される。

第７図はこのようなフォトダイオードがライン状に配列
されたラインセンサｌを示している。

本実施例ではうインセンサｌのフォトダイオードが４個
のブロック５ＩＧＩ〜５ＩＧ４に分割されている。Ａ４
サイズならば１７２８／４＝４３２ビツト、Ｂ４サイズ
ならば２０４８／４＝５１２ビツトが各ブロック５ＩＧ
Ｉ−５ＩＧ４のビット数になる。

また、ラインセンサ１の基板が長くなり基板上の配線パ
ターンが長くなるほど、電源ノイズやクロックラインか
らの飛び込みノイズなどの影響が大きくなってくる。実
装時には信号処理ＬＳＩ（プリアンプ４）を基板の中央
付近に配置し、アナロググランドなどの配線パターンを
信号処理ＬＳＩを中心に線対称な関係に配置することに
より、センサ出力へのノイズの影響をブロック５ＩＧＩ
とブロック５ＩＧ４で等しくし、ブロック５ＩＧ２とブ
ロック５ＩＧ３とで等しくすることができる。

そこで差動入力・差動出力型プリアンプ４の差動入力と
して一方の入力端子（非反転入力端子）にブロック５Ｉ
Ｇ１とブロック５ＩＧ３のフォトダイオードを接続し、
他方の入力端子（反転入力端子）にブロックＳ　ＩＯ２
とブロック５ＩＧ４のフォトダイオードを接続する。

プリアンプ４として同相除去比（ＣＭＲＲ）の良好な増
幅器を用いることにより、差動入力に重なったノイズ分
は出力としては信号分に対して問題にならないレベルに
なり、信号分のみが増幅された形になる。すなわち、Ｓ
／Ｎ比が向上したことになる。例えば、プリアンプ４と
してμＡ７３３相当品を使用した場合、白レベル読取り
時のプリアンプ４のゲインを約２００倍とすると、Ｓ／
Ｎ比が３０ｄＢぐらいになる。

第８図に暗レベル補正回路の具体的な例を示す。

暗レベル補正用定電流回路２０（第１図参照）はＮＰＮ
）−ランジスタ３７〜４０及びスイッチ３４〜３６によ
り構成されている。

ＮＰＮトランジスタ３７〜３９のベースにはバイアス電
圧Ｖ　ｂｉａｓが接続されており、ＮＰＮトランジスタ
３７〜３９はそれぞれのエッミタサイズ比により重みづ
けされた定電流Ｉ　ｂｉａｓ、２Ｉｂｉａｓ、４Ｉｂｉ
ａｓを発生している。ＮＰＮトランジスタ４０はＮＰＮ
）、ランジスタ３７〜３９が飽和するのを防止するため
に付加されている。

この例では３ビツトの暗レベル補正データによりスイッ
チ３４〜３６が選択されると、端子ｈ・には重ね合わせ
電流（暗レベル補正電流Ｉ　ｄｌｃ）が設定される。そ
して暗レベル補正抵抗１９に暗レベル補正電流Ｉｄｌｅ
が流れることにより、端子りと端子ｇの間で電圧降下が
発生する。電圧降下分は １６１０ｍ　Ｒ１９ である。すなわち、暗レベル補正電圧（オフセット補正
電圧）を得たことになる。

ところで、スイッチ３４〜３６を動作させるために記憶
回路３２に保持される３ビツトの暗レベル補正データＤ
ＴＯ，ＤＴＩ、ＤＴ２により暗レベル補正データＮＤを
表わすと。

ＮＤ＝２”・ＤＴ２＋２”・ＤＴ１＋２°・ＤＴＯとな
る。ＮＤは０〜７の整数である。したがって、暗レベル
補正電圧Ｖｄ１ｃは次のようになる。

Ｖｄ１ｃ＝−１ｄｌｃ−Ｒ１９ ＝　−１ｂｉａｓ・（２”　・ＤＴ２＋２１・ＤＴ　１
　＋２°・ＤＴＯ）・Ｒ１９第９図に可変利得増幅回路
の例を示す。第１図に示されるＤ−Ａコンバータ２３は
抵抗５１〜６０とスイッチ４１〜５０とからなるＲ−２
Ｒ型Ｄ・Ａコンバータであり、オペアンプ２１、抵抗２
２及びＤ−Ａコンバータにより割算回路を構成している
。

ところで、スイッチ４１〜４５（４６〜５０）を動作さ
せるために記憶回路３２に保持される５ビツトのゲイン
補正データＤＳＯ，ＤＳＩ、ＤＳ２、ＤＳ３．ＤＳ４に
よりゲイン補正データＮＧを表わすと、 ＮＧ＝２’　・ＤＳ４＋２３−ＤＳ３＋２”　・ＤＳ２
＋２ｌ−ＤＳ１＋２°−ＤｓＯとなる。ＮＧは０〜３１
の整数である。したがって、補正ゲインＡＧは次のよう
になる。

ＡＧ＝６４／　（３３＋ＮＧ） ＝６４／（３３＋２’　・ＤＳＪ＋２’　−ＤＳ３＋２
”　・ＤＳ２＋２１・Ｉ）Ｓ１＋２°・ＯＳの本実施例
の信号前処理回路はＬＳＩ化する。

次に、第１図に戻って、本実施例の動作について説明す
る。

ラインセンサ１の２個のグループのフォトダイオードか
らの出力は端子ａ、ｂでそれぞれ第１０図に示されるよ
うになり、それらがプリアンプ４の差動入力として入力
される。プリアンプ４の差動出力をＡＣカップリング回
路を経て取り出す端子ｃ、ｄでの信号波形は、第１０図
にｃ、ｄとして示される波形である。この段階では正の
信号と負の信号のビットが存在してる。そしてこの信号
波形の正側の出力と負側の出力とは正負逆転した波形で
あるので、ラインセンサｌを電子走査するアドレスカウ
ンタやシーケンスカウンタにより予めデコードしてどの
受光素子の信号かを検出しておけば、第１０図にφｌと
して示される極性切換え信号とその逆極性の信号のタイ
ミングで極性切換えスイッチ１０，９をそれぞれ駆動し
て、プリアンプ４のＰ出力又はＮ出力のいずれかを選択
すれば、第１０図に記号ｅで示されるように、端子ｅに
表われる信号の波形を全て正方向の波形にすることがで
きる。

ピークホールド回路のスイッチ１４は第１０図に示され
るφ２の信号のタイミングで駆動される。

センサ出力信号が入力される前はスイッチ１４は必ずオ
ン状態になり、ホールドコンデンサ１３をリセット状態
にする。そして、センサ出力信号が入力される少し前に
スイッチ１４がオフになる。

センサ出力信号（第１０図に記号ｅで示される正方向の
微分波形のもの）がコンパレータ１１の非反転入力端子
に入力されると、コンパレータ１１の出力信号はハイレ
ベルとなり、整流ダイオード１２を介してホールドコン
デンサ１３に充電を行なう。ホールドコンデンサ１３の
充電電圧はバッファアンプ１５の非反転入力端子に入力
され、バッファアンプ１５の出力端子である端子ｆにそ
の電圧が発生する。また、端子ｆの出力はコンパレータ
１１の反転入力にも帰還がかけられており、端子ｅの入
力信号のピーク値まで追従し、ピーク位置を僅かに越え
た時点のレベルでコンパレータ１１がローレベルを出力
する。そしてホールドコンデンサ１３に充電されたピー
ク時の電圧レベルはスイッチ１４がオンになってリセッ
トされるまで保持されることになり、端子ｆには第１０
図に記号ｆで示される信号が出力される。

なお、コンパレータ１１及びバッファアンプ１５は、低
速アンプを使用するとオーバシュートを生じるため、で
きるだけ高速アンプを使用することが望ましい。

オペアンプ１６を含む増幅回路の出力端子ｇには、光を
当てないで暗電流を測定したとき第１１図に示されるよ
うな暗レベルの波形が得られ、光を照射して測定を行な
うと第１２図に示されるようなシェーディングを含んだ
波形が得られる。

各受光素子ごとの暗レベル補正データとゲイン補正デー
タを記憶回路３２に記憶しておく。暗レベル補正データ
とゲイン補正データは次のようにして作成する。

暗レベル補正データＤＴ２〜ＤＴＯを１に設定し、１個
の受光素子について端子ｇ−ｈ間電圧電圧定し、その値
を暗レベル補正量のフルスケール値とする。次にＡ−Ｄ
コンバータ３１の基準電圧′　　として前記フルスケー
ル値を入力する。また、暗レベル補正データＤＴ２〜Ｄ
ＴＯを０に設定し、さらにゲイン補正データＤＳ４〜Ｄ
ＳＯを１に設定し、その受光素子の暗レベルをＡ−Ｄ変
換し、Ａ−Ｄコンバータ３１の上位３ビツトのデータを
その受光素子の暗レベル補正データＤＴ２．ＤＴ１、Ｄ
ＴＯとして記憶回路３２に書き込む、この操作をライン
センサ１の全受光素子について繰り返すことにより、暗
レベル補正データＤＴ２〜ＤＴＯが得られる。

ゲイン補正データを得るには、暗レベル補正データＤＴ
２〜ＤＴＯを０に設定し、ゲイン補正データＤＳ４〜Ｄ
ＳＯを１に設定する。次にＡ−Ｄコンバータ３１の基準
電圧として白レベルとする電圧を入力する。Ａ−Ｄコン
バータ３１のデータは本実施例では６ビツトとする。そ
こで、１個の受光素子についてその白レベルをＡ−Ｄ変
換し、Ａ・Ｄコンバータ３１の再上位ビットが１である
ことを確認する（可変利得増幅器のゲインが１〜約２倍
であるため）、下位５ビツトのデータをその受光素子の
ゲイン補正データＤＳ４．ＤＳ３．ＤＳ２、ＤＳＬ、Ｄ
ＳＯとして記憶回路３１に書き込む。この掃作をライン
センサ１の全受光素子について緑り返すことによりゲイ
ン補正データＤＳ４〜ＤＳＯが得られる。− このようにして記憶回路３２に記憶された暗レベル補正
データとゲイン補正データに基づいて暗レベルとゲイン
を補正すると、第１３図に示されるようなシェーディン
グ補正された信号波形が得られる。

地肌レベル検出回路の動作は次のように行なわれる。

第１図でスイッチ２７をオンにし、ホールドコンデンサ
２６のリセットを行なった後、スイッチ２７．２９をオ
フにして地肌レベルを検出すべき原稿の位置でスイッチ
３３をオンにし、地肌レベルのピーク値をピークホール
ド回路により保持する。この場合は原稿の冒頭又はロー
ラ部の白レベルを検出することになる。

しかし、必ずしも原稿の冒頭が白レベルではない場合も
あるので、そのような場合は外部から強制的にホールド
コンデンサ２６に白レベルを入力する必要がある。

また、張り合わせた原稿など、同一原稿上で地肌レベル
が異なる場合は、スイッチ２９をオンにし、抵抗２８及
びスイッチ２９を介してピーク電圧レベルを放電しつつ
最新ピーク電圧レベルをホールドするのが好ましい。

（効果） 本発明では地肌レベル検出回路の出力を並列型Ａ−Ｄコ
ンバータ３１の基準電圧として、センサ出荷時に記憶回
路３２にラインセンサ１の各ビットの受光素子の暗レベ
ル補正データとゲイン補正データを記憶させることによ
り、実際に原稿を読むときに黒レベルから白レベルまで
の複数の階調を取り扱うためのシェーディング補正が可
能になる。黒レベルから白レベルまでを例えば１６階調
。

すなわち４ビット精度（±３％の精度）で取り扱うこと
ができる。

また、本発明ではうインセンサを複数のグループに分割
し、線対称な位置の出力を差動入力として取り込むよう
にしたので、同相ノイズを除去することができ、Ｓ／Ｎ
比が向上する。

【図面の簡単な説明】

第１図は一実施例を示す概略回路図、第２図は従来の前
処理回路を示すブロック図、第３図及び第４図は第２図
の回路の動作を示す波形図、第５図は従来の他の前処理
回路を示すブロック図、第６図は一実施例におけるライ
ンセンサの１個の受光素子部分を示す回路図、第７図は
同実施例におけるラインセンサのグループ化を示す回路
図、第８図は同実施例における暗レベル補正回路の具体
例を示す回路図、第９図は同実施例における可変利得増
幅回路の具体例を回路図、第１Ｏ図は同実施例の動作を
示す各端子での信号及びスイッチの動作信号を表わす波
形図、第１１図は端子ｇにおける暗レベル借号、第１２
図は端子ｇにおけるシェーディング歪を含んだ信号波形
を示す図、第１３図はシェーディング補正が行なわれた
後の信号を示す波形図である。 １・・・・・・ラインセンサ、２，３・・・・・・積分
抵抗、４・・・・・・プリアンプ、５，６・・・・・・
カップリングコンデンサ、７，８・・・・・・シャント
スイッチ、９．ｌＯ・・・・・・極性切換えスイッチ、
１１・・・・・・コンパレータ、１２・・・・・・整流
ダイオード、１３・・・・・・ホールドコンデンサ、１
４・・・・・・リセットスイッチ、１５・・・・・・バ
ッファフンプ、１６・・・・・・オペアンプ、１７．１
８・・・・・・ゲイン設定抵抗、１９・・・・・・暗レ
ベル補正抵抗、２０・・・・・・暗レベル補正用定電流
回路、２１・・・・・・オペアンプ、２２・・・・・・
ゲイン設定抵抗、２３・・・・・・Ｄ・Ａコンバータ、
２４・・・・・・コンパレータ、２５・・・・・・整流
ダイオード、２６・・・・・・ホールドコンデンサ、２
７・・・・・・リセットスイッチ、２８・・・・・・積
分抵抗、２９・・・・・・積分用スイッチ、３０・・・
・・・バッファアンプ、３１・・・・・・並列型Ａ−Ｄ
コンバータ、３２・・・・・・記憶回路。

Claims (1)

【特許請求の範囲】
1. （１）ラインセンサのほぼ線対称な２個所の出力信号を
   一対の差動入力とし差動出力をもつプリアンプと、この
   プリアンプの差動出力の極性が正に統一されるようにこ
   の差動出力のいずれかを選択する極性切換え回路と、極
   性が統一されたプリアンプ出力信号のピーク値を保持す
   るピークホールド回路と、後記記憶回路に記憶されたラ
   インセンサ受光素子ごとの情報に従って検出信号のピー
   ク値の暗レベルを補正する暗レベル補正回路と、後記記
   憶回路に記憶されたラインセンサ受光素子ごとの情報に
   従って検出信号のゲインを補正する可変利得増幅回路と
   、地肌を検出したときのピーク値を保持するピークホー
   ルド回路をもつ地肌レベル検出回路と、前記暗レベル補
   正回路及び可変利得増幅回路を設定するラインセンサ受
   光素子ごとの情報を記憶する記憶回路と、地肌レベルを
   基準電圧として検出信号のアナログ・デジタル変換を行
   なうＡ・Ｄコンバータとを備えたラインセンサの信号前
   処理回路。