JP2856806B2 - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JP2856806B2 JP2856806B2 JP2002038A JP203890A JP2856806B2 JP 2856806 B2 JP2856806 B2 JP 2856806B2 JP 2002038 A JP2002038 A JP 2002038A JP 203890 A JP203890 A JP 203890A JP 2856806 B2 JP2856806 B2 JP 2856806B2
- Authority
- JP
- Japan
- Prior art keywords
- peak value
- peak
- circuit
- hold circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Facsimile Image Signal Circuits (AREA)
- Facsimile Scanning Arrangements (AREA)
- Image Input (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はピークホールド回路に関し、特に、スキャナ
等の画像処理に用いられるピークホールド回路に関す
る。
等の画像処理に用いられるピークホールド回路に関す
る。
（従来の技術） 従来のピークホールド回路としては、例えば第７図に
示すようにスキャナ装置内の画像処理部に用いられてい
るものがあり、ピークホールド回路１はピークホールド
レジスタ２および比較回路３により構成されている。第
７図において、原稿画像は原稿読取部４で読み取られ、
原稿読取部４からはアナログ画データが出力される。ア
ナログ画データはA/Dコンバータ５（アナログ→デジタ
ル変換）によってそのピーク値に応じた高低のデジタル
画信号に変換されてピークホールドレジスタ２および比
較回路３に出力される。ピークホールドレジスタ２では
入力されるクロック信号CLKに同期して入力されるデジ
タル画信号のピーク値が保持され、そのピーク値信号が
比較回路３に出力される。比較回路３ではA/Dコンバー
タ５から入力されるデジタル画信号とピークホールドレ
ジスタ２から入力されるピーク値信号とが比較され、ピ
ーク値の大きい方の信号が図外の２値化回路に出力され
る。すなわち、ピークホールド回路１からは常にピーク
値の大きいデジタル該信号が保持されて出力される。
示すようにスキャナ装置内の画像処理部に用いられてい
るものがあり、ピークホールド回路１はピークホールド
レジスタ２および比較回路３により構成されている。第
７図において、原稿画像は原稿読取部４で読み取られ、
原稿読取部４からはアナログ画データが出力される。ア
ナログ画データはA/Dコンバータ５（アナログ→デジタ
ル変換）によってそのピーク値に応じた高低のデジタル
画信号に変換されてピークホールドレジスタ２および比
較回路３に出力される。ピークホールドレジスタ２では
入力されるクロック信号CLKに同期して入力されるデジ
タル画信号のピーク値が保持され、そのピーク値信号が
比較回路３に出力される。比較回路３ではA/Dコンバー
タ５から入力されるデジタル画信号とピークホールドレ
ジスタ２から入力されるピーク値信号とが比較され、ピ
ーク値の大きい方の信号が図外の２値化回路に出力され
る。すなわち、ピークホールド回路１からは常にピーク
値の大きいデジタル該信号が保持されて出力される。
また、上記ピークホールド回路１を利用した画信号の
２値化処理プログラムのフローチャートの従来例を第８
図に示す。このフローチャートにおいて、 BD:入力ビデオデータ（デジタル画信号） PD:今までのピーク値 PD′：新しいピーク値 BVIDEO:2値化画データ となっている。
２値化処理プログラムのフローチャートの従来例を第８
図に示す。このフローチャートにおいて、 BD:入力ビデオデータ（デジタル画信号） PD:今までのピーク値 PD′：新しいピーク値 BVIDEO:2値化画データ となっている。
ステップP1、P2はピークホールド回路１における処理
を示しており、まず、PDとBDを比較回路３で比較し（ス
テップP1）、BDの方が大きければ、クロック信号CLKに
同期してBDをピークホールドレジスタ２にラッチして、
BDを新しいピーク値PD′とする（ステップP2）。ステッ
プP3〜P5は２値化回路における処理を示しており、この
例ではBDがPD′の60％以上の場合は“0"（白）とし（ス
テップP3、P4）、PD′の60％以下の場合は“1"（黒）と
して（ステップP3、P5）原稿画像を２値化している。
を示しており、まず、PDとBDを比較回路３で比較し（ス
テップP1）、BDの方が大きければ、クロック信号CLKに
同期してBDをピークホールドレジスタ２にラッチして、
BDを新しいピーク値PD′とする（ステップP2）。ステッ
プP3〜P5は２値化回路における処理を示しており、この
例ではBDがPD′の60％以上の場合は“0"（白）とし（ス
テップP3、P4）、PD′の60％以下の場合は“1"（黒）と
して（ステップP3、P5）原稿画像を２値化している。
（発明が解決しようとする課題） しかしながら、このような従来の画像処理に用いられ
るピークホールド回路であっては、現在保持しているピ
ーク値と入力ビデオデータのピーク値とを比較し、ピー
ク値の大きい方を新しいピーク値として保持するように
なっていたため、原稿画像に何らかの原因でノイズある
いはゴミ等によって異常ビットが発生した場合、本来の
ピーク値よりも大きなピーク値が保持されて２値化デー
タに影響を与え、その再生画像を原稿画像と異なったも
のにしてしまうという問題があった。
るピークホールド回路であっては、現在保持しているピ
ーク値と入力ビデオデータのピーク値とを比較し、ピー
ク値の大きい方を新しいピーク値として保持するように
なっていたため、原稿画像に何らかの原因でノイズある
いはゴミ等によって異常ビットが発生した場合、本来の
ピーク値よりも大きなピーク値が保持されて２値化デー
タに影響を与え、その再生画像を原稿画像と異なったも
のにしてしまうという問題があった。
具体的には、第９図に示すように異常ビットが発生し
て半裸位置のピーク値よりもレベルの高いピーク値が保
持されると、正常なピーク値が保持されないままとな
り、２値化を判断するスライスレベルが高くなってしま
う。このため、第10図（ａ）では本来“白”と判断され
るべきピーク値が第10図（ｂ）に示すように“黒”と判
断されて、再生画像が黒っぽいものになってしまう。
て半裸位置のピーク値よりもレベルの高いピーク値が保
持されると、正常なピーク値が保持されないままとな
り、２値化を判断するスライスレベルが高くなってしま
う。このため、第10図（ａ）では本来“白”と判断され
るべきピーク値が第10図（ｂ）に示すように“黒”と判
断されて、再生画像が黒っぽいものになってしまう。
本発明ではピークホールド回路が上記のような異常ビ
ットを保持する回数や期間を自ら少なくするものであ
る。
ットを保持する回数や期間を自ら少なくするものであ
る。
（発明の目的） そこで、請求項１記載の発明は、新しいピーク値を現
在保持しているピーク値と順次入力されるアナログデー
タのピーク値との所定の演算処理によって求めることに
より、また、請求項２記載の発明は、ピーク値の保持期
間を監視し、同一のピーク値の保持期間が所定期間続い
たときは一定値づつそのピーク値を減算することによ
り、異常レベルのピーク値を保持する回数および期間を
少なくして、画像処理で異常ビットが発生した場合に再
生画像に対する影響を少なくするピークホールド回路を
提供することを目的としている。
在保持しているピーク値と順次入力されるアナログデー
タのピーク値との所定の演算処理によって求めることに
より、また、請求項２記載の発明は、ピーク値の保持期
間を監視し、同一のピーク値の保持期間が所定期間続い
たときは一定値づつそのピーク値を減算することによ
り、異常レベルのピーク値を保持する回数および期間を
少なくして、画像処理で異常ビットが発生した場合に再
生画像に対する影響を少なくするピークホールド回路を
提供することを目的としている。
（発明の構成） 上記目的を達成するため、請求項１記載の発明は、入
力されたデータのピーク値と現在保持しているピーク値
とを比較し、出力するために保持するピーク値を必要に
応じて保持し直すピークホールド回路において、前記入
力されたデータのピーク値に第１係数を乗算した結果
と、前記現在保持しているピーク値に第２係数を乗算し
た結果とを加算し、該加算結果を第３係数で除算する演
算を行う演算回路を備え、前記入力されたデータのピー
ク値が現在保持しているピーク値よりも大きい場合に、
前記演算回路により演算した演算結果を新たに出力する
ためのピーク値として保持することを特徴とし、 請求項２記載の発明は、上記請求項１記載のピークホ
ールド回路において、前記現在保持しているピーク値の
保持期間を所定単位時間で計数する計数手段を設け、該
計数値が所定値になったとき、該現在保持しているピー
ク値から一定値を減算するようにしたことを特徴とする
ものである。
力されたデータのピーク値と現在保持しているピーク値
とを比較し、出力するために保持するピーク値を必要に
応じて保持し直すピークホールド回路において、前記入
力されたデータのピーク値に第１係数を乗算した結果
と、前記現在保持しているピーク値に第２係数を乗算し
た結果とを加算し、該加算結果を第３係数で除算する演
算を行う演算回路を備え、前記入力されたデータのピー
ク値が現在保持しているピーク値よりも大きい場合に、
前記演算回路により演算した演算結果を新たに出力する
ためのピーク値として保持することを特徴とし、 請求項２記載の発明は、上記請求項１記載のピークホ
ールド回路において、前記現在保持しているピーク値の
保持期間を所定単位時間で計数する計数手段を設け、該
計数値が所定値になったとき、該現在保持しているピー
ク値から一定値を減算するようにしたことを特徴とする
ものである。
以下、本発明の実施例に基づいて具体的に説明する。
第１図〜第３図は請求項１記載の発明の一実施例を示
す図であり、VPU（Video Processing Unit）に適用した
ものである。
す図であり、VPU（Video Processing Unit）に適用した
ものである。
第１図はVPU11のブロック図であり、VPU11は、原稿読
取部12、VPU制御回路13、A/Dコンバータ14、ピークホー
ルド回路15および２値化回路16により構成されている。
取部12、VPU制御回路13、A/Dコンバータ14、ピークホー
ルド回路15および２値化回路16により構成されている。
原稿読取部12としては、例えばCCD（Charge Coupled
Device）を利用したラインスキャナが用いられており、
原稿読取部12は１ライン毎に原稿を読み取ってアナログ
画データを出力する。VPU制御回路13はCPUを備えてお
り、各部を制御してVPU11としての処理を実行する。ま
た、VPU制御回路13は図外のCPUからのコントロール信号
により制御されている。
Device）を利用したラインスキャナが用いられており、
原稿読取部12は１ライン毎に原稿を読み取ってアナログ
画データを出力する。VPU制御回路13はCPUを備えてお
り、各部を制御してVPU11としての処理を実行する。ま
た、VPU制御回路13は図外のCPUからのコントロール信号
により制御されている。
A/Dコンバータ14は原稿読取部12から入力されるアナ
ログ画データを高低差のあるデジタル画データに変換し
て出力する。
ログ画データを高低差のあるデジタル画データに変換し
て出力する。
ピークホールド回路15は第２図に示すようにピークホ
ールドレジスタ17および演算回路18により構成されてお
り、ピークホールドレジスタ17はクロック信号CLK1に同
期して演算回路18から入力されるピーク値をラッチす
る。演算回路18はA/Dコンバータ14から入力される入力
データとピークホールドレジスタ17でラッチ（保持）さ
れて入力される現在のピーク値を後述する演算式によっ
て演算して新しいピーク値をピークホールドレジスタ17
に出力する。但し、この演算処理は入力データのピーク
値が現在のピーク値よりも大きかったときのみ実行され
る。ピークホールドレジスタ17でラッチされたピーク値
は２値化回路16に出力される。
ールドレジスタ17および演算回路18により構成されてお
り、ピークホールドレジスタ17はクロック信号CLK1に同
期して演算回路18から入力されるピーク値をラッチす
る。演算回路18はA/Dコンバータ14から入力される入力
データとピークホールドレジスタ17でラッチ（保持）さ
れて入力される現在のピーク値を後述する演算式によっ
て演算して新しいピーク値をピークホールドレジスタ17
に出力する。但し、この演算処理は入力データのピーク
値が現在のピーク値よりも大きかったときのみ実行され
る。ピークホールドレジスタ17でラッチされたピーク値
は２値化回路16に出力される。
２値化回路16はピークホールド回路15から入力される
ピーク値と入力データのレベルを比較して入力データが
白信号かあるいは黒信号かを判別し、デジタル画データ
BVIDEOを出力する。
ピーク値と入力データのレベルを比較して入力データが
白信号かあるいは黒信号かを判別し、デジタル画データ
BVIDEOを出力する。
なお、VPU11には上記構成の他にシェーディング補
正、MTF（変調伝達関数）補正、エッジ検出および誤差
拡散を行うものもある。
正、MTF（変調伝達関数）補正、エッジ検出および誤差
拡散を行うものもある。
次に、作用を説明する。
ピークホールド回路15および２値化回路16におけるデ
ータ処理について第３図に示すフローチャートに従って
説明する。
ータ処理について第３図に示すフローチャートに従って
説明する。
VPU11が起動されて原稿読取部12およびA/Dコンバータ
14を介してピークホールド回路15に入力データ（入力ビ
デオデータ）が入力されると、演算回路18では、まず、
入力デビオデータBDと今までのピーク値PDとを比較する
（PD−BD＜0?）（ステップP11）。入力ビデオデータBD
が今までのピーク値PDよりも大きいときは、次式に従
って新しいピーク値PD′を求める（ステップP12）。
14を介してピークホールド回路15に入力データ（入力ビ
デオデータ）が入力されると、演算回路18では、まず、
入力デビオデータBDと今までのピーク値PDとを比較する
（PD−BD＜0?）（ステップP11）。入力ビデオデータBD
が今までのピーク値PDよりも大きいときは、次式に従
って新しいピーク値PD′を求める（ステップP12）。
また、入力ビデオデータBDが今までのピーク値PDより
も小さいときは、PDを新しいピーク値PD′（PD′＝PD）
とする。ピークホールド回路15からは新しいピーク値P
D′と入力ビデオデータが２値化回路16に出力される。
２値化回路16では、次式に従って入力ビデオデータBD
の２値化処理、すなわち、“0"（白データ）か“1"（黒
データ）かのビデオ信号（デジタル画データ）BVIDEOを
出力する。
も小さいときは、PDを新しいピーク値PD′（PD′＝PD）
とする。ピークホールド回路15からは新しいピーク値P
D′と入力ビデオデータが２値化回路16に出力される。
２値化回路16では、次式に従って入力ビデオデータBD
の２値化処理、すなわち、“0"（白データ）か“1"（黒
データ）かのビデオ信号（デジタル画データ）BVIDEOを
出力する。
PD′×0.6−BD≧０…… ここでは、新しいピーク値PD′の60％を２値化処理す
るためのスライスレベルとして判別しており（ステップ
P13）、入力ビデオデータBDがPD′の60％以上の場合は
ビデオ信号BVIDEOを“0"（白）として出力する（ステッ
プP14）。また、入力ビデオデータBDがPD′の60％以下
の場合はビデオ信号BVIDEOを“1"（黒）として出力する
（ステップP15）。
るためのスライスレベルとして判別しており（ステップ
P13）、入力ビデオデータBDがPD′の60％以上の場合は
ビデオ信号BVIDEOを“0"（白）として出力する（ステッ
プP14）。また、入力ビデオデータBDがPD′の60％以下
の場合はビデオ信号BVIDEOを“1"（黒）として出力する
（ステップP15）。
以上のように、本実施例では新しいピーク値PD′を今
までのピーク値PDと入力デビオデータBDの演算処理によ
って求めているので、異常ビットの発生によって異常レ
ベルのピーク値をそのまま保持することがなくなり、異
常ビットによる再生画像への影響を少なくすることがで
きる。また、上記のようなピークホールド回路15を利用
して再生されるハーフトーンの画像ではその表現が滑ら
かになるという効果を得られる。なお、上記実施例では
演算回路18で適用される演算式を としていたが、この演算式に限るものではなく、例え
ば、 のような演算式を用いても良い。ここで、上記式におい
てBDに乗算する「１」や「２」が本願発明における第１
係数、PDに乗算する「１」や「２」が本願発明における
第２係数、これら乗算結果を加算した値を除算する第
１、第２係数の加算数である「２」や「３」が本願発明
における第３係数に対応するが、これら係数は整数に限
るものではなく、第３係数もこのような加算数を用いる
のではなく、装置特性などに応じて任意に設定すれば良
いものであることは云うまでもない。
までのピーク値PDと入力デビオデータBDの演算処理によ
って求めているので、異常ビットの発生によって異常レ
ベルのピーク値をそのまま保持することがなくなり、異
常ビットによる再生画像への影響を少なくすることがで
きる。また、上記のようなピークホールド回路15を利用
して再生されるハーフトーンの画像ではその表現が滑ら
かになるという効果を得られる。なお、上記実施例では
演算回路18で適用される演算式を としていたが、この演算式に限るものではなく、例え
ば、 のような演算式を用いても良い。ここで、上記式におい
てBDに乗算する「１」や「２」が本願発明における第１
係数、PDに乗算する「１」や「２」が本願発明における
第２係数、これら乗算結果を加算した値を除算する第
１、第２係数の加算数である「２」や「３」が本願発明
における第３係数に対応するが、これら係数は整数に限
るものではなく、第３係数もこのような加算数を用いる
のではなく、装置特性などに応じて任意に設定すれば良
いものであることは云うまでもない。
第４図〜第６図は請求項２記載の発明の一実施例を示
す図であり、第４図の構成において、上記請求項１記載
の実施例と同一の構成部分については同一番号を符して
その説明を省略する。
す図であり、第４図の構成において、上記請求項１記載
の実施例と同一の構成部分については同一番号を符して
その説明を省略する。
第４図においては、21はピークホールド回路であり、
ピークホールド回路21はカウントダウン機能付のピーク
ホールドレジスタ22、計数回路（計数手段）23および演
算回路18により構成されている。ピークホールドレジス
タ22はクロック信号CLK1に同期して演算回路18から入力
されるピーク値をラッチ（保持）するとともに、計数回
路23から入力されるクロック信号CLK3に同期してラッチ
したピーク値から一定値をカウントダウン（減算）す
る。計数回路23は１ライン分の処理が終了する毎に発生
する処理ライン計数用クロック信号CLK2を計数して上記
クロック信号CLK3を出力する。クロック信号CLK3は一定
処理ライン数連続してピーク値が同じ値であったとき、
そのピーク値をカウントダウンさせるためのクロック信
号である。すなわち、クロック信号CLK2とクロック信号
CLK3の関係は第５図に示すようになっている。
ピークホールド回路21はカウントダウン機能付のピーク
ホールドレジスタ22、計数回路（計数手段）23および演
算回路18により構成されている。ピークホールドレジス
タ22はクロック信号CLK1に同期して演算回路18から入力
されるピーク値をラッチ（保持）するとともに、計数回
路23から入力されるクロック信号CLK3に同期してラッチ
したピーク値から一定値をカウントダウン（減算）す
る。計数回路23は１ライン分の処理が終了する毎に発生
する処理ライン計数用クロック信号CLK2を計数して上記
クロック信号CLK3を出力する。クロック信号CLK3は一定
処理ライン数連続してピーク値が同じ値であったとき、
そのピーク値をカウントダウンさせるためのクロック信
号である。すなわち、クロック信号CLK2とクロック信号
CLK3の関係は第５図に示すようになっている。
本実施例における演算回路18およびピークホールドレ
ジスタ22の比較・演算処理および２値化回路16の２値化
処理は上記実施例の第３図に示したフローチャート（ス
テップP11〜P15）と同一であり、本実施例ではこれらの
機能に加えて異常ビットをラッチしてしまった場合（異
常ビットによってラッチしたピーク値が非常に大きく演
算回路18による演算処理の効果が得られなかった場
合）、そのピーク値のラッチ期間を監視して所定期間連
続しているピーク値をカウントダウンしていく機能を有
している。
ジスタ22の比較・演算処理および２値化回路16の２値化
処理は上記実施例の第３図に示したフローチャート（ス
テップP11〜P15）と同一であり、本実施例ではこれらの
機能に加えて異常ビットをラッチしてしまった場合（異
常ビットによってラッチしたピーク値が非常に大きく演
算回路18による演算処理の効果が得られなかった場
合）、そのピーク値のラッチ期間を監視して所定期間連
続しているピーク値をカウントダウンしていく機能を有
している。
例えば、第６図に示すようにあるラインに異常ビット
があって、そのピーク値をラッチしてしまうと、このラ
イン以降ピークホールド回路21から出力されるビデオ信
号BVIDEOは異常ビットの影響を受けてしまう。この現象
を緩和するためにピークホールドレジスタ22ではクロッ
ク信号CLK3の期間、同一のピーク値が保持されている
と、ラッチしているピーク値をカウントダウンしてい
く。ここで、カウントダウンの値を“1"とすると、異常
ビットが発生したラインからｎライン目のピーク値が
（PD′−１）、2nライン目のピーク値が（PD′−２）と
なり、処理が進む毎に異常ビットの影響は少なくなる。
また、計数回路23はカウント中にピーク値か変更された
ときは、カウントを“0"から再び始める。
があって、そのピーク値をラッチしてしまうと、このラ
イン以降ピークホールド回路21から出力されるビデオ信
号BVIDEOは異常ビットの影響を受けてしまう。この現象
を緩和するためにピークホールドレジスタ22ではクロッ
ク信号CLK3の期間、同一のピーク値が保持されている
と、ラッチしているピーク値をカウントダウンしてい
く。ここで、カウントダウンの値を“1"とすると、異常
ビットが発生したラインからｎライン目のピーク値が
（PD′−１）、2nライン目のピーク値が（PD′−２）と
なり、処理が進む毎に異常ビットの影響は少なくなる。
また、計数回路23はカウント中にピーク値か変更された
ときは、カウントを“0"から再び始める。
したがって、演算処理によっても効果のない異常ビッ
トに対してもそのピークレベルを徐々に低くし、正常な
ピークレベルに戻していくので徐々にその再生画像に対
する影響を少なくしていくことができる。
トに対してもそのピークレベルを徐々に低くし、正常な
ピークレベルに戻していくので徐々にその再生画像に対
する影響を少なくしていくことができる。
（効果） 請求項１記載の発明では、新しいピーク値を現在保持
しているピーク値と順次入力されるアナログデータのピ
ーク値との所定の演算処理によって求めているので、ま
た、請求項２記載の発明では、ピーク値の保持期間を監
視し、同一のピーク値の保持期間が所定期間続いたとき
は一定値づつそのピーク値を減算するようにしているの
で、異常レベルのピーク値を保持する回数および期間を
少なくすることができ、画像処理で異常ビットが発生し
た場合に再生画像に対する影響を少なくすることができ
る。
しているピーク値と順次入力されるアナログデータのピ
ーク値との所定の演算処理によって求めているので、ま
た、請求項２記載の発明では、ピーク値の保持期間を監
視し、同一のピーク値の保持期間が所定期間続いたとき
は一定値づつそのピーク値を減算するようにしているの
で、異常レベルのピーク値を保持する回数および期間を
少なくすることができ、画像処理で異常ビットが発生し
た場合に再生画像に対する影響を少なくすることができ
る。
第１図〜第３図は請求項１記載の発明に係るピークホー
ルド回路の一実施例を示す図であり、第１図はそのピー
クホールド回路を適用したVPUの全体構成のブロック
図、第２図は第１図のピークホールド回路のブロック構
成図、第３図はそのデータ処理のプログラムを示すフロ
ーチャートである。 第４図〜第６図は請求項２記載の発明に係るピークホー
ルド回路の一実施例を示す図であり、第４図はそのブロ
ック構成図、第５図は第４図における計数回路のクロッ
ク信号の計数状態を示す図、第６図は処理ラインで異常
ビットが発生した場合の状態を説明するための図であ
る。 第７図〜第10図は従来のピークホールド回路を示す図で
あり、第７図はそのブロック構成図、第８図はそのデー
タ処理のプログラムを示すフローチャート、第９図はそ
の異常ビット発生時のピーク値の変化を示す図、第10図
（ａ）、（ｂ）はそのピークホールド回路を利用した２
値化処理によるデータの出力状態を示す図である。 11……VPU、12……原稿読取部、13……VPU制御回路、14
……A/Dコンバータ、15、21……ピークホールド回路、1
6……２値化回路、17、22……ピークホールドレジス
タ、18……演算回路、23……計数回路（計数手段）。
ルド回路の一実施例を示す図であり、第１図はそのピー
クホールド回路を適用したVPUの全体構成のブロック
図、第２図は第１図のピークホールド回路のブロック構
成図、第３図はそのデータ処理のプログラムを示すフロ
ーチャートである。 第４図〜第６図は請求項２記載の発明に係るピークホー
ルド回路の一実施例を示す図であり、第４図はそのブロ
ック構成図、第５図は第４図における計数回路のクロッ
ク信号の計数状態を示す図、第６図は処理ラインで異常
ビットが発生した場合の状態を説明するための図であ
る。 第７図〜第10図は従来のピークホールド回路を示す図で
あり、第７図はそのブロック構成図、第８図はそのデー
タ処理のプログラムを示すフローチャート、第９図はそ
の異常ビット発生時のピーク値の変化を示す図、第10図
（ａ）、（ｂ）はそのピークホールド回路を利用した２
値化処理によるデータの出力状態を示す図である。 11……VPU、12……原稿読取部、13……VPU制御回路、14
……A/Dコンバータ、15、21……ピークホールド回路、1
6……２値化回路、17、22……ピークホールドレジス
タ、18……演算回路、23……計数回路（計数手段）。
Claims (2)
- 【請求項１】入力されたデータのピーク値と現在保持し
ているピーク値とを比較し、出力するために保持するピ
ーク値を必要に応じて保持し直すピークホールド回路に
おいて、 前記入力されたデータのピーク値に第１係数を乗算した
結果と、前記現在保持しているピーク値に第２係数を乗
算した結果とを加算し、該加算結果を第３係数で除算す
る演算を行う演算回路を備え、 前記入力されたデータのピーク値が現在保持しているピ
ーク値よりも大きい場合に、前記演算回路により演算し
た演算結果を新たに出力するためのピーク値として保持
することを特徴とするピークホールド回路。 - 【請求項２】上記請求項１記載のピークホールド回路に
おいて、 前記現在保持しているピーク値の保持期間を所定単位時
間で計数する計数手段を設け、該計数値が所定値になっ
たとき、該現在保持しているピーク値から一定値を減算
するようにしたことを特徴とするピークホールド回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002038A JP2856806B2 (ja) | 1990-01-08 | 1990-01-08 | ピークホールド回路 |
| DE4100264A DE4100264C2 (de) | 1990-01-08 | 1991-01-07 | Speicherschaltung in einem Videoverarbeitungsteil eines Scanners |
| US08/071,609 US5390030A (en) | 1990-01-08 | 1993-06-04 | Peak holding circuit and video processing unit using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002038A JP2856806B2 (ja) | 1990-01-08 | 1990-01-08 | ピークホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03206771A JPH03206771A (ja) | 1991-09-10 |
| JP2856806B2 true JP2856806B2 (ja) | 1999-02-10 |
Family
ID=11518156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002038A Expired - Fee Related JP2856806B2 (ja) | 1990-01-08 | 1990-01-08 | ピークホールド回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5390030A (ja) |
| JP (1) | JP2856806B2 (ja) |
| DE (1) | DE4100264C2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088831A (ja) * | 1994-06-22 | 1996-01-12 | Fujitsu Ltd | 光送信機 |
| DE19731112B4 (de) * | 1997-07-19 | 2009-10-01 | Robert Bosch Gmbh | Verfahren und Schaltungsanordnung zur Erkennung von kurzen Impulsen eines digitalen Eingangssignals |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS604505B2 (ja) * | 1972-07-10 | 1985-02-04 | スキヤン − オプテイクス インコ−ポレ−テツド | マルチ・フオント光学式文字認識装置 |
| US3973197A (en) * | 1974-07-22 | 1976-08-03 | Koehring Company | Peak detector |
| US4319270A (en) * | 1979-01-12 | 1982-03-09 | Kobe Steel, Ltd. | Surface inspection system for hot radiant material |
| US4373139A (en) * | 1979-04-30 | 1983-02-08 | Motorola, Inc. | Detectors |
| US5065257A (en) * | 1985-03-20 | 1991-11-12 | Canon Kabushiki Kaisha | Image processing apparatus with means for compensating for dust., etc., on an original |
| JPS62118676A (ja) * | 1985-11-18 | 1987-05-30 | Sharp Corp | 画像処理方式 |
| US4769613A (en) * | 1985-12-05 | 1988-09-06 | Nec Corporation | Digitalized amplitude detection circuit for analog input signal |
| US4839739A (en) * | 1986-03-14 | 1989-06-13 | Hitachi, Ltd. | Image signal binary circuit with a variable-frequency clock signal generator for driving an image sensor |
| US4870501A (en) * | 1986-04-24 | 1989-09-26 | Canon Kabushiki Kaisha | Image readout apparatus |
| US4686390A (en) * | 1986-06-26 | 1987-08-11 | Tektronix, Inc. | Digital peak-hold circuit |
| DE3716921A1 (de) * | 1987-05-20 | 1988-12-08 | Standard Elektrik Lorenz Ag | Verfahren und schaltungsanordnung zur spitzenwertbestimmung |
| JPS63301674A (ja) * | 1987-05-30 | 1988-12-08 | Ricoh Co Ltd | ラインセンサの信号前処理回路 |
| US5115325A (en) * | 1987-12-24 | 1992-05-19 | Ncr Corporation | Optical reader head with video compensation method and circuit which integrates four adjacent pixels into a composite pixel |
| US4868470A (en) * | 1988-05-20 | 1989-09-19 | Miniscribe Corporation | Apparatus and method for detecting a true average of N signal samples |
| DE3822195A1 (de) * | 1988-07-01 | 1990-01-04 | Licentia Gmbh | Verfahren zur bestimmung der amplitude und amplitudenlage des maximums eines korrelationssignales aus von einem korrelator bereitgestellten digitalen korrelationssignalen |
| US4864167A (en) * | 1988-08-01 | 1989-09-05 | Tektronix, Inc. | Dual function peak metering circuit |
| JP2918041B2 (ja) * | 1989-03-14 | 1999-07-12 | 株式会社リコー | 画像読取り装置 |
-
1990
- 1990-01-08 JP JP2002038A patent/JP2856806B2/ja not_active Expired - Fee Related
-
1991
- 1991-01-07 DE DE4100264A patent/DE4100264C2/de not_active Expired - Fee Related
-
1993
- 1993-06-04 US US08/071,609 patent/US5390030A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4100264A1 (de) | 1991-07-11 |
| DE4100264C2 (de) | 1994-05-26 |
| JPH03206771A (ja) | 1991-09-10 |
| US5390030A (en) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6831689B2 (en) | Optical imager using a method for adaptive real-time expanding of the dynamic range | |
| US7196725B1 (en) | Image reading apparatus and computer readable storage medium | |
| US5355164A (en) | Method and apparatus of correction image read signals by removing the influence of dark current therefrom | |
| JP3180827B2 (ja) | 背景レベルを動的に調整する方法及び装置 | |
| US6008672A (en) | Input signal reading circuit having a small delay and a high fidelity | |
| CN105338268A (zh) | 图像传感器及其去除太阳黑斑方法和去除太阳黑斑装置 | |
| JP2856806B2 (ja) | ピークホールド回路 | |
| KR19980039128A (ko) | 디지탈 오디오 프로세서의 노이즈 게이트 장치 | |
| JPH08195906A (ja) | サンプルホールド回路 | |
| JP4511852B2 (ja) | 画像データ処理装置および画像データ処理方法 | |
| JPS6089169A (ja) | 画像情報縮小処理方法 | |
| JP3565365B2 (ja) | 光ディスクの評価装置 | |
| JPH03226174A (ja) | 画素密度変換装置 | |
| JP3364944B2 (ja) | 輝度信号増幅回路 | |
| JP2915445B2 (ja) | 画像処理装置 | |
| JPH0898022A (ja) | 画像読取装置および画像読取方法 | |
| JP2594287Y2 (ja) | イメージセンサ | |
| KR100283477B1 (ko) | 비트 단위 정보를 이용한 2차원 윤곽 보정 회로 | |
| JPH0564085A (ja) | 撮像装置 | |
| JPH03102265A (ja) | 最大値検出回路 | |
| JPS63258169A (ja) | 巡回型雑音低減装置 | |
| JPH0822023B2 (ja) | 巡回型雑音低減装置 | |
| JPH01177278A (ja) | 画像読取装置 | |
| JPS6037880A (ja) | ２値化回路 | |
| JPH04324757A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |