JPH0822023B2 - 巡回型雑音低減装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、映像信号に巡回型雑音低減を施す巡回型
雑音低減装置に関する。

［従来の技術］ 映像信号のフィールド相関又はフレーム相関を利用し
て雑音を低減する雑音低減装置のうち、単一の画像メモ
リを用い、雑音低減対象を巡回させることで等価的に複
数の画像メモリを用いたのと同じ効果を得ることのでき
る巡回型雑音低減装置は、非巡回型に比べて低コストで
製造できる魅力がある。

第５図に示す従来の巡回型雑音低減装置１は、入力映
像信号を、係数Ｋが１に満たない係数器２を挟む一対の
減算器3,4に被減算入力として供給するとともに、減算
器４から得られる出力映像信号を、ライン端数を切り下
げるか切り上げるかして整数ライン期間に合致させたフ
ィールド期間か或はまたフレーム期間を遅延時間とする
画像メモリ５を介して減算器３の減算入力とする構成を
とる。入力映像信号は、減算器３と係数器２を通過した
のち減算器４にて原信号から減算されることで（１−
Ｋ）倍され、一方減算器４の出力で画像メモリ５にて遅
延された遅延出力映像信号は、減算器３と係数器２及び
減算器４を通ることでＫ倍される。減算器３から得られ
る入力映像信号と遅延出力映像信号の差分信号は、動き
のある映像ほどレベルが大であり、動きの激しい映像で
は、雑音低減効果を上げようとして係数Ｋを大に設定す
るほど、残像時定数は大となる。

［発明が解決しようとする問題点］ 上記従来の巡回型雑音低減装置１は、入力映像信号と
遅延出力映像信号の差分に、差分信号をアドレスとする
ROMから読み出される固有の係数Ｋを乗算する構成であ
るため、画像メモリ５のほかにROMが必要であり、装置
全体の製造コストが高くつく等の問題があった。

これに対し、係数器２と同じように飽和特性による振
幅制限効果を意図し、ビットシフトレジスタ型の係数器
を用いた巡回型雑音低減装置（図示せず）が提案されて
いる。このものは、入力映像信号と遅延出力映像信号の
差分である例えば８ビットの差分信号を、割り算器にて
４ビットシフトし、シフトした信号を原差分信号から減
算することで、振幅制限を施す構成としたものである
が、原差分信号が15以下の場合割り算器の出力は零であ
るため、実質的には減算が実行されず、静止画に近い動
きの乏しい画像入力に対し、ディジタル信号として取り
扱う上で生じた丸め誤差が最後まで相殺されずに残存し
てしまい、結果的に内部に残像発生源を抱えてしまう等
の問題点があった。

［問題点を解決するための手段］ この発明は、上記問題点を解決したものであり、入力
映像信号から、出力映像信号をほぼ１フィールド又は１
フレーム期間遅延した遅延出力映像信号を減算し、得ら
れた差分信号に係数器にて１以下の係数を乗じたのち、
前記入力映像信号から減算することで出力映像信号とす
る巡回型雑音低減装置であって、前記係数器は、あらか
じめ定めた閾値レベルを越える差分信号に対しては、飽
和型の振幅制限を施すとともに、前記閾値レベル以下の
差分信号に対しては、不感帯を挟んで線形領域をもつ大
略比例演算を施す構成としたことを特徴とする。

［作用］ この発明は、入力映像信号と、ほぼ１フィールド又は
１フレーム期間わたって出力映像信号を遅延させた遅延
出力映像信号との差分信号に、１以下の係数を乗じて巡
回型雑音低減を施すとともに、この差分信号があらかじ
め定めた閾値レベルを越える場合は、飽和型の振幅制限
を施し、前記閾値レベル以下であれば、不感帯を挟んで
線形領域をもつ大略比例演算を施すことにより、適応型
の雑音低減を図るとともに、ディジタル処理に付随して
発生する丸め誤差による悪影響を排除する。

［実施例］ 以下、この発明の実施例について、第１図ないし第４
図を参照して説明する。第１図は、この発明の巡回型雑
音低減装置の一実施例を示す回路構成図、第2,3図は、
それぞれ第１図に示した係数器の入・出力特性を示す図
及びその部分拡大図、第４図は、第１図に示した回路各
部の信号波形図である。

第１図中、巡回型雑音低減装置11は、従来の係数器２
に代え、差分信号の大小に応じて飽和要素と不感帯要素
の使い分けを行う係数器12を設けて構成したものであ
る。実施例に用いた係数器12は、差分信号入力の絶対値
をとる絶対値変換回路13と、絶対値変換回路13の出力に
飽和型の振幅制限を施す振幅制限回路14と、振幅制限回
路14の出力を原差分信号入力の極性に対応して復元する
相対値変換回路15と不感帯特性を付与せしめる加・減算
器16及び係数回路17を直列接続し、この直列接続回路を
減算器３と４の間に配し、さらに絶対値変換回路13に
は、差分信号入力の極性を判別する極性判別回路18とレ
ベルを判別するレベル判別回路19を接続したものであ
る。相対値変換回路15と加・減算器16は、極性判別回路
18により、また振幅制限回路14と加・減算器16及び係数
回路17は、レベル判別回路19によりそれぞれ制御され、
飽和型振幅制限要素と不感帯要素の使い分けがなされ
る。

すなわち、振幅制限回路14は、あらかじめ定めた閾値
レベルVoを越える差分信号入力に対して飽和型の振幅制
限を施すものであり、レベル判別回路19からの制御出力
を受けて振幅制限を施す。相対値変換回路15は、極性判
別回路18の極性判別出力に応じて振幅制限回路14の出力
に正負の符号を付し、符号復元を行う。また、係数回路
17は、閾値レベルVoを越える差分信号に対し、レベル判
別回路19の制御出力を受け、差分信号のレベルに逆比例
するごとく、その係数Ｋを段階的に切り替えられる。こ
のため、実施例では、閾値レベルVoを越える差分信号に
対して、第２図に示した入・出力特性を示す座標平面上
で、係数Ｋが7/8,3/4,1/2と徐々に低下する領域と、振
幅が一定レベルに制限される領域が形成される。なお、
差分信号が閾値レベルVo以下の場合は、係数回路17の係
数Ｋは１に固定される。

加・減算器16は、レベル判別回路19が差分信号が閾値
レベルVo以下であると判定した場合にのみ動作し、極性
判別回路18の極性判別出力に応じて、差分信号に対し数
値１を減算又は加算する。ここでは、差分信号の極性が
正であれば１を減算し、極性が負であれば１を加算する
構成をとる。このため、加・減算器16における閾値レベ
ル以下の差分信号入力Ｘに対する出力Ｙの関係（入・出
力特性）は、第３図に示したように、Ｙ＝Ｘ−1/2・（|
X＋1|−|X−1|）で表され、絶対値が１以下の差分信号
入力Ｘに対しては出力Ｙが現れない不感帯が形成され、
絶対値が１を越える差分信号入力Ｘにだけ、（Ｘ−１）
又は（Ｘ＋１）に比例する線形領域が形成される。

ここで、係数器12に正弦波状の差分信号入力を印加し
た場合、第４図（Ａ）〜（Ｄ）に示したような信号波形
が観測されるが、閾値Voを基準とする差分信号の大小に
応じて係数器12は、飽和型振幅制御要素と不感帯要素の
使い分けを行うことは、既に触れた通りである。

すなわち、|X|＞Voを満たす大レベルの差分信号入力
Ｘは、振幅制限回路14による振幅制限を受けるととも
に、係数回路17によってレベルが大となる程小なる係数
Ｋが乗ぜられため、差分信号が大である動画信号に付随
して現れやすい残像の発生を抑制することができ、しか
も差分信号のレベルが小となるほど係数Ｋが大となるの
で、残像を抑えつつ雑音低減効果を大とすることができ
る。

一方、|X|＜Voを満たす小レベルの差分信号入力Ｘに
ついては、|X|≦１のごく低レベルの差分信号入力Ｘ
は、加・減算器16にてスライスされ、スライスされた分
だけ全体的に振幅制限が行われる。また、|X|＞１なる
差分信号入力Ｘに対しては、その絶対値が大であるほ
ど、出力絶対値も入力絶対値に近い値をとる。換言すれ
ば、係数器12により差分信号入力Ｘに乗ぜられる係数Ｋ
は、入力絶対値が...5,4,3,2,1と小さくなるにつれ、4/
5,3/4,2/3,1/2,0というように、徐々に減少する。この
場合、係数回路17の係数Ｋは１に固定されたままである
ため、係数器12全体の実質的な係数は、加・減算器16に
よって決定され、映像信号入力のステップ変化に対して
は、差分信号入力Ｘが小さくなるほど応答感度が大とな
ることが判る。このことは、整定時間短縮の観点から重
要であり、例えば係数Ｋを3/4に固定してしまったよう
な場合に比べ、立ち上がり前半の比較的緩慢な応答によ
る立ち上がり遅れを、立ち上がり後半の急速な回復でも
って十分補うことができるのである。

さらにまた、整定後は、差分信号入力が±１以内であ
れば係数器12の出力は零であるため、実質的には巡回ル
ープは断ち切られ、入力映像信号は減算器４にてなんら
減算されることなく、そのまま出力映像信号として出力
されることになる。従って、ディジタル信号化の過程で
生じた丸め誤差等が、例えば係数器12による係数乗算を
経て新たな誤差を産み、不要残像の発生原因となるとい
った不都合を防止することができる。

このように、上記巡回型雑音低減装置11は、入力映像
信号と遅延出力映像信号との差分信号が、あらかじめ定
めた閾値レベルVoを越える場合は、振幅制限回路14と係
数回路17による飽和型の振幅制限を施し、閾値レベルVo
以下であれば、加・減算器16により不感帯を挟んだ線形
領域をもつ大略比例演算を施す構成としたから、雑音低
減対象である映像信号に動画部分が多く含まれ、その結
果差分信号が閾値レベルVoを越える場合は、差分信号が
大となるほど係数を抑制することで、残像時定数を短縮
し、差分信号が減少すれば、係数を大として雑音低減効
果を大とすることができ、さらに差分信号が閾値レベル
Vo以下になれば、不感帯を含む大略比例演算によい、差
分信号が小さくなるほど入力映像信号のステップ変化に
対する応答感度を大とし、出力整定までの時間を短縮
し、かつ一定範囲以下の差分信号には感応させないこと
で、ディジタル信号化の過程で生ずる丸め誤差等が、不
要残像発生原因となる不都合を防止することができる。

なお、上記実施例において、加・減算器16は、差分信
号入力の極性が正であれば数値Ａを減算し、極性が負で
あればＡを加算し、かつ|X|≦Ａの入力に対しては強制
的に出力を零とする構成としてもよい。その場合、入力
Ｘに対する出力Ｙの関係（入・出力特性）は、 Ｙ＝Ｘ−1/2・（|X＋A|−|X−A|）で表され、|X|≦Ａな
る範囲が不感帯とされる。

［発明の効果］ 以上説明したように、この発明は、入力映像信号と遅
延出力映像信号との差分信号が、あらかじめ定めた閾値
レベルを越える場合は、飽和型の振幅制限を施し、前記
閾値レベル以下であれば、不感帯を挟んで線形領域をも
つ大略比例演算を施す構成としたから、雑音低減対象で
ある映像信号に動画部分が多く含まれ、その結果差分信
号が閾値レベルを越える場合は、差分信号が大となるほ
ど係数を抑制することで、残像時定数を短縮し、差分信
号が減少すれば、係数を大として雑音低減効果を大とす
ることができ、さらに差分信号が閾値レベル以下になれ
ば、不感帯を含む大略比例演算により、差分信号が小さ
くなるほど入力映像信号のステップ変化に対する応答感
度を大とし、出力整定までの時間を短縮し、かつ一定範
囲以下の差分信号には感応させないことで、ディジタル
信号化の過程で生ずる丸め誤差等が、不要残像発生原因
となる不都合を防止することができる等の優れた効果を
奏する。

【図面の簡単な説明】

第１図は、この発明の巡回型雑音低減装置の一実施例を
示す回路構成図、第2,3図は、それぞれ第１図に示した
係数器の入・出力特性を示す図及びその部分拡大図、第
４図は、第１図に示した回路各部の信号波形図、第５図
は、従来の巡回型雑音低減装置の一例を示す回路構成図
である。 3,4……減算器,5……画像メモリ,11……巡回型雑音低減
装置,12……係数器,13……絶対値変換回路,14……振幅
制限回路,15……相対値変換回路,16……加・減算器,17
……係数回路,18……極性判別回路,19……レベル判別回
路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力映像信号から、出力映像信号をほぼ１
   フィールド又は１フレーム期間遅延した遅延出力映像信
   号を減算し、得られた差分信号に係数器にて１以下の係
   数を乗じたのち、前記入力映像信号から減算することで
   出力映像信号とする巡回型雑音低減装置であって、前記
   係数器は、あらかじめ定めた閾値レベルを越える差分信
   号に対しては、飽和型の振幅制限を施すとともに、前記
   閾値レベル以下の差分信号に対しては、不感帯を挟んで
   線形領域をもつ大略比例演算を施す構成としてなる巡回
   型雑音低減装置。