JP5691363B2 - 半導体基板内部の重金属の除去方法 - Google Patents

半導体基板内部の重金属の除去方法 Download PDF

Info

Publication number
JP5691363B2
JP5691363B2 JP2010226909A JP2010226909A JP5691363B2 JP 5691363 B2 JP5691363 B2 JP 5691363B2 JP 2010226909 A JP2010226909 A JP 2010226909A JP 2010226909 A JP2010226909 A JP 2010226909A JP 5691363 B2 JP5691363 B2 JP 5691363B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
back surface
heavy metal
heat treatment
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010226909A
Other languages
English (en)
Other versions
JP2011100996A (ja
Inventor
三次 伯知
伯知 三次
宝来 正隆
正隆 宝来
佐俣 秀一
秀一 佐俣
永井 清司
清司 永井
松本 圭
圭 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2010226909A priority Critical patent/JP5691363B2/ja
Publication of JP2011100996A publication Critical patent/JP2011100996A/ja
Application granted granted Critical
Publication of JP5691363B2 publication Critical patent/JP5691363B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、研磨処理によって薄厚化した半導体基板の内部に含まれる重金属の除去方法に関するものである。
LSIデバイスの製造工程では、デバイスの構成に応じた種々のプロセスにおいて種々の熱処理が施される。デバイスの製造に供する半導体基板に、銅、鉄、ニッケル、クロム等の重金属汚染物質が存在していると、前記熱処理工程において半導体基板表面近傍に欠陥が形成され、あるいは電気的な準位に変化が生じデバイスの特性が劣化する。そのため、デバイスの製造工程に入る前に、これら重金属元素をデバイスの形成領域である半導体基板表面近傍から取り除いておく必要がある。そこで、半導体基板中に侵入した重金属汚染物質を半導体基板の表面側の活性領域以外の部分に捕獲することにより、金属汚染が生じてもデバイス特性の劣化を防ぐことが可能なゲッタリング技術が、半導体装置の製造において広く活用されている。
このゲッタリング技術には、大別して半導体基板の裏面に重金属元素を捕獲するためのゲッタリングサイトを形成したエクストリンシックゲッタリング手法と、半導体基板の内部に重金属元素を捕獲するためのゲッタリングサイトを形成したイントリンシックゲッタリング手法とがある。
中でも、不純物のゲッタリングには、ゲッタリング能力の高いイントリンシックゲッタリング手法が多く用いられている(例えば、特許文献1)。
ところで、近年においては、電子機器の小型化・軽量化等の為、半導体基板の厚さは100μm以下に薄厚化することが求められている。そこで、デバイスを半導体基板表面に作製後、裏面から研削して半導体基板を薄くし、100μm以下にしている。特に、2010年以降の半導体基板の厚さは10μm程度になると予想されている。
特開平8−162406号公報
金属汚染を防止するために、イントリンシックゲッタリング手法によって、半導体基板内部にゲッタリングサイトを形成しても、薄厚化のために半導体基板を研磨(例えば、化学機械研磨:CMP)すると、このゲッタリングサイトも半導体基板もろとも削り取られ、半導体基板の内部に重金属元素を捕獲することができないおそれがある。また、薄厚化のために必須となる上記研磨によって、研磨スラリー中に含まれる重金属元素が半導体基板内部へ陽イオンで取り込まれ新たな汚染金属となるという問題が生じていた。
そこで、本発明の目的は、上述した問題点を解消し、薄厚化した半導体基板の内部に含まれる重金属の除去方法を提供することにある。
本発明の要旨は、以下のとおりである。
(1)表面に回路が形成されるp型半導体基板、あるいは、表面に回路が形成されたp型半導体基板の裏面に、該裏面のポテンシャル障壁を低下させ、かつ、前記裏面の表面準位密度を低減させる物質を付着させた後、前記p型半導体基板に、該p型半導体基板の厚さおよび抵抗率に基づいて決定した温度及び時間の下に熱処理を施すことにより、前記p型半導体基板の内部の重金属である銅を前記裏面に析出させることを特徴とする半導体基板内部の重金属の除去方法。
(2)前記p型半導体基板の厚さが100μm以下であることを特徴とする上記(1)に記載の半導体基板内部の重金属の除去方法。
(3)前記裏面の表面準位密度を低減させる物質はシアノイオンを含有することを特徴とする上記(1)又は(2)に記載の半導体基板内部の重金属の除去方法。
本発明では、薄厚化した半導体基板の裏面のポテンシャル障壁を低下させる物質を当該裏面に付着させて、適切な熱処理を施すことによって、半導体基板の内部に含まれる重金属の除去を確実に行うことができる。
本発明に係る半導体基板の内部の重金属の除去方法を説明する工程図である。 本発明の発明例に係る工程図である。 本発明の比較例に係る工程図である。 実施例に係る、半導体基板表面における銅濃度の測定位置を示す図である。
図1は本発明に係る半導体基板の内部の重金属の除去方法を説明する工程図である。
まず、表面に回路が形成される半導体基板、あるいは、表面に回路が形成された半導体基板の裏面に、研磨処理(研削処理も含む)、例えば化学機械研磨(CMP)を施す。次に、半導体基板裏面のポテンシャル障壁を低下させる物質を、この半導体基板裏面に付着させる。次いで半導体基板に熱処理を施し、半導体基板の内部の重金属を半導体基板裏面に析出させる。
以下、各工程について詳細に説明する。
さて、表面に回路が形成される半導体基板、あるいは、表面に回路が形成された半導体基板の裏面に研磨処理を施すと、スラリー中に含まれる重金属(例えば銅)が半導体基板裏面から半導体基板の内部へ取り込まれ、陽イオン化した汚染金属となる。この半導体基板の内部に取り込まれた重金属は、拡散現象により半導体基板の内部を移動する。この移動によって、表面に回路が形成される半導体基板、あるいは、表面に回路が形成された半導体基板の表面に到達した重金属は、その表面において析出する場合がある。回路形成前であれば、半導体基板の表面を洗浄することによりこの析出物を除去することが可能である。しかし、回路形成後では表面の析出物を除去することができず、この析出物がデバイスの動作特性に何らかの悪影響を及ぼすおそれがある。また、回路形成後において、重金属が析出せずに活性層内にとどまっていると、デバイス特性を劣化させるという問題もある。それゆえ、基板内部に含まれる重金属を除去する必要があり、特に半導体基板の表面に回路を形成した後には、回路が形成されていない、半導体基板の裏面に汚染金属を析出させて除去することが必要となる。
しかしながら、半導体基板の内部で陽イオン化している重金属は、半導体基板裏面に存在するポテンシャル障壁によって析出反応が阻害されているため、まず、このポテンシャル障壁を取り除くことが肝要である。そのためには、ポテンシャル障壁を低下させる物質を付着させた上で、適切な熱処理を施すことが重要になる。そこで、発明者らが鋭意検討した結果、ポテンシャル障壁を低下させる物質を、半導体基板裏面に付着させて該ポテンシャル障壁を取り除くことが有効であり、具体的には以下の3様の物質を付着させることが有効であることに想到した。すなわち、(1)半導体基板裏面の表面準位密度を低減させる物質を当該裏面に付着させること、(2)半導体基板裏面を負に帯電させる物質を当該裏面に付着させること、(3)半導体基板よりも固溶度が高い物質を、当該裏面に付着させること、である。
以下、ポテンシャル障壁について説明した後、上記(1)〜(3)の各物質について説明する。
半導体基板内部の重金属は、熱処理により拡散し、半導体基板外部へ析出する。しかし、その析出量は、半導体基板内部での重金属の拡散定数から推定される析出量よりも少ない。これは、半導体基板表面付近に、この拡散と析出を妨害する何らかの拡散障壁、すなわちポテンシャル障壁が存在するためである。
特に、p型半導体基板において、内部に固溶する金属、例えば、銅は、陽イオンとして存在する割合が高い。一方、清浄なp型半導体基板の表面において、空乏層が形成され、電子ポテンシャルの湾曲(バンドの湾曲)が起きている。この電子ポテンシャルの湾曲は陽イオン化した金属原子にとっては障壁になり、p型半導体基板中の陽イオンが熱拡散でp型半導体基板表面へ析出する際にはこの電子ポテンシャルの障壁を越える必要がある。そのため、陽イオンの表面への析出の促進は、この電子ポテンシャルの障壁を低下させる必要がある。
半導体基板裏面の表面準位密度を低減させるために、半導体基板裏面にシアノイオンCNを付着させる。具体的には、半導体基板裏面にシアノイオンCNを暴露する、あるいは、半導体基板をシアノイオンCNを含有するシアン化合物の溶液中に浸漬する。すると、結合力の強固なシアノイオンCNが半導体基板裏面に存在するダングリングボンド(未結合手)に結合し、ダングリングボンドを電気的に不活性にするため、半導体基板裏面の表面準位密度が低減されると考えられている。その結果、半導体基板裏面のポテンシャル障壁を低下させることができる。
シアン化合物としては、例えば、シアン化ナトリウム、シアン化カリウム、シアン化水素又はジシアンが挙げられる。
半導体基板裏面を負に帯電させるために、半導体基板裏面に有機物を付着させる、具体的には、例えば、アミンを脱ガス成分として含むウェーハケース内に半導体基板を収容する。ウェーハケースが加熱されることによりウェーハケースからの脱ガスが促進され、ウェーハケース中の脱ガス成分が半導体基板裏面に付着する。これにより半導体基板裏面の表面が負に帯電する。結果として、析出反応のポテンシャル障壁となる半導体基板裏面の帯電を相殺し、低下させることができる。
重金属の固溶度が半導体基板よりも高い固体材料(例えばアルミニウム、銀、クロム)を、半導体基板裏面に接触させて熱処理することで、重金属を半導体基板の内部から固体材料内へ移動させることができる。固溶度が高い材料への固溶反応を利用することは、実質的に析出反応のポテンシャル障壁を下げることと同じ効果を奏すると考えられる。また、この固溶反応は、前述の表面への析出よりも容易に起こる(活性化エネルギーが低い)と考えられる。なぜなら、固溶度の差異が反応の駆動力になり、重金属は固溶度が低い方から高い方に移動するためである。さらに、析出反応では陽イオンの化学変化(金属化または酸素との結合)を伴うが、固溶反応では陽イオンはそのまま固溶度が高い材料へ拡散することも挙げられる。
ここで、ポテンシャル障壁を低下させる物質を付着させた半導体基板に施す熱処理は、まず半導体基板内部の重金属を半導体基板の裏面まで拡散させるために、半導体基板の厚さおよび抵抗率に基づいて温度および時間を決定することが好ましい。すなわち、半導体基板内の金属の拡散距離L(cm)は、拡散係数D(cm2・s-1)および熱処理時間t(s)を用いて、以下の関係式(I)で表される。
Figure 0005691363
上記式(I)において、拡散係数Dは熱処理温度と半導体基板の抵抗率に依存する(A.A.Istratov et.al., Phys.Rev.Lett. Vol.81(1998) p.1243参照)。それゆえ、半導体基板内の金属を裏面まで拡散させるための条件として、熱処理の時間および温度を、半導体基板の厚さ(すなわち、半導体基板中における金属の拡散距離)および半導体基板の抵抗率に基づいて決定することができる。例えば、100μmの厚さの半導体基板1(p基板、抵抗率13mΩcm)および半導体基板2(p基板、抵抗率2.2mΩcm)の内部に含まれる銅のほとんどを裏面へ到達させるための、熱処理温度および熱処理時間を表1に示す。この表1には、p型半導体基板中の銅の(各熱処理温度の)拡散係数Dを用い、拡散距離Lが基板の厚さ(100μm)と等しくなる拡散時間を示している。すなわち、表1に示す時間および温度のもとに熱処理を行えば、半導体基板内部の銅のほとんどが裏面へ到達し、前記ポテンシャル障壁低下物質を介して析出する。従って、半導体基板の厚さおよび抵抗率に基づいて、例えば表1に示すように求めた熱処理の時間および温度との関係から、適宜に温度および時間を選択決定し、熱処理を施せばよい。具体的には、基板の厚さと抵抗率から導出した熱処理の時間および温度範囲から、生産性(生産性向上のためには高温で短時間とすることが好ましい)と回路の故障(半導体基板の表面に回路形成後に熱処理を施す場合、高温処理により回路が劣化するおそれがある)の観点を加味して熱処理の時間および温度を決定すればよい。
上述の通り、半導体基板内部の金属を裏面まで拡散させても実際には半導体基板裏面のポテンシャル障壁のため、裏面へ到達してから金属の析出が阻害される。そこで、本発明により、ポテンシャル障壁を低下させる物質を裏面に付着させることで、この物質を介して銅の析出を促進させることができる。
例えば、厚さ100μmの半導体基板(p基板、7.5mΩcm)を用いて、温度125℃の熱処理を施す場合、本発明に従い、ポテンシャル障壁を低下させる物質を裏面に付着させたことによって、18分間の熱処理で約9割の銅を析出させることが可能である。
同様に、厚さ725μm(半導体基板の両面から銅を析出させるので実際に必要な拡散距離は362.5μm)の半導体基板(p基板、抵抗率7.5mΩcm)を用いて、温度125℃の熱処理を施す場合、本発明に従い、ポテンシャル障壁を低下させる物質を裏面に付着させたことによって、4時間の熱処理で約9割の銅を析出させることが可能である。
Figure 0005691363
次の工程として、半導体基板裏面に析出した汚染金属を除去する工程を任意に設けることができ、例えばエッチングにより除去する工程を設けることもできる。
なお、上述の説明は、パッケージング工程直前に、半導体基板裏面のポテンシャル障壁を低下させる物質を当該裏面に付着させて半導体基板に熱処理を施す場合を想定しているが、上記熱処理は、パッケージング工程の熱処理を利用することもできる。すなわち、上述の半導体基板裏面のポテンシャル障壁を低下させる物質を、研磨により薄厚化した裏面に付着させ、その後の熱処理(400℃程度)を伴うパッケージング工程を施すことで、半導体基板内部の汚染金属を回路パターンの存在しない裏面側に析出させることができる。あるいは、パッケージング材(モールド樹脂やセラミック)に上述の物質を含有させ、パッケージング工程を施すことでも、同様の効果が期待できる。
図2に示した本発明の発明例に係る工程図に従い、陽イオン化した銅を内部に含むp型半導体基板(p基板、直径200mm、抵抗率7.5mΩcm)の裏面を化学機械研磨した後、半導体基板をシアノイオンCNを含有するシアン化合物の溶液に浸漬し、半導体基板表面・裏面の表面準位密度を低減させる。この段階(熱処理前)での半導体基板表面の銅濃度を全反射蛍光X線分析で測定した結果を表2に示す。シアノイオンの吸着により表面準位密度は低減されるが、銅の表面析出反応は起こっていないため、銅は半導体基板表面に存在せず、すべての結果が検出せず(ND:Not Detected)となった。次に、この半導体基板に対して、熱処理(125℃×2時間×2回)を行うことで、銅を半導体基板表面・裏面に析出させる。この段階での半導体基板表面の銅濃度を全反射蛍光X線分析で測定した結果を発明例として表2に示す。
次に、図3に示した比較例に係る工程図に従い、陽イオン化した銅を内部に含むp型半導体基板に対して熱処理(125℃×2時間×2回)を行うことで、銅を半導体基板表面・裏面に析出させる。そして、半導体基板表面の銅濃度を全反射蛍光X線分析で測定した結果を比較例として表2に示す。
半導体基板表面における銅濃度の測定位置を、図4に示す。
Figure 0005691363
発明例および比較例の各半導体基板(p基板、抵抗率7.5mΩcm)の内部には、半導体基板の裏面の化学機械研磨後に、不純物としての銅が表面濃度換算(内部の不純物が全て表面へ析出した場合の表面濃度)で約100×1010atoms/cm2含まれていた。ここで、半導体基板の厚み方向の中心より表面側の銅は表面に、裏面側の銅は裏面に析出し易いと考えられる(研磨後の基板厚み:725μm)。
発明例では表面側に含まれている銅の約50×1010atoms/cm2に対して、43.5×1010atoms/cm2析出しているので、半導体基板に含まれる銅の大部分が表面および裏面に析出したと考えられる。
一方、比較例の平均析出量は、発明例の平均析出量より低く、半導体基板内部に銅の約半分が残留している。これは、比較例の半導体基板表面・裏面は表面準位密度が高いままであるので、銅の表面析出反応が阻害されたためと考えられる。
以上から、本発明の方法は、化学機械研磨によってp型半導体基板の内部へ取り込まれた銅を析出させる能力が高いことが分かった。

Claims (3)

  1. 表面に回路が形成されるp型半導体基板、あるいは、表面に回路が形成されたp型半導体基板の裏面に、該裏面のポテンシャル障壁を低下させ、かつ、前記裏面の表面準位密度を低減させる物質を付着させた後、前記p型半導体基板に、該p型半導体基板の厚さおよび抵抗率に基づいて決定した温度及び時間の下に熱処理を施すことにより、前記p型半導体基板の内部の重金属である銅を前記裏面に析出させることを特徴とする半導体基板内部の重金属の除去方法。
  2. 前記p型半導体基板の厚さが100μm以下であることを特徴とする請求項1に記載の半導体基板内部の重金属の除去方法。
  3. 前記裏面の表面準位密度を低減させる物質はシアノイオンを含有することを特徴とする請求項1又は2に記載の半導体基板内部の重金属の除去方法。
JP2010226909A 2009-10-09 2010-10-06 半導体基板内部の重金属の除去方法 Active JP5691363B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010226909A JP5691363B2 (ja) 2009-10-09 2010-10-06 半導体基板内部の重金属の除去方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009235340 2009-10-09
JP2009235340 2009-10-09
JP2010226909A JP5691363B2 (ja) 2009-10-09 2010-10-06 半導体基板内部の重金属の除去方法

Publications (2)

Publication Number Publication Date
JP2011100996A JP2011100996A (ja) 2011-05-19
JP5691363B2 true JP5691363B2 (ja) 2015-04-01

Family

ID=43855170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010226909A Active JP5691363B2 (ja) 2009-10-09 2010-10-06 半導体基板内部の重金属の除去方法

Country Status (4)

Country Link
US (1) US8173523B2 (ja)
JP (1) JP5691363B2 (ja)
KR (1) KR101139670B1 (ja)
TW (1) TWI421943B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140179049A1 (en) * 2012-12-20 2014-06-26 Nanogram Corporation Silicon/germanium-based nanoparticle pastes with ultra low metal contamination
JP6855124B2 (ja) * 2017-05-08 2021-04-07 株式会社ディスコ ゲッタリング層形成方法
JP6855125B2 (ja) * 2017-05-08 2021-04-07 株式会社ディスコ ゲッタリング層形成方法
CN117174584A (zh) * 2023-11-01 2023-12-05 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808031A (en) * 1968-05-31 1974-04-30 Chromalloy American Corp Multi-metal corrosion-resistant diffusion coatings
US4716081A (en) * 1985-07-19 1987-12-29 Ercon, Inc. Conductive compositions and conductive powders for use therein
JP3751329B2 (ja) 1994-12-06 2006-03-01 コマツ電子金属株式会社 エピタキシャルウェーハの製造方法
JPH10209168A (ja) * 1997-01-24 1998-08-07 Nec Corp 半導体装置の製造方法
US6059637A (en) * 1997-12-15 2000-05-09 Lsi Logic Corporation Process for abrasive removal of copper from the back surface of a silicon substrate
JP3536649B2 (ja) * 1998-02-20 2004-06-14 信越半導体株式会社 半導体ウエーハ中の重金属不純物を除去する方法およびこの工程を有する半導体ウエーハの製造方法
JP2001015772A (ja) * 1999-06-30 2001-01-19 Hikari Kobayashi 半導体装置の製造方法
KR100407681B1 (ko) * 2000-06-26 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2003007709A (ja) * 2001-06-26 2003-01-10 Shin Etsu Handotai Co Ltd ゲッタリング能力を有するシリコン単結晶ウェーハ及びその製造方法
JP2003017497A (ja) * 2001-07-04 2003-01-17 Nec Corp 半導体装置の製造方法
JP3867014B2 (ja) * 2002-05-20 2007-01-10 コマツ電子金属株式会社 半導体ウェーハの金属汚染評価方法、半導体ウェーハの製造方法、これらの装置およびダミーウェーハ
US6749894B2 (en) * 2002-06-28 2004-06-15 Surface Engineered Products Corporation Corrosion-resistant coatings for steel tubes
JP2004039953A (ja) * 2002-07-05 2004-02-05 Renesas Technology Corp 半導体装置の製造方法
JP3950868B2 (ja) * 2004-04-28 2007-08-01 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP4759948B2 (ja) * 2004-07-28 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006261452A (ja) * 2005-03-17 2006-09-28 Elpida Memory Inc 半導体装置及びその製造方法
US7547796B2 (en) 2005-09-29 2009-06-16 Praxair Technology, Inc. Organometallic compounds, processes for the preparation thereof and methods of use thereof
JP4992246B2 (ja) * 2006-02-22 2012-08-08 株式会社Sumco シリコンウェーハ中のCu評価方法
US20080124924A1 (en) * 2006-07-18 2008-05-29 Applied Materials, Inc. Scheme for copper filling in vias and trenches

Also Published As

Publication number Publication date
US20110086494A1 (en) 2011-04-14
JP2011100996A (ja) 2011-05-19
KR20110039203A (ko) 2011-04-15
TW201133630A (en) 2011-10-01
US8173523B2 (en) 2012-05-08
KR101139670B1 (ko) 2012-05-14
TWI421943B (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
JP4650584B2 (ja) 固体撮像素子およびその製造方法
CN1181532C (zh) 制造半导体器件的方法
JP5418466B2 (ja) 半導体装置およびその製造方法
JP5691363B2 (ja) 半導体基板内部の重金属の除去方法
TW201246298A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for manufacturing solid state imaging device
JP5483906B2 (ja) 半導体装置およびその製造方法
KR20160135771A (ko) 전기화학적 도금 방법들
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
KR101120396B1 (ko) 에피택셜 웨이퍼 및 그 제조방법
TW201001517A (en) Silicon wafer and production method thereof
CN1285764C (zh) 无电电镀溶液
US20120129344A1 (en) Process and apparatus for removal of contaminating material from substrates
CN1832117A (zh) 半导体元件的处理方法以及半导体元件的形成方法
TWI313035B (ja)
JP5630695B2 (ja) 窒化珪素回路基板およびその製造方法
KR20100006906A (ko) 웨이퍼 가공방법
JPH09255991A (ja) 表面処理液および基板表面処理方法
Watanabe et al. Impact of Bonding Sequence on Contact Resistance in Hybrid Bonding of Via-middle TSV Wafer
TW424002B (en) A cleaning method after finishing polishing process of Cu interconnection
TW201432089A (zh) 以金屬鍍覆基材的方法
JP4355785B2 (ja) 半導体装置製造用基板の製造方法および半導体装置の製造方法
CN1889237A (zh) 微电子专用螯合剂的使用方法
JP6333062B2 (ja) 半導体装置の製造方法
JP5470766B2 (ja) 半導体デバイスの製造方法
KR20110003049A (ko) 근접포획능력 증대를 위한 박막 실리콘기판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R150 Certificate of patent or registration of utility model

Ref document number: 5691363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250