JP5686785B2 - 受信器pll管理を伴う機敏なクロッキング - Google Patents

受信器pll管理を伴う機敏なクロッキング Download PDF

Info

Publication number
JP5686785B2
JP5686785B2 JP2012230299A JP2012230299A JP5686785B2 JP 5686785 B2 JP5686785 B2 JP 5686785B2 JP 2012230299 A JP2012230299 A JP 2012230299A JP 2012230299 A JP2012230299 A JP 2012230299A JP 5686785 B2 JP5686785 B2 JP 5686785B2
Authority
JP
Japan
Prior art keywords
frequency
clock signal
interface
clock
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012230299A
Other languages
English (en)
Other versions
JP2013106346A (ja
Inventor
トリパティ ブリジェシュ
トリパティ ブリジェシュ
ジェイ ミレット ティモシー
ジェイ ミレット ティモシー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2013106346A publication Critical patent/JP2013106346A/ja
Application granted granted Critical
Publication of JP5686785B2 publication Critical patent/JP5686785B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/713Spread spectrum techniques using frequency hopping
    • H04B1/7156Arrangements for sequence synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/713Spread spectrum techniques using frequency hopping
    • H04B1/715Interference-related aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H04B15/06Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder by local oscillators of receivers

Description

本発明は、電子装置の分野に関するもので、より詳細には、クロック信号周波数の動的な変更に関する。
近代的な電子装置及びシステムでは、種々の機能的ユニット間に及び外部装置/システムへ多くの信号が搬送される。種々の信号は、データ信号、クロック信号、無線信号、等を含む。そのような信号の周波数は、互いに変化し得る。
多くの場合に、そのような装置の動作中に、種々の信号の周波数が動作中故意に変更されることがある。例えば、所与のクロック信号の周波数は、電力消費を少なくするために下げられるか、又は性能を高めるために上げられる。別の例では、多くのワイヤレス通信装置は、無線キャリア信号の周波数を周期的に変更する周波数ホッピング拡散スペクトル(FHSS)として知られた技術を使用する。無線キャリア信号の周波数の周期的変更がランダム化され、それ故、外部ソースからの干渉が減少される。
上述した電子システム及び装置は、多数の異なる(及び変化する)周波数において信号送信及び受信するように構成されるので、これら信号のうちの少なくとも幾つかの信号の周波数を管理するように回路が実施される。
クロック信号の周波数を動的に変更するための種々の方法及び装置実施形態が開示される。クロック信号の周波数は、電子システム内を搬送される他の信号の周波数との干渉を減少し又は防止するために変更される。クロック信号が選択される周波数は、その基本的周波数及びその高調波が、システム内を搬送される他の信号の周波数に一致しないように選択され、それにより、クロック信号が他の信号と干渉する機会を減少し又は排除する。
第1及び第2のインターフェイスを有する電子システムが意図される。第1のインターフェイスに送信される情報は、それに対応するクロック信号と同期される。第2のインターフェイスでは、そこに搬送される信号の周波数が、ある周波数の信号を含む。第2のインターフェイスに搬送される信号の周波数は、周期的に及び意図的に変更される。第2のインターフェイスに搬送される信号の周波数を変更するのに応答して、第1のインターフェイスに対するクロック信号の周波数は、第2のインターフェイス上の信号との干渉を回避する別の周波数へ変更される。
一実施形態において、電子システムは、少なくとも1つのシリアルインターフェイス、及びワイヤレス通信インターフェイスを備えている。シリアルインターフェイスに送信されるデータは、第1周波数のクロック信号に同期される。情報は、キャリア信号に基づき第2のインターフェイス上を搬送される。キャリア信号の周波数は、周期的に変更される(例えば、拡散スペクトル通信に使用される擬似ランダムシーケンスに基づいて)。一実施形態では、クロック信号の周波数は、キャリア信号の周波数の変化に応答して第1周波数から第2周波数へ変更される(保留又は完了)。別の実施形態では、ワイヤレス通信インターフェイスにおける周波数変化を保留する情報に基づき安全及び非安全クロック周波数のリストが発生される。第2周波数は、それもその関連高調波もキャリア信号の新たな周波数に一致するように選択される。
クロック信号の周波数の変更は、クロック信号を搬送する信号の擬似的アクティビティを回避する仕方で遂行される。一実施形態において、クロック発生回路(例えば、位相固定ループ又はPLL)により出力されるクロック信号は、周波数の変更中に禁止される。別の実施形態において、PLLは、周波数の変更中に遮断される。ある実施形態では、別のクロック信号が、変更中に通常のクロック信号に置き換えられる。そのような実施形態は、グリッチフリーマルチプレクサを使用して、(通常の動作中に)通常のクロック信号を選択するか、又は(通常のクロック信号の周波数変更中に)別のクロック信号を選択する。クロック信号の周波数の変更は、クロックコントロールユニットにより開始される。クロックコントロールユニットは、キャリア信号の周波数を変更すべきであることを指示する情報を別のユニット(例えば、ワイヤレス通信装置の基本帯域ユニット)から受信するのに応答して、或いはどのクロック信号周波数が潜在的な干渉に関して「非安全」周波数であるか指示するリストの変化に応答して、そのような変更を開始する。
本発明の他の態様は、添付図面を参照して以下の詳細な説明を読むことから明らかとなろう。
シリアルインターフェイス及びワイヤレス通信インターフェイスを備えたシステムのブロック図である。 一実施形態によるハードウェア及びソフトウェアコンポーネントを含む図1のシステムの規範的ブロック図である。 一実施形態による規範的なタイミング図である。 あるインターフェイスのクロック信号の周波数を、別のインターフェイスにおける周波数変更に基づき動的に変更する方法の一実施形態を示すフローチャートである。 規範的システムの一実施形態を示すブロック図である。
本発明は、種々の変更を受けそして別の形態でも実施できるが、その特定の実施形態を一例として添付図面に示して以下に詳細に説明する。しかしながら、添付図面及び詳細な説明は、本発明を、ここに開示する特定の形態に限定するものではなく、本発明は、特許請求の範囲に規定される本発明の精神及び範囲内に入る全ての変更、等効物及び代替え物を網羅することを理解されたい。ここに使用する見出しは、編成上の目的に過ぎず、説明の範囲を限定するためのものではない。又、本出願全体にわたって使用される「〜してもよい(may)」という語は、許すという意味(即ち、〜の潜在性があるという意味)で使用されるもので、強制の意味(即ち、〜しなければならないという意味)ではない。同様に、「含む(include)」、「含んでいる(including)」及び「含む(includes)」という語は、含むことを意味するが、それに限定されない。
種々のユニット、回路又は他のコンポーネントは、1つ又は複数のタスクを遂行するように「構成される」ものとして述べる。この点について、「構成される」とは、動作中に1つ又は複数のタスクを遂行する「回路を有する」ことを一般的に意味する構造を広く表現するものである。従って、ユニット/回路/コンポーネントは、そのユニット/回路/コンポーネントが現在オンでなくても、タスクを遂行するように構成することができる。一般的に、「構成される」に対応する構造を形成する回路は、ハードウェア回路を含む。同様に、種々のユニット/回路/コンポーネントは、説明の便宜上、1つ又は複数のタスクを遂行するものとして説明されてもよい。そのような説明は、「構成される」という句を含むものと解釈されねばならない。1つ以上のタスクを遂行するように構成されたユニット/回路/コンポーネントを表現する場合に、そのユニット/回路/コンポーネントに関して35U.S.C.§112、第6節の解釈を引用しないことが明確に意図される。
図1は、ここに述べる実施形態を具現化する規範的装置100を示す。装置100は、種々の装置のいずれでもよい。例えば、装置100は、移動電話、PDA、オーディオ/ビデオプレーヤ、等のポータブル又は移動装置である。ここに述べる実施形態では、装置100は、1つ以上のワイヤレスチャンネルを使用して、他の装置(例えば、他のワイヤレス装置、ワイヤレス周辺装置、セルタワー、アクセスポイント、等)と通信するように構成される。ここで使用する「ワイヤレス装置」とは、ワイヤレス通信を使用して他の装置又はシステムと通信することのできる装置を指す。例えば、装置100は、1つ以上のワイヤレスプロトコル、例えば、802.11x、Bluetooth(登録商標)、WiMax、CDMA、GSM(登録商標)、等を使用して、他の装置とワイヤレス通信するように構成される。又、装置100は、装置100内の入力クロック信号を調整及び/又は変更して、ワイヤレスチャンネルを使用する通信との干渉を減少(又は排除)するようにも構成される。
又、図1に示したように、装置100は、装置100で実行されるアプリケーションにより与えられるグラフィックを表示するように動作できるディスプレイ240を備えている。このアプリケーションは、例えば、ゲーム、インターネットブラウジングアプリケーション、e−メールアプリケーション、電話アプリケーション、生産性アプリケーション、等の種々のアプリケーションのいずれでもよい。このアプリケーションは、装置100のメモリ媒体に記憶される。装置100は、これらのアプリケーションを集合的に実行する中央処理ユニット(CPU)及びグラフィック処理ユニット(GPU)を備えている。
図1に示したように、装置100は、システムオンチップ(SOC)200を備え、これは、プロセッサ202、ディスプレイ回路204及びクロック回路206を含む種々の目的のための部分を備え、それらは、全て、シリアルインターフェイス208(例えば、移動工業プロセッサインターフェイス(MIPI)のような高速シリアルインターフェイス(HSSI))に結合される。HSSI208は、HSSIクロック信号を含む情報をディスプレイ240に与える。例えば、ディスプレイ240は、HSSIクロック信号に基づいてグラフィックを表示する。他の実施形態では、MIPIインターフェイスではなく、ディスプレイポートインターフェイスのような他のインターフェイスが使用される。
SOC200に加えて、装置100は、例えば、NAND210を含む種々の形式のメモリ、ドックインターフェイス220、ディスプレイ240、及びワイヤレス通信を行うためにアンテナ235を使用するワイヤレス通信回路230(例えば、GSM(登録商標)、Bluetooth(登録商標)、WiFi、等のための)も備えている。図示されたように、HSSI208からディスプレイ240に送られる信号と、アンテナを使用するワイヤレス通信との間には干渉が生じ得る。例えば、HSSIクロック信号(例えば、HSSIクロック信号の高調波)は、無線部230により使用される1つ以上のワイヤレス通信チャンネルと干渉し得る。従って、以下に述べるように、この干渉は、HSSIクロック信号を調整することにより軽減又は減少される。
一実施形態において、通信回路230は、周波数ホッピング拡散スペクトル(FHSS)の原理に基づいて動作する。FHSSシステムでは、RF(高周波)キャリア信号の周波数は、他のソースからの干渉をランダム化するため周期的に変更される。周波数の変更は、送信器及び受信器の両方に知られた擬似ランダムシーケンスに基づいて行われる。RFキャリアの周波数は、干渉をランダム化するために周期的に変更されるが、HSSI208(ひいては、そのクロック回路)への接近のために、クロック信号の基本周波数及びその高調波に対してある程度の干渉が生じ得る。しかしながら、ここに述べる種々の実施形態では、通信回路230とアンテナ235との間に搬送されるRFキャリアの周波数の変更に関する情報を受信するのに応答して、HSSI208のクロック周波数を動的に変更することが意図される。通信回路230のRFキャリア信号の周波数の変化に一致するようにHSSI208のクロック周波数を変更することで、クロック信号及びその関連高調波からの干渉を減少又は防止することができる。
種々の実施形態は、SOC200のコンポーネントを含むが、他の実施形態では、2つ以上の集積回路としてコンポーネントが具現化されることに注意されたい。一般的に、SOC200のコンポーネントは、ディスプレイ200のためのホストとみなされる(例えば、図2に示すように)。
更に、ここでは特定の装置実施形態について方法を説明するが、それらの実施形態は、それに限定されるものではない。対照的に、ここに述べる方法は、複数のインターフェイスを有する装置であって、1つのインターフェイスに搬送される信号が別のインターフェイスの信号と潜在的に干渉して、おそらく、性能低下を引き起こすような装置にも適用される。
図2は、装置100のワイヤレス干渉を減少又は除去するのに使用される種々のハードウェア及びソフトウェアロジックを示す。ワイヤレスインターフェイスに搬送される信号との干渉の減少又は除去は、この特定の実施形態では、別のインターフェイスに搬送されるクロック信号の周波数を変更することにより達成される。クロック信号の周波数は、その基本的周波数及びその種々の高調波がワイヤレスインターフェイス上の信号(例えば、RFキャリア信号)の周波数と実質的に一致しないように変更される。
図示されたように、ハードウェア302は、クロック発生回路からクロック信号を受信する高速シリアルインターフェイス回路208と、PLL304(ここでは、「第1クロック」「調整可能なクロック」又は「pll_clk」とも称される)とを備え、又はdsi_clock(ここでは、「第2クロック」又は「スタティッククロック」とも称される)が、グリッチレスmuxであるマルチプレクサ308(以下、「mux308」)を経て送られる。ここに示す実施形態におけるPLL304は、いかなる形式のPLLでもよく、外部ソース(例えば、発振器)から受信されるPLL基準クロック信号に基づいて出力信号であるpll_clk信号を発生する。PLL304は、位相検出器、ローパスフィルタ、電圧制御発振器(VCO)、及びフィードバック路で実施される除算器(図中の‘DIV’)のようなコンポーネントを含む。pll_clk信号の周波数は、この実施形態ではPLL状態マシン310によりコントロールされる除算器の現在除数値に少なくとも一部分依存する。
図示されたように、mux308の出力クロックは、必要に応じてPLL304の周波数の変更も行うPLL状態マシン310による選択に基づいて選択される。PLL状態マシン310は、垂直同期(VSYNC)通知及びPLL更新要求を入力として受け取る。PLL状態マシン310、PLL304及びクロックmux308は、図1に示すクロック回路206に含まれる。
カーネル314(プロセッサ202で実行される)は、シリアルインターフェイスドライバ316を備え、これは、PLL状態マシン310にPLL更新要求を与える。更に、カーネルは、基本帯域ドライバ318も備え、これは、シリアルインターフェイスドライバ316(「ビクティム」又は「ビクティム周波数」とも称されるワイヤレス通信干渉周波数を与えたり除去したりする)、及び基本帯域ファームウェア312(基本帯域ハードウェア311内の)の両方と通信する。一実施形態において、ビクティム周波数は、FHSSを使用する実施形態においてワイヤレスインターフェイス上を搬送されるRFキャリア信号の周波数に対応する。基本帯域ファームウェア312は、FHSSを使用する動作中にどの周波数を使用すべきか決定する。その周波数は、送信器及び受信器により使用される擬似ランダムパターンに基づいて決定される(基本帯域ハードウェア311がそのいずれか又は両方を含む)。擬似ランダムパターンの使用は、送信器と受信器との間で同期され、その両方が同じRFキャリア信号を同時に使用するようにする。RFキャリア信号に対して決定された周波数変更に基づき、基本帯域ファームウェア312は、ビクティム周波数のリストの更新を基本帯域ドライバ318に与える。ビクティム周波数は、使用される厳密なワイヤレスチャンネル(例えば、RFチャンネル)をカバーするだけでなく、シリアルインターフェイスクロックの高調波に対して保護するに充分な余裕も含む。
保留からRAMへのブート又は再開時に、クロックmux308は、dsi_clkを選択する。このクロックは、シリアルインターフェイス208の公称周波数をセットし、PLL304のクロック周波数は、その近くとなる。規範的な周波数は、256.5MHz、342MHz、及び513MHzである。このとき、シリアルインターフェイスドライバ316により維持されたビクティム周波数のリストは空であり、そして通信センタ324により維持されたビクティム周波数のリストは、最新となるべくクリアされる。PLL304は、dsi_clk又はdsi_clk付近の指定周波数にロックし、次いで、クロックmux308は、PLLの出力を、シリアルインターフェイス208のクロックとして選択する。
動作が続くにつれて、ワイヤレス通信無線が近い将来に異なるビクティム周波数に依存することを決定している基本帯域ファームウェア312は、ビクティム周波数の更新されたリストを、基本帯域ドライバ318を経て通信センタ324へ送信する。通信センタ324は、基本帯域ファームウェア312からのビクティム更新を変更するか、又はそれを基本帯域ドライバ318へ通過させる。
従って、基本帯域ドライバは、ビクティム周波数をシリアルインターフェイスドライバ316に追加するか又はそこから除去する。シリアルインターフェイスドライバ316は、それに応じてアクティブなビクティム周波数のリストを更新し、次いで、考えられるPLL周波数のリストをサーチして、安全な選択(例えば、ビクティム周波数のワイヤレス通信干渉を除去又は減少する選択)を見出す。
PLL周波数の安全な選択が変化した場合には、シリアルインターフェイスドライバ316がPLL更新要求をPLL状態マシン310に送信する。この特定実施形態においてPLL更新要求が保留であるときには、PLL状態マシンは、ディスプレイサブシステムからの次のVSYNCを待機する。VSYNC信号が受信された後に、PLL状態マシン310は、クロックmux308をdsi_clkにスイッチすることにより中間状態に入る。中間状態にある間に、PLL状態マシン310は、ロックプロセスを開始するようにPLL設定(例えば、除数)を更新する。PLL304が新たな周波数にロックされた後に、クロックmux308は、PLL304へ変更されて戻り、従って、中間状態を出て、PLL304から(新たな周波数で)HSSI208に与えられるクロック信号で通常の動作を再開する。実際のロック時間はPLL設計に依存するが、種々の実施形態では100μs以内に生じる。
あるケースでは、PLL304は、実際上、次の安全PLL周波数へ切り換える少なくとも一部分中に遮断される。一実施形態では、これは、PLL基準クロックをゲート作動することで達成される。切り換えの少なくとも一部分中にPLL304を完全にパワーダウンすることは、ある実施形態でも考えられる。そのような実施形態では、PLL304は、所定の時間中、パワーダウンしたままであり、その後、再びパワーアップされて、新たな周波数にロックする。
他のケースでは、PLL304がアクティブのままであるが、pll_clk信号は、clk信号としてHSSI208へ送られることが阻止される(mux308、他のゲート回路、又はその両方により)。これは、1つのPLL状態マシン310が新たな周波数を選択するための情報を与える遅延を伴わずに、PLL304が新たな周波数へのロックを開始できるようにする。
一般的に、pll_clkのゲート動作は、clk信号路に対する擬似的アクティビティを防止してHSSI208における誤った動作を防止するように適当な仕方で達成される。
図3は、一実施形態について変更を示すタイミング図である。明らかなように、PLL状態マシン310は、古いクロック周波数はもはや安全でない(又はビクティム周波数のリストに基づいて安全でないと予想される)という指示に応答して、PLL304の古いクロック周波数をdsi_clock(この例では、256.5MHz)へ変更する。(クロックmux308の選択された入力を変更することにより)クロック周波数をdsi_clockへ変更することは、変更と変更との間に3ないし4の欠落クロックサイクルを含む。dsi_clock信号は、PLL304が安全と考えられる新たな周波数にロックするところの所定時間周期中に別のクロック信号として与えられる。ここに示す例では、ディスプレイ240に与えられるVSYNCは、中間状態にあるハードウェアと一致する(例えば、pll_clkがclk信号として与えられないとき)。PLL304が新たな周波数にロックした後に、dsi_clkからPLL304への切り換えが生じ、クロックmux308の選択された入力の変更中に3ないし4の欠落クロックサイクルを伴う。このようにクロック信号の周波数を変更することは、ディスプレイ240に誤った形態で情報を表示させる擬似的アクティビティを伴うことなく、行うことができる。
図4は、クロック信号の周波数を、ワイヤレスチャンネル/インターフェイスにおける周波数変化に応答して動的に変更する方法の一実施形態のフローチャートである。クロック信号の周波数変更は、ワイヤレスインターフェイスにより受信され又は送信される信号との干渉を減少又は排除するために遂行される。
図示された実施形態において、方法400は、ワイヤレスチャンネルにより使用されるべき周波数に関する情報を受け取ることで始まる(ブロック405)。一実施形態では、周波数は、FHSS動作に従って周期的変化を受けるRFキャリア信号の周波数である。図2の実施形態によれば、基本帯域ユニットで動作する基本帯域ファームウェアによってリストが作成され、そして基本帯域ドライバへ送られる。或いは又、他のハードウェア、ソフトウェア、又はファームウェアを使用して、そのようなリストを発生してもよい。
リストを与えることで、クロック信号動作に対して安全及び非安全である周波数のリストが更新される(ブロック410)。非安全周波数は、クロック信号動作が、ワイヤレスチャンネル上を搬送される信号との干渉を引き起こすことのある周波数である。更に、非安全周波数は、クロック信号の基本周波数又は高調波が、ワイヤレスチャンネル上を搬送される信号と潜在的に干渉し得るような周波数である。対照的に、安全周波数とは、干渉が予想されない周波数である。ある実施形態では、安全周波数又は非安全周波数に対してリストが構成される。
安全及び/又は非安全クロック周波数のリストの更新に応答して、クロック信号の周波数を変更する判断がなされる。特に、そのような変更は、ワイヤレス動作の今度の周波数の1つがクロック信号の現在の動作周波数、又はその関連高調波の1つに対応する場合に行われる。クロック信号の周波数を変更する判断がなされた場合には、クロックコントロールユニットが、クロックを与えるように構成されたクロックジェネレータ(例えば、PLL)の出力からマルチプレクサの選択を変更して、別のクロック信号を選択する(ブロック415)。別のクロック信号は、固定周波数を有し、そして古いクロック周波数での不連続動作と新しいクロック周波数での再開動作との間の所定の期間中に使用されるだけである。
通常のクロック信号から別のクロック信号へマルチプレクサの選択を変更するのに続いて、クロックコントロールユニットは、PLLにより出力される通常のクロック信号への周波数の変更を開始する(ブロック420)。一実施形態において、クロックコントロールユニットは、PLLの除算器の除数を変更し、周波数の変更を生じさせる。クロックコントロールユニットが除数を変更した後に、PLLは、最終的に、新たな周波数にロックする(ブロック425)。新たな周波数において通常のクロック信号を使用して動作を再開することは、クロックコントロールユニットがマルチプレクサにPLLの出力を選択させたときに行われる(ブロック430)。新たな周波数におけるクロックの動作は、その周波数が安全周波数であるともはや指示されなくなるまで続けられる。
他のインターフェイスに送信される信号の周波数を変更するのに応答してクロック周波数を動的に変更するための種々の方法及び装置の実施形態も考えられ、意図されることに注意されたい。例えば、一実施形態において、クロック信号は、ワイヤレスインターフェイスのRFキャリアへの保留変更に応答して変更される。更に、切り換え中にクロック発生回路を取り扱う方法は、実施形態ごとに異なってもよい。例えば、一実施形態では、PLLの出力は、ゲート作動されるが、PLLは動作を継続する。別の実施形態では、PLLは、短時間で遮断された後、再びパワーオンされ、新たな周波数にロックする。更に、ある実施形態では、切り換え中に別のクロック信号をシリアルインターフェイスに与えるが、切り換え中にクロック信号が与えられず動作を短時間中止するような他の実施形態も考えられ、意図される。
図5は、システム150の一実施形態のブロック図である。ここに示す実施形態では、システム150は、外部メモリ152に結合されたIC5の少なくとも1つのインスタンスを含む。ここに示す実施形態のIC5は、図1に示すSOC200のような特徴を含むICである。IC5は、1つ以上の周辺装置154にも結合される。電源156も設けられ、IC5に供給電圧を、そしてメモリ152及び/又は周辺装置154に1つ以上の供給電圧を供給する。ある実施形態では、IC5の2つ以上のインスタンスが含まれてもよい(そして2つ以上の外部メモリ152も含まれてもよい)。
周辺装置154は、システム150の形式に基づいて、望ましい回路を含む。例えば、一実施形態において、システム150は、移動装置(例えば、パーソナルデジタルアシスタント(PDA)、スマートホン、等)であり、周辺装置154は、種々の形式のワイヤレス通信のための装置、例えば、wifi、Bluetooth(登録商標)、セルラー、グローバルポジショニングシステム、等)を含む。又、周辺装置154は、RAM記憶装置、ソリッドステート記憶装置又はディスク記憶装置を含めて付加的な記憶装置も含む。周辺装置154は、タッチディスプレイスクリーン又はマルチタッチディスプレイスクリーンを含むディスプレイスクリーン、キーボード又は他の入力装置、マイクロホン、スピーカ、等のユーザインターフェイス装置を含む。他の実施形態では、システム150は、いかなる形式のコンピューティングシステム(例えば、デスクトップパーソナルコンピュータ、ラップトップ、ワークステーション、ネットトップ、等)でもよい。
以上、本発明の実施形態を詳細に説明したが、以上の開示を完全に理解すれば、種々の変更や修正が当業者に明らかになろう。そのような変更や修正は、全て、特許請求の範囲内に包含されるものとする。
5:集積回路
100:装置
152:外部メモリ
154:周辺装置
156:電源
200:システムオンチップ(SOC)
202:プロセッサ
204:ディスプレイ回路
206:クロック回路
208:高速シリアルインターフェイス(HSSI)
220:ドックインターフェイス
230:ワイヤレス通信回路
235:アンテナ
240:ディスプレイ
302:ハードウェア
308:マルチプレクサ
310:PLL状態マシン
311:基本帯域ハードウェア
312:基本帯域ファームウェア
314:カーネル
316:シリアルインターフェイスドライバ
318:基本帯域ドライバ

Claims (17)

  1. 第1のインターフェイスのための位相固定ループ(PLL)によって発生される第1のクロック信号を与える段階と、
    信号を第3の周波数で第2のインターフェイスに搬送すべきであるとの決定に応答して前記第1のクロック信号の周波数を第1の周波数から第2の周波数へ変更する段階と、
    を備え、前記第1のクロック信号の周波数を変更することは、前記第1の周波数から前記第2の周波数への移行中に中間状態で前記第1のクロック信号の信号路を配置することを含み、前記中間状態にあるときに第2のクロック信号が前記信号路上で与えられる、方法。
  2. 前記第1のクロック信号の周波数を変更することは、前記PLLを遮断することを含む、請求項1に記載の方法。
  3. 前記クロック信号の周波数を変更することは、前記PLLの出力を禁止することを含む、請求項1に記載の方法。
  4. 前記PLLの出力を禁止することは、前記信号経路に搬送されるべき第4の周波数を有する前記第2のクロック信号をマルチプレクサが選択することを含み、そして前記第2の周波数への変更は、前記マルチプレクサが、前記第2のクロック信号を選択するのに続いてPLLの出力を選択することを含む、請求項3に記載の方法。
  5. 前記第2のクロック信号及びその高調波による、前記第2のインターフェイスに搬送される信号との干渉を回避するために、前記第4の周波数において前記第2のクロック信号を選択することを含む、請求項4に記載の方法。
  6. 中間状態で前記第1クロック信号の信号路を所定期間中配置する段階を更に備えた、請求項1に記載の方法。
  7. 前記第1のクロック信号を所定期間中ゲート作動する段階を更に備えた、請求項6に記載の方法。
  8. 前記第1のクロック信号の周波数を、無線インターフェイスに搬送される信号の周波数に基づいてセットする段階を更に備えた、請求項1に記載の方法。
  9. 第1のクロック信号を発生するPLLを有するクロック発生回路から前記第1のクロック信号を受信するように結合された第1のインターフェイスを備え、この第1のインターフェイスにおけるデータ送信は、前記第1のクロック信号と同期され、
    前記クロック発生回路に結合されたクロックコントロール回路を更に備え、このクロックコントロール回路は、信号が第3の周波数において第2のインターフェイスに搬送されるという指示を受け取るのに応答して第1のクロック信号の周波数を第1の周波数から第2の周波数へ変更するように構成され、更に、クロックコントロール回路は、前記第1のクロック信号の周波数を変更するときに前記第1のクロック信号がクロック信号路を経て前記第1のインターフェイスへ送られるのを禁止し、前記第1のクロック信号が禁止されている間、前記クロック信号路上の第2のクロック信号を提供するように構成された、装置。
  10. 前記クロックコントロール回路は、前記第1のクロック信号が前記第1の周波数から第2の周波数へ移行される切り換え期間中に、クロック信号路を経て送られる前記第2のクロック信号をマルチプレクサに選択させるように構成された、請求項9に記載の装置。
  11. 前記クロックコントロール回路は、前記第1のクロック信号を第2の周波数へ移行するのに続いて前記第1のクロック信号をマルチプレクサに選択させるように構成された、請求項10に記載の装置。
  12. 前記クロックコントロール回路は、前記第1周波数から第2周波数への移行中の所定の時間中に前記PLLを遮断するように構成される、請求項9に記載の装置。
  13. 前記第1のインターフェイスに関連した第1のインターフェイスユニット、及び前記第2のインターフェイスに関連した第2のインターフェイスユニットを更に備え、その第2のインターフェイスユニットは、前記第2のインターフェイスに搬送される信号との干渉を引き起こすことなく前記第1のクロック信号が動作できる周波数を指示する情報を前記第1のインターフェイスユニットに与えるように構成された、請求項9に記載の装置。
  14. 前記第1のインターフェイスは、シリアルインターフェイスであり、そのシリアルインターフェイスに送信される情報は、前記第1のクロック信号に同期され、前記第2のインターフェイスは、キャリア信号に関する情報を搬送するように構成された無線インターフェイスであり、更に、前記キャリア信号の周波数は、周期的に変化する、請求項9に記載の装置。
  15. 前記クロックコントロール回路は、前記キャリア信号の周波数に基づいて前記第1のクロック信号の周波数を選択するように構成された、請求項14に記載の装置。
  16. キャリア信号の次の周波数を決定するように構成された基本帯域ユニットと、
    前記基本帯域ユニットがキャリア信号の次の周波数の指示を与えるのに応答して前記第1のクロック信号の周波数を変更する要求を前記クロックコントロール回路へ搬送するように構成された処理ユニットと、
    を更に備えた請求項14に記載の装置。
  17. 前記処理ユニットは、無線インターフェイスに干渉を生じることなく前記第1のクロック信号が安全にセットできる周波数のリストを維持するように構成され、更に、前記処理ユニットは、前記基本帯域ユニットがキャリア信号の次の周波数の指示を与えるのに応答して前記周波数のリストを更新するように構成された、請求項16に記載の装置。
JP2012230299A 2011-11-14 2012-09-28 受信器pll管理を伴う機敏なクロッキング Expired - Fee Related JP5686785B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161559339P 2011-11-14 2011-11-14
US61/559,339 2011-11-14
US13/435,033 US8644782B2 (en) 2011-11-14 2012-03-30 Agile clocking with receiver PLL management
US13/435,033 2012-03-30

Publications (2)

Publication Number Publication Date
JP2013106346A JP2013106346A (ja) 2013-05-30
JP5686785B2 true JP5686785B2 (ja) 2015-03-18

Family

ID=47178475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012230299A Expired - Fee Related JP5686785B2 (ja) 2011-11-14 2012-09-28 受信器pll管理を伴う機敏なクロッキング

Country Status (9)

Country Link
US (1) US8644782B2 (ja)
EP (1) EP2592522A3 (ja)
JP (1) JP5686785B2 (ja)
KR (1) KR101456749B1 (ja)
CN (1) CN103107810B (ja)
AU (1) AU2012227271B2 (ja)
BR (1) BR102012024573A2 (ja)
TW (1) TWI506960B (ja)
WO (1) WO2013074200A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117531A1 (ja) * 2011-03-01 2012-09-07 富士通株式会社 クロックジェネレータ及びそれを含むシステム
CN108519792B (zh) * 2012-12-13 2021-11-26 相干逻辑公司 时钟发生电路的重新配置
US9510213B2 (en) * 2013-04-04 2016-11-29 St-Ericsson Sa Methods and systems for interference immunity using frequency allocation lists in devices having embedded systems
KR102035986B1 (ko) * 2013-11-13 2019-10-24 삼성전자 주식회사 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템
JP6060885B2 (ja) 2013-12-11 2017-01-18 ブラザー工業株式会社 給送装置及び画像記録装置
US9411360B2 (en) * 2014-01-13 2016-08-09 Apple Inc. Method to manage current during clock frequency changes
US20160364363A1 (en) * 2015-06-11 2016-12-15 Qualcomm Incorporated Dynamic interface management for interference mitigation
US9934190B2 (en) 2015-06-11 2018-04-03 Qualcomm Incorporated Dynamic interface management for interference mitigation
KR20170016255A (ko) * 2015-08-03 2017-02-13 삼성전자주식회사 동작 중에 클락을 변경할 수 있는 데이터 송신 장치 및 이를 포함하는 데이터 인터페이스 시스템
CN105357033B (zh) * 2015-10-16 2019-04-05 华为技术有限公司 一种减小移动产业处理器接口对通信质量干扰的方法和装置
CN106921761B (zh) * 2015-12-25 2020-03-03 小米科技有限责任公司 显示组件及电子设备
CN106160760B (zh) * 2016-07-29 2019-09-27 维沃移动通信有限公司 一种周期性信号的谐波抑制方法及移动终端
KR102223032B1 (ko) 2017-03-27 2021-03-04 삼성전자주식회사 디스플레이 구동 장치
KR102309160B1 (ko) 2017-08-09 2021-10-06 삼성전자주식회사 클럭을 변경시키는 전자 장치
CN111601325B (zh) * 2018-10-23 2023-03-31 Oppo广东移动通信有限公司 电磁干扰控制方法及相关装置
GB2580134B (en) * 2018-12-21 2021-04-21 Graphcore Ltd Controlling a processor clock
KR20200143910A (ko) * 2019-06-17 2020-12-28 삼성전자주식회사 이미지 장치 및 그 구동 방법
CN110221650B (zh) * 2019-06-18 2021-04-09 中国人民解放军国防科技大学 一种适用于高性能网络处理器芯片的时钟发生器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941174A (en) 1988-04-19 1990-07-10 General Electric Company Digital radio with security system for selectively enabling software controlled options
JP2507833B2 (ja) 1990-12-25 1996-06-19 三菱電機株式会社 マイクロコンピュ−タ
JPH0870258A (ja) * 1994-09-30 1996-03-12 Matsushita Electric Ind Co Ltd 無線装置
US6738429B1 (en) 1999-06-01 2004-05-18 Harris Corporation Decision-directed carrier frequency detector and method for QAM
US6636575B1 (en) * 1999-08-05 2003-10-21 Koninklijke Philips Electronics N.V. Cascading PLL units for achieving rapid synchronization between digital communications systems
US6567654B1 (en) * 1999-10-28 2003-05-20 Matsushita Electronic Components De Baja California, S.A. De C.V. Elimination of spurious signals in double conversion tuner using a dynamic intermediate frequency and a preselected crystal reference frequency
JP4326100B2 (ja) * 2000-01-28 2009-09-02 富士通マイクロエレクトロニクス株式会社 ホットプラグに対応したクロック切替回路
JP2001217743A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd データ通信装置
JP2002290340A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 情報処理装置、クロック制御方法
US6999723B2 (en) * 2001-11-29 2006-02-14 Kyocera Wireless Corp. System and method for reducing the effects of clock harmonic frequencies
KR100510519B1 (ko) * 2003-02-05 2005-08-26 삼성전자주식회사 향상된 위상 락/언락 검출 기능을 가지는 pll
US7315957B1 (en) * 2003-12-18 2008-01-01 Nvidia Corporation Method of providing a second clock while changing a first supplied clock frequency then supplying the changed first clock
US7634028B2 (en) 2004-05-27 2009-12-15 Silicon Laboratories Inc. Selecting clock frequencies for baseband devices
US7515666B2 (en) 2005-07-29 2009-04-07 International Business Machines Corporation Method for dynamically changing the frequency of clock signals
JP4861654B2 (ja) * 2005-07-29 2012-01-25 東芝モバイルディスプレイ株式会社 通信装置及び通信方法、通信プログラム
US7827430B2 (en) * 2006-07-26 2010-11-02 Broadcom Corporation Integrated circuit with interpolation to avoid harmonic interference
US7443250B2 (en) 2006-09-29 2008-10-28 Silicon Laboratories Inc. Programmable phase-locked loop responsive to a selected bandwidth and a selected reference clock signal frequency to adjust circuit characteristics
JP2009038778A (ja) * 2007-08-06 2009-02-19 Nec Electronics Corp Vco回路及びそれを用いたpll回路
JP4404122B2 (ja) 2007-09-07 2010-01-27 セイコーエプソン株式会社 高速シリアルインターフェース回路及び電子機器
US7800451B2 (en) 2008-08-20 2010-09-21 Silicon Laboratories Inc. Frequency adjustment for clock generator
JP2010118803A (ja) * 2008-11-12 2010-05-27 Toyota Industries Corp Pll回路
JP2010141538A (ja) * 2008-12-10 2010-06-24 Toshiba Corp 電子機器、及び表示制御方法
US8228431B2 (en) * 2009-08-31 2012-07-24 Silicon Laboratories Inc. Digital phase lock loop configurable as a frequency estimator
EP2333972B1 (en) 2009-12-10 2012-08-29 Nxp B.V. Electronic circuit frequency generation

Also Published As

Publication number Publication date
AU2012227271B2 (en) 2014-10-23
JP2013106346A (ja) 2013-05-30
TWI506960B (zh) 2015-11-01
TW201320612A (zh) 2013-05-16
CN103107810A (zh) 2013-05-15
AU2012227271A1 (en) 2013-05-30
EP2592522A3 (en) 2017-07-19
US8644782B2 (en) 2014-02-04
CN103107810B (zh) 2016-05-18
KR101456749B1 (ko) 2014-10-31
BR102012024573A2 (pt) 2013-09-03
KR20130054132A (ko) 2013-05-24
US20130120037A1 (en) 2013-05-16
EP2592522A2 (en) 2013-05-15
WO2013074200A1 (en) 2013-05-23

Similar Documents

Publication Publication Date Title
JP5686785B2 (ja) 受信器pll管理を伴う機敏なクロッキング
JP5997029B2 (ja) 機能ブロックを含むSoCのクロック制御方法、それを具現したSoC、及びそれを含む半導体システム
US7434083B1 (en) Method and apparatus for the generation and control of clock signals
EP3268837B1 (en) Apparatus and method for glitch-free clock switching
US8417983B2 (en) Adjusting a device clock source to reduce wireless communication interference
US8768278B2 (en) Switching a PLL clock source to reduce wireless communication interference
US8456206B2 (en) Phase-locked loop lock detect
US9880608B2 (en) Application processor for adjusting clock signal using hardware power management unit and devices including the same
US10147464B1 (en) Managing power state in one power domain based on power states in another power domain
KR102325388B1 (ko) 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로
US8571502B2 (en) Adjusting PLL clock source to reduce wireless communication interference
US9343126B2 (en) Frequency selection granularity for integrated circuits
KR20150134484A (ko) 무선 통신 장치 및 무선 통신 장치에 포함되는 디스플레이 장치의 구동 방법
US8310291B2 (en) DLL having a different training interval during a voltage change
WO2015200604A1 (en) Systems and methods for conserving power in a universal serial bus (usb)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150120

R150 Certificate of patent or registration of utility model

Ref document number: 5686785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees