JP2013106346A - 受信器pll管理を伴う機敏なクロッキング - Google Patents
受信器pll管理を伴う機敏なクロッキング Download PDFInfo
- Publication number
- JP2013106346A JP2013106346A JP2012230299A JP2012230299A JP2013106346A JP 2013106346 A JP2013106346 A JP 2013106346A JP 2012230299 A JP2012230299 A JP 2012230299A JP 2012230299 A JP2012230299 A JP 2012230299A JP 2013106346 A JP2013106346 A JP 2013106346A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock signal
- interface
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
- H04B1/7156—Arrangements for sequence synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
- H04B1/715—Interference-related aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
- H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
- H04B15/06—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder by local oscillators of receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Noise Elimination (AREA)
- Transceivers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
【解決手段】一実施形態において、第1のインターフェイスに搬送されるデータは、第1の周波数のクロック信号に同期される。信号は、別の周波数で第2のインターフェイスに搬送される。第2のインターフェイスに信号が搬送される周波数の変更に応答して、第1のインターフェイスに関連したクロックコントロールユニットが、第2の周波数へのクロック信号の変更を開始する。第2の周波数は、第2のインターフェイスに信号が搬送される周波数との干渉を生じないように選択される。クロック周波数の変更は、インターフェイスのクロックラインにおける擬似的アクティビティを防止するように遂行される。
【選択図】図4
Description
100:装置
152:外部メモリ
154:周辺装置
156:電源
200:システムオンチップ(SOC)
202:プロセッサ
204:ディスプレイ回路
206:クロック回路
208:高速シリアルインターフェイス(HSSI)
220:ドックインターフェイス
230:ワイヤレス通信回路
235:アンテナ
240:ディスプレイ
302:ハードウェア
308:マルチプレクサ
310:PLL状態マシン
311:基本帯域ハードウェア
312:基本帯域ファームウェア
314:カーネル
316:シリアルインターフェイスドライバ
318:基本帯域ドライバ
Claims (20)
- 第1のインターフェイスのための第1のクロック信号を与える段階と、
信号を第3の周波数で第2のインターフェイスに搬送すべきであるとの決定に応答して前記第1のクロック信号の周波数を第1の周波数から第2の周波数へ変更する段階と、
を備え、前記第1のクロック信号の周波数を変更することは、前記第1の周波数から前記第2の周波数への移行中に中間状態で前記第1のクロック信号の信号路を配置することを含む、方法。 - 前記第1のクロック信号の周波数を変更することは、中間状態にあるときに位相固定ループ(PLL)を遮断することを含み、そのPLLは、前記第1のクロック信号を発生するように構成された、請求項1に記載の方法。
- 前記クロック信号の周波数を変更することは、中間状態にあるときに位相固定ループ(PLL)の出力を禁止することを含み、そのPLLは、前記第1のクロック信号を発生するように構成された、請求項1に記載の方法。
- 前記PLLの出力を禁止することは、前記信号経路に搬送されるべき第4の周波数を有する第2のクロック信号をマルチプレクサが選択することを含み、そして前記第2の周波数への変更は、前記マルチプレクサが、前記第2のクロック信号を選択するのに続いてPLLの出力を選択することを含む、請求項3に記載の方法。
- 前記第2のクロック信号及びその高調波による、前記第2のインターフェイスに搬送される信号との干渉を回避するために、前記第4の周波数において前記第2のクロック信号を選択することを含む、請求項4に記載の方法。
- 中間状態で前記第1クロック信号の信号路を所定期間中配置する段階を更に備えた、請求項1に記載の方法。
- シリアルインターフェイスのための別のクロック信号を所定期間中与える段階を更に備えた、請求項6に記載の方法。
- 前記クロック信号を所定期間中ゲート作動する段階を更に備えた、請求項6に記載の方法。
- 前記クロック信号の周波数を、無線インターフェイスに搬送される信号の周波数に基づいてセットする段階を更に備えた、請求項1に記載の方法。
- クロック発生回路から第1のクロック信号を受信するように結合された第1のインターフェイスを備え、この第1のインターフェイスにおけるデータ送信は、前記第1のクロック信号と同期され、
前記クロック発生回路に結合されたクロックコントロール回路を更に備え、このクロックコントロール回路は、信号が第3の周波数において第2のインターフェイスに搬送されるという指示を受け取るのに応答して第1のクロック信号の周波数を第1の周波数から第2の周波数へ変更するように構成され、更に、クロックコントロール回路は、前記第1のクロック信号の周波数を変更するときに前記第1のクロック信号がクロック信号路を経て前記第1のインターフェイスへ送られるのを禁止するように構成された、装置。 - 前記クロックコントロール回路は、前記第1のクロック信号が前記第1の周波数から第2の周波数へ移行される切り換え期間中に、信号路を経て送られる第2のクロック信号をマルチプレクサに選択させるように構成された、請求項10に記載の装置。
- 前記クロックコントロール回路は、前記第1のクロック信号を第2の周波数へ移行するのに続いて前記第1のクロック信号をマルチプレクサに選択させるように構成された、請求項11に記載の装置。
- 前記クロックコントロール回路は、前記第1周波数から第2周波数への移行中の所定の時間中に位相固定ループ(PLL)を遮断するように構成され、そのPLLは、前記第1のクロック信号を発生するように構成される、請求項10に記載の装置。
- 前記第1のインターフェイスに関連した第1のインターフェイスユニット、及び前記第2のインターフェイスに関連した第2のインターフェイスユニットを更に備え、その第2のインターフェイスユニットは、前記第2のインターフェイスに搬送される信号との干渉を引き起こすことなく前記第1のクロック信号が動作できる周波数を指示する情報を前記第1のインターフェイスユニットに与えるように構成された、請求項10に記載の装置。
- 前記第1のインターフェイスは、シリアルインターフェイスであり、そのシリアルインターフェイスに送信される情報は、前記第1のクロック信号に同期され、前記第2のインターフェイスは、キャリア信号に関する情報を搬送するように構成された無線インターフェイスであり、更に、前記キャリア信号の周波数は、周期的に変化する、請求項10に記載の装置。
- 前記クロックコントロール回路は、前記キャリア信号の周波数に基づいて前記第1のクロック信号の周波数を選択するように構成された、請求項15に記載の装置。
- キャリア信号の次の周波数を決定するように構成された基本帯域ユニットと、
前記基本帯域ユニットがキャリア信号の次の周波数の指示を与えるのに応答して前記第1のクロック信号の周波数を変更する要求を前記クロックコントロール回路へ搬送するように構成された処理ユニットと、
を更に備えた請求項15に記載の装置。 - 前記処理ユニットは、無線インターフェイスに干渉を生じることなく前記第1のクロック信号が安全にセットできる周波数のリストを維持するように構成され、更に、前記処理ユニットは、前記基本帯域ユニットがキャリア信号の次の周波数の指示を与えるのに応答して前記周波数のリストを更新するように構成された、請求項17に記載の装置。
- デジタルデータを搬送するための第1手段と、
高周波(RF)キャリア信号上でデータをワイヤレスに受け取り且つ搬送するための第2手段であって、前記RFキャリア信号の周波数を周期的に変更するように構成された第2手段と、
クロック信号を発生するための第3手段であって、前記第1手段に搬送されるデータがクロック信号に同期されるような第3手段と、
前記第2手段が前記RFキャリア信号の周波数を変更するのに応答してクロック信号の周波数を変更するための第4手段と、
を備えたシステム。 - 前記RFキャリア信号の次の周波数を決定し、前記第2手段が前記RFキャリア信号の周波数を変更するようにさせ、そして前記次の周波数への前記RFキャリア信号の周波数の変更を指示するための第5手段と、
前記クロック信号の安全周波数のリストを維持し、そして前記第5手段が前記安全周波数のリストに基づいて第1周波数から第2周波数へのRF信号の周波数の変更を指示するのに応答して、前記第4手段がクロック信号の周波数を変更させるための第6手段と、
を更に備えた請求項19に記載のシステム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161559339P | 2011-11-14 | 2011-11-14 | |
US61/559,339 | 2011-11-14 | ||
US13/435,033 US8644782B2 (en) | 2011-11-14 | 2012-03-30 | Agile clocking with receiver PLL management |
US13/435,033 | 2012-03-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013106346A true JP2013106346A (ja) | 2013-05-30 |
JP5686785B2 JP5686785B2 (ja) | 2015-03-18 |
Family
ID=47178475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012230299A Expired - Fee Related JP5686785B2 (ja) | 2011-11-14 | 2012-09-28 | 受信器pll管理を伴う機敏なクロッキング |
Country Status (9)
Country | Link |
---|---|
US (1) | US8644782B2 (ja) |
EP (1) | EP2592522A3 (ja) |
JP (1) | JP5686785B2 (ja) |
KR (1) | KR101456749B1 (ja) |
CN (1) | CN103107810B (ja) |
AU (1) | AU2012227271B2 (ja) |
BR (1) | BR102012024573A2 (ja) |
TW (1) | TWI506960B (ja) |
WO (1) | WO2013074200A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9637334B2 (en) | 2013-12-11 | 2017-05-02 | Brother Kogyo Kabushiki Kaisha | Feed apparatus and image recording apparatus |
JP2022505598A (ja) * | 2018-10-23 | 2022-01-14 | オッポ広東移動通信有限公司 | 電磁干渉制御方法及び装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012117531A1 (ja) * | 2011-03-01 | 2012-09-07 | 富士通株式会社 | クロックジェネレータ及びそれを含むシステム |
JP2016508258A (ja) * | 2012-12-13 | 2016-03-17 | コーヒレント・ロジックス・インコーポレーテッド | 多重周波数多重プロセッサシステムのためのクロック分配ネットワーク |
US9510213B2 (en) * | 2013-04-04 | 2016-11-29 | St-Ericsson Sa | Methods and systems for interference immunity using frequency allocation lists in devices having embedded systems |
KR102035986B1 (ko) * | 2013-11-13 | 2019-10-24 | 삼성전자 주식회사 | 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템 |
US9411360B2 (en) * | 2014-01-13 | 2016-08-09 | Apple Inc. | Method to manage current during clock frequency changes |
US20160364363A1 (en) * | 2015-06-11 | 2016-12-15 | Qualcomm Incorporated | Dynamic interface management for interference mitigation |
US9934190B2 (en) | 2015-06-11 | 2018-04-03 | Qualcomm Incorporated | Dynamic interface management for interference mitigation |
KR20170016255A (ko) * | 2015-08-03 | 2017-02-13 | 삼성전자주식회사 | 동작 중에 클락을 변경할 수 있는 데이터 송신 장치 및 이를 포함하는 데이터 인터페이스 시스템 |
CN105357033B (zh) * | 2015-10-16 | 2019-04-05 | 华为技术有限公司 | 一种减小移动产业处理器接口对通信质量干扰的方法和装置 |
CN106921761B (zh) * | 2015-12-25 | 2020-03-03 | 小米科技有限责任公司 | 显示组件及电子设备 |
CN106160760B (zh) * | 2016-07-29 | 2019-09-27 | 维沃移动通信有限公司 | 一种周期性信号的谐波抑制方法及移动终端 |
KR102223032B1 (ko) | 2017-03-27 | 2021-03-04 | 삼성전자주식회사 | 디스플레이 구동 장치 |
KR102309160B1 (ko) * | 2017-08-09 | 2021-10-06 | 삼성전자주식회사 | 클럭을 변경시키는 전자 장치 |
GB2580134B (en) * | 2018-12-21 | 2021-04-21 | Graphcore Ltd | Controlling a processor clock |
KR20200143910A (ko) * | 2019-06-17 | 2020-12-28 | 삼성전자주식회사 | 이미지 장치 및 그 구동 방법 |
CN110221650B (zh) * | 2019-06-18 | 2021-04-09 | 中国人民解放军国防科技大学 | 一种适用于高性能网络处理器芯片的时钟发生器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001209453A (ja) * | 2000-01-28 | 2001-08-03 | Fujitsu Ltd | ホットプラグに対応したクロック切替回路 |
JP2001217743A (ja) * | 2000-01-31 | 2001-08-10 | Matsushita Electric Ind Co Ltd | データ通信装置 |
JP2002290340A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 情報処理装置、クロック制御方法 |
JP2007043246A (ja) * | 2005-07-29 | 2007-02-15 | Toshiba Matsushita Display Technology Co Ltd | 通信装置及び通信方法、通信プログラム |
JP2010141538A (ja) * | 2008-12-10 | 2010-06-24 | Toshiba Corp | 電子機器、及び表示制御方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4941174A (en) | 1988-04-19 | 1990-07-10 | General Electric Company | Digital radio with security system for selectively enabling software controlled options |
JP2507833B2 (ja) | 1990-12-25 | 1996-06-19 | 三菱電機株式会社 | マイクロコンピュ−タ |
JPH0870258A (ja) * | 1994-09-30 | 1996-03-12 | Matsushita Electric Ind Co Ltd | 無線装置 |
US6738429B1 (en) | 1999-06-01 | 2004-05-18 | Harris Corporation | Decision-directed carrier frequency detector and method for QAM |
US6636575B1 (en) * | 1999-08-05 | 2003-10-21 | Koninklijke Philips Electronics N.V. | Cascading PLL units for achieving rapid synchronization between digital communications systems |
US6567654B1 (en) * | 1999-10-28 | 2003-05-20 | Matsushita Electronic Components De Baja California, S.A. De C.V. | Elimination of spurious signals in double conversion tuner using a dynamic intermediate frequency and a preselected crystal reference frequency |
US6999723B2 (en) * | 2001-11-29 | 2006-02-14 | Kyocera Wireless Corp. | System and method for reducing the effects of clock harmonic frequencies |
KR100510519B1 (ko) * | 2003-02-05 | 2005-08-26 | 삼성전자주식회사 | 향상된 위상 락/언락 검출 기능을 가지는 pll |
US7315957B1 (en) * | 2003-12-18 | 2008-01-01 | Nvidia Corporation | Method of providing a second clock while changing a first supplied clock frequency then supplying the changed first clock |
US7634028B2 (en) | 2004-05-27 | 2009-12-15 | Silicon Laboratories Inc. | Selecting clock frequencies for baseband devices |
US7515666B2 (en) | 2005-07-29 | 2009-04-07 | International Business Machines Corporation | Method for dynamically changing the frequency of clock signals |
US7827430B2 (en) * | 2006-07-26 | 2010-11-02 | Broadcom Corporation | Integrated circuit with interpolation to avoid harmonic interference |
US7443250B2 (en) | 2006-09-29 | 2008-10-28 | Silicon Laboratories Inc. | Programmable phase-locked loop responsive to a selected bandwidth and a selected reference clock signal frequency to adjust circuit characteristics |
JP2009038778A (ja) * | 2007-08-06 | 2009-02-19 | Nec Electronics Corp | Vco回路及びそれを用いたpll回路 |
JP4404122B2 (ja) | 2007-09-07 | 2010-01-27 | セイコーエプソン株式会社 | 高速シリアルインターフェース回路及び電子機器 |
US7800451B2 (en) | 2008-08-20 | 2010-09-21 | Silicon Laboratories Inc. | Frequency adjustment for clock generator |
JP2010118803A (ja) * | 2008-11-12 | 2010-05-27 | Toyota Industries Corp | Pll回路 |
US8228431B2 (en) * | 2009-08-31 | 2012-07-24 | Silicon Laboratories Inc. | Digital phase lock loop configurable as a frequency estimator |
EP2333972B1 (en) | 2009-12-10 | 2012-08-29 | Nxp B.V. | Electronic circuit frequency generation |
-
2012
- 2012-03-30 US US13/435,033 patent/US8644782B2/en active Active
- 2012-09-21 AU AU2012227271A patent/AU2012227271B2/en not_active Ceased
- 2012-09-24 EP EP12185675.1A patent/EP2592522A3/en not_active Withdrawn
- 2012-09-24 WO PCT/US2012/056857 patent/WO2013074200A1/en active Application Filing
- 2012-09-26 TW TW101135377A patent/TWI506960B/zh not_active IP Right Cessation
- 2012-09-27 BR BR102012024573-6A patent/BR102012024573A2/pt not_active IP Right Cessation
- 2012-09-27 KR KR1020120107949A patent/KR101456749B1/ko not_active IP Right Cessation
- 2012-09-28 CN CN201210505260.5A patent/CN103107810B/zh not_active Expired - Fee Related
- 2012-09-28 JP JP2012230299A patent/JP5686785B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001209453A (ja) * | 2000-01-28 | 2001-08-03 | Fujitsu Ltd | ホットプラグに対応したクロック切替回路 |
JP2001217743A (ja) * | 2000-01-31 | 2001-08-10 | Matsushita Electric Ind Co Ltd | データ通信装置 |
JP2002290340A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 情報処理装置、クロック制御方法 |
JP2007043246A (ja) * | 2005-07-29 | 2007-02-15 | Toshiba Matsushita Display Technology Co Ltd | 通信装置及び通信方法、通信プログラム |
JP2010141538A (ja) * | 2008-12-10 | 2010-06-24 | Toshiba Corp | 電子機器、及び表示制御方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9637334B2 (en) | 2013-12-11 | 2017-05-02 | Brother Kogyo Kabushiki Kaisha | Feed apparatus and image recording apparatus |
JP2022505598A (ja) * | 2018-10-23 | 2022-01-14 | オッポ広東移動通信有限公司 | 電磁干渉制御方法及び装置 |
JP7186294B2 (ja) | 2018-10-23 | 2022-12-08 | オッポ広東移動通信有限公司 | 電磁干渉制御方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
US20130120037A1 (en) | 2013-05-16 |
AU2012227271B2 (en) | 2014-10-23 |
TW201320612A (zh) | 2013-05-16 |
EP2592522A3 (en) | 2017-07-19 |
KR101456749B1 (ko) | 2014-10-31 |
CN103107810A (zh) | 2013-05-15 |
BR102012024573A2 (pt) | 2013-09-03 |
WO2013074200A1 (en) | 2013-05-23 |
CN103107810B (zh) | 2016-05-18 |
AU2012227271A1 (en) | 2013-05-30 |
JP5686785B2 (ja) | 2015-03-18 |
EP2592522A2 (en) | 2013-05-15 |
US8644782B2 (en) | 2014-02-04 |
TWI506960B (zh) | 2015-11-01 |
KR20130054132A (ko) | 2013-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5686785B2 (ja) | 受信器pll管理を伴う機敏なクロッキング | |
JP5997029B2 (ja) | 機能ブロックを含むSoCのクロック制御方法、それを具現したSoC、及びそれを含む半導体システム | |
US7434083B1 (en) | Method and apparatus for the generation and control of clock signals | |
EP3268837B1 (en) | Apparatus and method for glitch-free clock switching | |
US8417983B2 (en) | Adjusting a device clock source to reduce wireless communication interference | |
US9564908B2 (en) | Digital phase-locked loop and method of operating the same | |
US9915968B2 (en) | Systems and methods for adaptive clock design | |
US8456206B2 (en) | Phase-locked loop lock detect | |
US9880608B2 (en) | Application processor for adjusting clock signal using hardware power management unit and devices including the same | |
US20190221241A1 (en) | Managing Power State in One Power Domain Based on Power States in Another Power Domain | |
KR102325388B1 (ko) | 데이터 복원을 안정적으로 제어하는 파워 게이팅 제어 회로 | |
US9343126B2 (en) | Frequency selection granularity for integrated circuits | |
US20120126872A1 (en) | Adjusting PLL Clock Source to Reduce Wireless Communication Interference | |
KR20150134484A (ko) | 무선 통신 장치 및 무선 통신 장치에 포함되는 디스플레이 장치의 구동 방법 | |
JP2017049972A (ja) | 電子システム及び関連するクロック管理方法 | |
US7813410B1 (en) | Initiating spread spectrum modulation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5686785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |