JP5684850B2 - 化合物半導体ｅｓｄ保護装置 - Google Patents

化合物半導体ｅｓｄ保護装置 Download PDF

Info

Publication number
JP5684850B2
JP5684850B2 JP2013096857A JP2013096857A JP5684850B2 JP 5684850 B2 JP5684850 B2 JP 5684850B2 JP 2013096857 A JP2013096857 A JP 2013096857A JP 2013096857 A JP2013096857 A JP 2013096857A JP 5684850 B2 JP5684850 B2 JP 5684850B2
Authority
JP
Japan
Prior art keywords
gate
compound semiconductor
electrode
esd protection
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013096857A
Other languages
English (en)
Other versions
JP2014130991A (ja
Inventor
信一郎 高谷
信一郎 高谷
ジョン−タオ チャン
ジョン−タオ チャン
チ−ウェイ ワン
チ−ウェイ ワン
チェン−グァン ユアン
チェン−グァン ユアン
シー−ミン ジョセフ リュウ
シー−ミン ジョセフ リュウ
Original Assignee
ウィン セミコンダクターズ コーポレーション
ウィン セミコンダクターズ コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウィン セミコンダクターズ コーポレーション, ウィン セミコンダクターズ コーポレーション filed Critical ウィン セミコンダクターズ コーポレーション
Publication of JP2014130991A publication Critical patent/JP2014130991A/ja
Application granted granted Critical
Publication of JP5684850B2 publication Critical patent/JP5684850B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、化合物半導体装置に関し、およびより具体的には、化合物半導体静電放電保護装置に関する。
外部端子に接続された集積回路（ＩＣ）は、人体や機械等の動作環境および周辺機器からの静電放電（ＥＳＤ）パルスに弱い。ＥＳＤという事象は、高電流または高電圧のパルスをナノ秒以内に生じさせて、装置の劣化や損傷をもたらす可能性がある。ＥＳＤ損傷パルスから脆弱なＩＣを保護するためには、ＥＳＤ保護回路を主要なＩＣ素子の外部端子に接続しなければならない。
化合物半導体装置は、無線波（ＲＦ）回路市場で幅広く用いられている。例えば、化合物半導体高電子移動度トランジスタ（ＨＥＭＴ）スイッチは、近年、無線周波帯域における高い性能のために第三世代携帯電話アプリケーションに幅広く利用されている。しかし、優れたＥＳＤ保護装置がないことが、ＨＥＭＴスイッチへの適用における大きな障害になっている。従来、ＥＳＤ保護回路は、直列接続されたダイオードで形成されている。そのゲートが抵抗によってそのソースに接続された単体シングルゲートエンハンスメント型ＦＥＴ（Ｅ−ＦＥＴ）は、図７に示すように、順方向バイアス電圧および逆方向バイアス電圧に対して異なるターンオン電圧Ｖｏｎ＿ｆｏｒｗａｒｄおよびＶｏｎ＿ｒｅｖｅｒｓｅを有するＥ−ＦＥＴダイオードとして動作することができる。Ｖｏｎ＿ｆｏｒｗａｒｄは小さく、該Ｅ−ＦＥＴのピンチオフ電圧に等しく、また、Ｖｏｎ＿ｒｅｖｅｒｓｅは大きく、逆方向のゲート漏れ電流による該抵抗の電圧降下によって決まる。Ｖｏｎ＿ｒｅｖｅｒｓｅは、異なる抵抗値を有する抵抗を用いることによって、ある程度調節することができる。したがって、そのゲートが抵抗によってそのソースに接続されているＥ−ＦＥＴは、ＥＳＤ保護装置として用いることができる。図７Ｂに示すように、正および負のターンオン電圧（Ｖｏｎ＿ｐおよびＶｏｎ＿ｎ）は、同方向における２つ以上のＥ−ＦＥＴダイオードの直列接続によって増加することができる。２つのダイオードを反対方向に接続した場合、正および負のターンオン電圧（Ｖｏｎ＿ｐおよびＶｏｎ＿ｎ）は共に、図７Ｃに示すように、単一のダイオードの逆方向ターンオン電圧によって決まる。直列接続されたＥ−ＦＥＴダイオードを各方向に適用することにより、全体的な正および負のターンオン電圧は共に調節することができる（図７Ｄ）。
図８Ａに示すようなＥ−ＦＥＴダイオードを用いたＥＳＤ保護装置を有する回路について考察する。該回路の動作中にターンオフを維持するＥＳＤ保護装置の場合、Ｖｏｎ＿ＰおよびＶｏｎ＿Ｎは、いかなる場合であっても、以下の式を満たさなければならない。
Ｖｏｎ＿Ｎ＜Ｖｂ−Ｖａ＜Ｖｏｎ＿Ｐ
ここで、ＶｂおよびＶａは、動作中の該回路の２つの端子における電圧である。図８Ｂに示す事例の場合には、Ｖｏｎ＿ＰおよびＶｏｎ＿Ｎは、いかなる場合であっても、以下の式を満たさなければならない。
Ｖｏｎ＿Ｎ＜Ｖａ＜Ｖｏｎ＿Ｐ
上記の条件を満たすには、直列接続されたＥ−ＦＥＴダイオードの数がより多く必要になる。同方向および／または反対方向に直列接続されたダイオードの数が増加するにつれて、ＥＳＤ保護装置全体が占める面積が大きくなり、それによって、チップサイズ全体の増加を招く。
本発明の主な目的は、少なくとも１つのゲートが、そのソース、ドレインまたは２つの隣接するゲート間の領域に接続されているマルチゲートＥ−ＦＥＴを用いた化合物半導体ＥＳＤ保護装置を提供することである。装置全体の面積は、複数の直列接続されたシングルゲートＥ−ＦＥＴダイオードを用いたＥＳＤ保護装置よりも小さく形成することができる。該ＥＳＤ保護装置が、保護すべき化合物半導体回路内に集積されている場合、そのチップサイズは、大幅に縮小される。
本発明の別の目的は、ある抵抗によって別のゲートに接続された少なくとも１つのゲートが、別の抵抗によってソース、ドレイン、または２つの隣接するゲート間の領域に接続されている化合物半導体マルチゲートＥ−ＦＥＴを用いた化合物半導体ＥＳＤ保護装置を提供することである。入力ＲＦ信号は、該抵抗に接続された２つのゲート電極に分割される。その結果、各ゲート電極のＲＦ電圧振幅が低減され、および該ＥＳＤ保護装置全体の線形性が向上する。
上述した目的を実現するために、本発明は、３つのタイプの化合物半導体ＥＳＤ保護装置を提供する。第一のタイプの化合物半導体ＥＳＤ保護装置は、マルチゲートＥ−ＦＥＴと、少なくとも１つの第１の抵抗と、少なくとも１つの第２の抵抗とを備える。該マルチゲートＥ−ＦＥＴは、ソース電極と、ドレイン電極と、該ソース電極とドレイン電極との間に設けられた複数のゲート電極とを備える。該ソース電極は、該少なくとも１つの第１の抵抗を介して該複数のゲート電極のうちの少なくとも１つに接続され、また、該ドレイン電極は、該少なくとも１つの第２の抵抗を介して該複数のゲート電極のうちの少なくとも１つに接続される。
上述した第一のタイプの化合物半導体ＥＳＤ保護装置は、該複数のゲート電極のうちの２つのゲート電極を接続する少なくとも１つの第３の抵抗をさらに含むことができる。該少なくとも１つの第３の抵抗のうちの１つを介して、あるゲート電極が、該ソース電極またはドレイン電極に直接または間接的に接続される別のゲート電極に接続され、その結果、同様に、該ゲート電極を該ソース電極またはドレイン電極に直接または間接的に接続することができる。
本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置は、マルチゲートＥ−ＦＥＴと、少なくとも１つの第４の抵抗を備える。該マルチゲートＥ−ＦＥＴは、ソース電極と、ドレイン電極と、該ソース電極とドレイン電極との間に設けられた複数のゲート電極とを備える。該複数のゲート電極のうちの少なくとも１つは、該少なくとも１つの第４の抵抗を介して、隣接する２つのゲート電極間のゲート間領域のうちの１つに接続される。
上述した第二のタイプの化合物半導体ＥＳＤ保護装置は、該複数のゲート電極のうちの少なくとも１つを該ソース電極またはドレイン電極に接続する少なくとも１つの第５の抵抗をさらに含むことができる。
上述した第二のタイプの化合物半導体ＥＳＤ保護装置は、該複数のゲート電極のうちの２つのゲート電極を接続する少なくとも１つの第６の抵抗をさらに含むことができる。第６の抵抗の機能は、第３の抵抗と同じである。あるゲートは、該少なくとも１つの第６の抵抗を介して、該ソース電極、該ドレイン電極、または、隣接する２つのゲート電極間のゲート間領域のうちの少なくとも１つに直接または間接的に接続される別のゲート電極に接続され、その結果、該ゲート電極を、該ソース電極、該ドレイン電極、または、隣接する２つのゲート電極間のゲート間領域のうちの少なくとも１つに同様に直接または間接的に接続することができる。
本発明によって提供される第三のタイプの化合物半導体ＥＳＤ保護装置は、マルチゲートＥ−ＦＥＴと、少なくとも１つの第７の抵抗と、少なくとも１つの第８の抵抗とを備える。該マルチゲートＥ−ＦＥＴは、ソース電極と、ドレイン電極と、該ソース電極とドレイン電極との間に設けられた複数のゲート電極とを備える。該複数のゲート電極は、該少なくとも１つの第７の抵抗を介して該ソース電極またはドレイン電極に接続される。第８の抵抗の機能は、第３の抵抗と同じである。あるゲート電極は、該少なくとも１つの第８の抵抗を介して、該ソース電極またはドレイン電極に直接または間接的に接続される別のゲート電極に接続され、その結果、該ゲート電極を、該ソース電極またはドレイン電極に同様に直接または間接的に接続することができる。
該マルチゲートＥ−ＦＥＴは、実施において、ＧａＡｓ ＦＥＴとすることができる。
ＧａＡｓマルチゲートエンハンスメント型ＦＥＴは、実施において、高電子移動度トランジスタ（ＨＥＭＴ）または擬似格子整合型高電子移動度トランジスタ（ｐＨＥＭＴ）とすることができる。
該マルチゲートＥ−ＦＥＴは、実施において、ＧａＮ ＦＥＴとすることができる。
該ソース電極およびドレイン電極は、実施において、互い違いに配置されたマルチフィンガ電極であり、また、該複数のゲート電極は、該ソース電極とドレイン電極との間に設けられたマルチフィンガ電極とすることができる。
該ソース電極およびドレイン電極は、実施において、互い違いに配置されたマルチフィンガ電極であり、また、該複数のゲート電極は、該Ｅ−ＦＥＴの能動領域内に蛇行ゲートの曲げられた部分を有する、該ソース電極とドレイン電極との間に設けられた蛇行ゲート電極とすることができる。
該複数のゲート電極の各ゲート電極の幅は、実施において、０．１ｍｍ〜１０ｍｍである。
第１の抵抗〜第８の抵抗の抵抗値は、実施において、２×１０２〜２×１０４オームである。
本発明は、以下の図面および好適な実施形態の詳細な説明を参照することによって、より完全に理解されるであろう。
本発明によって提供される第一のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第一のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第一のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第一のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第一のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される図１Ａに示す回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図１Ｂに示す回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図１Ｂに示す回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図１Ｃに示す回路図の実施形態の平面図を示す概略図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される図３Ａに示す回路図から選択された回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図３Ａに示す回路図から選択された回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図３Ｂに示す回路図から選択された回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図３Ｂに示す回路図から選択された回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図３Ｅに示す回路図から選択された回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図３Ｆに示す回路図から選択された回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図３Ｆに示す回路図から選択された回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図３Ｇに示す回路図から選択された回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図３Ｇに示す回路図から選択された回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図３Ｊに示す回路図から選択された回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図３Ｌに示す回路図から選択された回路図の実施形態の平面図を示す概略図である。 本発明によって提供される第三のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第三のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される第三のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。 本発明によって提供される図５Ａに示す回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図５Ａに示す回路図の実施形態の平面図を示す概略図である。 本発明によって提供される図５Ｂに示す回路図の実施形態の平面図を示す概略図である。 Ｅ−ＦＥＴダイオードを用いた従来の技術によるＥＳＤ保護装置と対応するＩ−Ｖ曲線を示す概略図である。 Ｅ−ＦＥＴダイオードを用いた従来の技術によるＥＳＤ保護装置と対応するＩ−Ｖ曲線を示す概略図である。 Ｅ−ＦＥＴダイオードを用いた従来の技術によるＥＳＤ保護装置と対応するＩ−Ｖ曲線を示す概略図である。 Ｅ−ＦＥＴダイオードを用いた従来の技術によるＥＳＤ保護装置と対応するＩ−Ｖ曲線を示す概略図である。 Ｅ−ＦＥＴダイオードを用いたＥＳＤ保護装置を有する回路を示す概略図である。 Ｅ−ＦＥＴダイオードを用いたＥＳＤ保護装置を有する回路を示す概略図である。
（第一のタイプの化合物半導体ＥＳＤ保護装置）
図１Ａ〜図１Ｅは、本発明によって提供される第一のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。第一のタイプの化合物半導体ＥＳＤ保護装置は、２つのダイオードが反対方向に接続された回路と等価である。第一のタイプの化合物半導体ＥＳＤ保護装置は、マルチゲートＥ−ＦＥＴ（１００〜１０２）と、少なくとも１つの第１の抵抗１１０と、少なくとも１つの第２の抵抗１２０とを備えている。該マルチゲートＥ−ＦＥＴは、ソース電極Ｓと、ドレイン電極Ｄと、該ソース電極とドレイン電極との間に設けられた複数のゲート電極（Ｇ１〜Ｇ４）とを備えている。ソース電極Ｓは、少なくとも１つの第１の抵抗１１０を介して、該複数のゲート電極のうちの少なくとも１つに接続され、また、該ドレイン電極は、少なくとも１つの第２の抵抗１２０を介して、該複数のゲート電極のうちの少なくとも１つに接続されている。これらの実施形態において、第一のタイプの化合物半導体ＥＳＤ保護装置は、２つのゲート電極を接続するための１つ以上の第３の抵抗（１３０〜１３１）をさらに含むことができる。本願明細書に記載されている任意の２つの物体の電気的接続は、直接接続および間接接続を含み、例えば、ゲート電極は、第１の抵抗によって直接的に、または、第１の抵抗によって、該ソース電極に直接接続されている別のゲート電極に接続することによって間接的に、該ソース電極に電気的に接続することができる。
図１Ａおよび図１Ｂは、本発明によって提供されるデュアルゲートＥ−ＦＥＴ１００を用いた第一のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。図１Ａにおいて、そのソース電極Ｓは、第１の抵抗１１０を介してゲート電極Ｇ１に接続され、また、ドレイン電極Ｄは、第２の抵抗１２０を介してゲート電極Ｇ２に接続されている。図１Ｂにおいては、図１Ａに示す接続が横切って交差しており、すなわち、ソース電極Ｓは、第１の抵抗１１０を介して、代わりに遠位のゲート電極Ｇ２に接続され、また、ドレイン電極Ｄは、第２の抵抗１２０を介して、代わりにゲート電極Ｇ１に接続されている。図１Ｃは、本発明によって提供されるトリプルゲートＥ−ＦＥＴ１０１を用いた第一のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。そのソース電極Ｓは、第１の抵抗１１０を介してゲート電極Ｇ１に接続され、および第１の抵抗１１０および第３の抵抗１３０を介してゲート電極Ｇ２に接続されている。そのドレイン電極Ｄは、第２の抵抗１２０を介してゲート電極Ｇ３に接続されている。図１Ｄおよび図１Ｅは、本発明によって提供される四重ゲートＥ−ＦＥＴ１０２を用いた第一のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。図１Ｄにおいて、そのソース電極Ｓは、第１の抵抗１１０を介してゲート電極Ｇ１に接続され、および第１の抵抗１１０および第３の抵抗１３０を介してゲート電極Ｇ２に接続されている。そのドレイン電極Ｄは、第２の抵抗１２０を介してゲート電極Ｇ４に接続され、および第２の抵抗１２０および第３の抵抗１３１を介してゲート電極Ｇ３に接続されている。図１Ｅにおいては、そのソース電極Ｓは、第１の抵抗１１０を介してゲート電極Ｇ１に接続され、第１の抵抗１１０および第３の抵抗１３０を介してゲート電極Ｇ２に接続され、および第１の抵抗１１０および第３の抵抗１３０および１３１を介してゲート電極Ｇ３に接続されている。そのドレイン電極Ｄは、第２の抵抗１２０を介してゲート電極Ｇ４に接続されている。
図１Ａに示す回路図の実施例を図２Ａに示す。この実施例において、そのソース電極Ｓおよびドレイン電極Ｄは、それらのフィンガが互い違いに配置されているマルチフィンガ電極である。そのデュアルゲート電極は、該ソース電極フィンガとドレイン電極フィンガとから成る各ペアの間のスペースに設けられた蛇行ゲート電極である。他の電気的要素への電気的接続のために、ゲート電極の幅よりも広い電極パッドを、これらのゲート電極の各々の端部に配置してもよい。この実施例においては、ゲート電極パッドＧ１ａおよびＧ２ａが、それぞれゲート電極Ｇ１およびＧ２の一方の端部に設けられている。第１の抵抗１１０は、ゲート電極パッドＧ１ａおよびソース電極Ｓに接続されている。第２の抵抗１２０は、ゲート電極パッドＧ２ａおよびドレイン電極Ｄに接続されている。
図２Ｂは、図１Ｂに示す回路図の実施例を示し、この実施例は、図２Ａに示す実施例と同じ構成を有している。図２Ｃは、図１Ｂに示す回路図の別の実施例を示す。そのソース電極Ｓおよびドレイン電極Ｄは、それらのフィンガが互い違いに配置されているマルチフィンガ電極である。そのデュアルゲート電極Ｇ１およびＧ２は、ソース電極フィンガとドレイン電極フィンガとから成る各ペアの間に設けられた互い違いに配置されたマルチフィンガ電極である。ゲート電極パッドＧ１ａおよびＧ２ａは、それぞれゲート電極Ｇ１およびＧ２の一方の端部に設けられている。第１の抵抗１１０は、ゲート電極パッドＧ２ａおよびソース電極Ｓに接続されている。第２の抵抗１２０は、ゲート電極パッドＧ１ａおよびドレイン電極Ｄに接続されている。
図２Ｄは、図１Ｃに示す回路図の実施例を示し、この実施例は、そのＥ−ＦＥＴがトリプルゲートＥ−ＦＥＴであることを除いて、図２Ａに示す実施例と同じ構成を有している。ゲート電極パッドＧ１ａ、Ｇ２ａおよびＧ３ａは、それぞれゲート電極Ｇ１、Ｇ２およびＧ３の一方の端部に設けられている。第１の抵抗１１０は、ゲート電極パッドＧ１ａおよびソース電極Ｓに接続されている。第２の抵抗１２０は、ゲート電極パッドＧ３ａおよびドレイン電極Ｄに接続されている。第３の抵抗１３０は、ゲート電極パッドＧ１ａとゲート電極パッドＧ２ａとの間に接続されている。
（第二のタイプのＥＳＤ化合物半導体保護装置）
図３Ａ〜図３Ｎは、本発明によって提供される第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。各図の底部には、ダイオードの等価回路が示されている。第二のタイプの化合物半導体ＥＳＤ保護装置は、マルチゲートＥ−ＦＥＴ（１００〜１０２）と、少なくとも１つの第４の抵抗（１４０〜１４３）とを備えている。そのマルチゲートＥ−ＦＥＴは、ソース電極Ｓと、ドレイン電極Ｄと、ソース電極Ｓとドレイン電極Ｄとの間に設けられた複数のゲート電極（Ｇ１〜Ｇ４）とを備えている。該複数のゲート電極のうちの少なくとも１つは、該少なくとも１つの第４の抵抗を介して、隣接する２つのゲート電極間のゲート間領域のうちの少なくとも１つに接続されている。これらの実施形態において、第二のタイプのＥＳＤ化合物半導体保護装置は、該複数のゲート電極のうちの少なくとも１つを該ソース電極またはドレイン電極に接続する１つ以上の第５の抵抗（１５０および１５１）をさらに含むことができる。また、第二のタイプのＥＳＤ化合物半導体保護装置は、２つのゲート電極を接続する１つ以上の第６の抵抗（１６０および１６１）をさらに含むことができ、その結果、ゲート電極を、該１つ以上の第６の抵抗および第４または第５の抵抗を介して、該ソース電極、該ドレイン電極、または、隣接する２つのゲート電極間のゲート間領域に間接的に接続することができる。
図３Ａおよび図３Ｂは、本発明によって提供されるデュアルゲートＥ−ＦＥＴ１００を用いた第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。図３Ａにおいて、そのゲート電極Ｇ１は、第５の抵抗１５０を介してソース電極Ｓに接続され、また、そのゲート電極Ｇ２は、第４の抵抗１４０を介して、ゲート電極Ｇ１とゲート電極Ｇ２との間のゲート間領域に設けられた接続ノードＣ１に接続されている。図３Ｂにおいては、ゲート電極Ｇ１およびＧ２はともに、それぞれ第４の抵抗１４０および１４１を介して、ゲート電極Ｇ１とゲート電極Ｇ２との間のゲート間領域に設けられた接続ノードＣ１に接続されている。
図３Ｃ〜図３Ｇは、本発明によって提供されるトリプルゲートＥ−ＦＥＴ１０１を用いた第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。図３Ｃにおいて、そのゲート電極Ｇ１は、第５の抵抗１５０を介してソース電極Ｓに接続され、そのゲート電極Ｇ３は、第５の抵抗１５１を介してドレイン電極Ｄに接続され、およびそのゲート電極Ｇ２は、第４の抵抗１４０を介して、ゲート電極Ｇ１とゲート電極Ｇ２との間のゲート間領域に設けられた接続ノードＣ１に接続されている。図３Ｄにおいては、ゲート電極Ｇ２およびＧ３はともに、それぞれ第４の抵抗１４０および１４１を介して、ゲート電極Ｇ２とゲート電極Ｇ３との間のゲート間領域に設けられた接続ノードＣ２に接続され、また、そのゲート電極Ｇ１は、第６の抵抗１６０および第４の抵抗１４０を介して接続ノードＣ２に接続されている。図３Ｅにおいては、そのゲート電極Ｇ１は、第５の抵抗１５０を介してソース電極Ｓに接続され、そのゲート電極Ｇ２は、第５の抵抗１５０および第６の抵抗１６０を介してソース電極Ｓに接続され、およびそのゲート電極Ｇ３は、第４の抵抗１４０を介して、ゲート電極Ｇ２とゲート電極Ｇ３との間のゲート間領域に設けられた接続ノードＣ２に接続されている。図３Ｆにおいては、そのゲート電極Ｇ１は、第５の抵抗１５０を介してソース電極Ｓに接続され、そのゲート電極Ｇ２は、第４の抵抗１４０を介して、ゲート電極Ｇ１とゲート電極Ｇ２との間のゲート間領域に設けられた接続ノードＣ１に接続され、およびそのゲート電極Ｇ３は、第４の抵抗１４１を介して、ゲート電極Ｇ２とゲート電極Ｇ３との間のゲート間領域に設けられた接続ノードＣ２に接続されている。図３Ｇにおいては、そのゲート電極Ｇ１は、第４の抵抗１４０を介して、ゲート電極Ｇ１とゲート電極Ｇ２との間のゲート間領域に設けられた接続ノードＣ１に接続され、また、そのゲート電極Ｇ２およびＧ３は、それぞれ第４の抵抗１４１および１４２を介して、ゲート電極Ｇ２とゲート電極Ｇ３との間のゲート間領域に設けられた接続ノードＣ２に接続されている。
図３Ｈ〜図３Ｎは、本発明によって提供される四重ゲートＥ−ＦＥＴ１０２を用いた第二のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。図３Ｈにおいて、そのゲート電極Ｇ２およびＧ３は、それぞれ第４の抵抗１４０および１４１を介して、ゲート電極Ｇ２とゲート電極Ｇ３との間のゲート間領域に設けられた接続ノードＣ２に接続され、また、ゲート電極Ｇ１およびＧ４は、それぞれ第６の抵抗１６０および１６１を介して、ゲート電極Ｇ２およびＧ３に接続することによって接続ノードＣ２に接続されている。図３Ｉにおいては、ゲート電極Ｇ３およびＧ４は、それぞれ第４の抵抗１４０および１４１を介して、ゲート電極Ｇ３とゲート電極Ｇ４との間のゲート間領域に設けられた接続ノードＣ３に接続され、また、ゲート電極Ｇ１およびＧ２は、それぞれ第６の抵抗１６０および１６１を介して、および第６の抵抗１６１を介して、ゲート電極Ｇ３に接続することによって接続ノードＣ３に接続されている。図３Ｊにおいては、そのゲート電極Ｇ１は、第５の抵抗１５０を介してソース電極Ｓに接続され、そのゲート電極Ｇ２およびＧ３は、それぞれ第６の抵抗１６０を介して、および第６の抵抗１６０および１６１を介して、ゲート電極Ｇ１に接続することによってソース電極Ｓに接続され、およびそのゲート電極Ｇ４は、第４の抵抗１４０を介して、ゲート電極Ｇ３とゲート電極Ｇ４との間のゲート間領域に設けられた接続ノードＣ３に接続されている。図３Ｋにおいては、そのゲート電極Ｇ１は、第５の抵抗１５０を介してソース電極Ｓに接続され、そのゲート電極Ｇ２は、第６の抵抗１６０を介してゲート電極Ｇ１に接続することによってソース電極Ｓに接続され、そのゲート電極Ｇ３は、第４の抵抗１４０を介して、ゲート電極Ｇ２とゲート電極Ｇ３との間のゲート間領域に設けられた接続ノードＣ２に接続され、およびそのゲート電極Ｇ４は、第６の抵抗１６１を介してゲート電極Ｇ３に接続することによって接続ノードＣ２に接続されている。図３Ｌにおいては、そのゲート電極Ｇ１は、第４の抵抗１４０を介して、ゲート電極Ｇ１とゲート電極Ｇ２との間のゲート間領域に設けられた接続ノードＣ１に接続され、そのゲート電極Ｇ２およびＧ３は、それぞれ第４の抵抗１４１および１４２を介して、ゲート電極Ｇ２とゲート電極Ｇ３との間のゲート間領域に設けられた接続ノードＣ２に接続され、およびそのゲート電極Ｇ４は、第４の抵抗１４３を介して、ゲート電極Ｇ３とゲート電極Ｇ４との間のゲート間領域に設けられた接続ノードＣ３に接続されている。図３Ｍにおいては、そのゲート電極Ｇ１は、第５の抵抗１５０を介してソース電極Ｓに接続され、そのゲート電極Ｇ２は、第４の抵抗１４０を介して、ゲート電極Ｇ１とゲート電極Ｇ２との間のゲート間領域に設けられた接続ノードＣ１に接続され、そのゲート電極Ｇ３は、第４の抵抗１４１を介して、ゲート電極Ｇ２とゲート電極Ｇ３との間のゲート間領域に設けられた接続ノードＣ２に接続され、およびそのゲート電極Ｇ４は、第４の抵抗１４２を介して、ゲート電極Ｇ３とゲート電極Ｇ４との間のゲート間領域に設けられた接続ノードＣ３に接続されている。図３Ｎにおいては、そのゲート電極Ｇ１は、第５の抵抗１５０を介してソース電極Ｓに接続され、そのゲート電極Ｇ２は、第６の抵抗１６０を介してゲート電極Ｇ１に接続することによってソース電極Ｓに接続され、そのゲート電極Ｇ３は、第４の抵抗１４０を介して、ゲート電極Ｇ２とゲート電極Ｇ３との間のゲート間領域に設けられた接続ノードＣ２に接続され、およびそのゲート電極Ｇ４は、第４の抵抗１４１を介して、ゲート電極Ｇ３とゲート電極Ｇ４との間のゲート間領域に設けられた接続ノードＣ３に接続されている。
図４Ａ〜図４Ｋは、図３Ａ〜図３Ｎから選択した回路図の様々な実施例を示す。この実施例の構成は、図２Ａに示す第一のタイプの化合物半導体ＥＳＤ保護装置の実施例の構成と同様であり、この場合、そのソース電極Ｓおよびドレイン電極Ｄは、それらのフィンガが互い違いに配置されているマルチフィンガ電極であり、また、そのマルチゲート電極は、そのソース電極フィンガとドレイン電極フィンガとから成る各ペアの間のスペースに設けられた蛇行ゲート電極である。他の電気的要素への電気的接続のために、ゲート電極の幅よりも幅広の電極パッドが、各ゲート電極の端部に設けられている。
図４Ａおよび図４Ｂは、図３Ａの回路図の２つの実施例を示す。ゲート電極パッドＧ１ａおよびＧ２ａが、それぞれゲート電極Ｇ１およびＧ２の一方の端部に設けられている。接続ノードＣ１は、ゲート電極Ｇ１とゲート電極Ｇ２との間に幅広に形成されている、該蛇行ゲート電極の湾曲領域に設けられている。また、図４Ｂに示すように、該ゲート間領域での電気的接続のための多数の接続ノードの設置を容易にするために、ゲート間スペースを、該蛇行ゲート電極の湾曲領域のうちの１つ以上において、ゲート電極Ｇ１とゲート電極Ｇ２との間に幅広に形成することもできる。第４の抵抗１４０は、ゲート電極パッドＧ２ａと、接続ノードＣ１との間に接続されている。第５の抵抗１５０は、ゲート電極パッドＧ１ａと、ソース電極Ｓとの間に接続されている。
図４Ｃおよび図４Ｄは、図３Ｂに示す回路図の２つの実施例を示す。ゲート電極パッドＧ１ａおよびＧ２ａは、それぞれゲート電極Ｇ１およびＧ２の一方の端部に設けられている。ゲート電極Ｇ１とゲート電極Ｇ２との間のゲート間領域上の接続ノードＣ１は、図４Ａおよび図４Ｂに示す実施例と同様の、ゲート電極Ｇ１とゲート電極Ｇ２との間に幅広に形成されている該蛇行ゲート電極の１つ以上の湾曲領域に設けることができる。第４の抵抗１４０は、ゲート電極パッドＧ１ａと接続ノードＣ１との間に接続され、また、第４の抵抗１４１は、ゲート電極パッドＧ２ａと接続ノードＣ１との間に接続されている。
図４Ｅは、図３Ｅに示す回路図の実施例を示す。ゲート電極パッドＧ１ａ、Ｇ２ａおよびＧ３ａは、それぞれゲート電極Ｇ１、Ｇ２およびＧ３の一方の端部に設けられている。接続ノードＣ２は、ゲート電極Ｇ２とゲート電極Ｇ３との間に幅広に形成されている該蛇行ゲート電極の湾曲領域に設けられている。第４の抵抗１４０は、ゲート電極パッドＧ３ａと接続ノードＣ２との間に接続され、第５の抵抗１５０は、ゲート電極パッドＧ１ａとソース電極Ｓとの間に接続され、および第６の抵抗１６０は、ゲート電極パッドＧ１ａとゲート電極パッドＧ２ａとの間に接続されている。
図４Ｆおよび図４Ｇは、図３Ｆに示す回路図の２つの実施例を示す。ゲート電極パッドＧ１ａ、Ｇ２ａ、Ｇ３ａが、それぞれゲート電極Ｇ１、Ｇ２およびＧ３の一方の端部に設けられている。接続ノードＣ１は、ゲート電極Ｇ１とゲート電極Ｇ２との間に幅広に形成されている蛇行ゲート電極の１つ以上の湾曲領域に設けることができ、また、接続ノードＣ２は、ゲート電極Ｇ２とゲート電極Ｇ３との間に幅広に形成されている該蛇行ゲート電極の１つ以上の湾曲領域に設けることができる。第４の抵抗１４０は、ゲート電極パッドＧ２ａと接続ノードＣ１との間に接続され、第４の抵抗１４１は、ゲート電極パッドＧ３ａと接続ノードＣ２との間に接続され、および第５の抵抗１５０は、ゲート電極パッドＧ１ａとソース電極Ｓとの間に接続されている。
図４Ｈおよび図４Ｉは、図３Ｇに示す回路図の２つの実施例を示す。ゲート電極パッドＧ１ａ、Ｇ２ａおよびＧ３ａが、それぞれゲート電極Ｇ１、Ｇ２およびＧ３の一方の端部に設けられている。接続ノードＣ１は、ゲート電極Ｇ１とゲート電極Ｇ２との間に幅広に形成されている該蛇行ゲート電極の１つ以上の湾曲領域に設けられ、また、接続ノードＣ２は、ゲート電極Ｇ２とゲート電極Ｇ３との間に幅広に形成されている該蛇行ゲート電極の１つ以上の湾曲領域に設けられている。第４の抵抗１４０は、ゲート電極パッドＧ１ａと接続ノードＣ１との間に接続され、また、第４の抵抗１４１および１４２は、それぞれ接続ノードＣ２と、ゲート電極パッドＧ２ａおよびＧ３ａとの間に接続されている。
図４Ｊは、図３Ｊに示す回路図の実施例を示す。ゲート電極パッドＧ１ａ、Ｇ２ａ、Ｇ３ａおよびＧ４ａが、それぞれゲート電極Ｇ１、Ｇ２、Ｇ３およびＧ４の一方の端部に設けられている。接続ノードＣ３は、ゲート電極Ｇ３とゲート電極Ｇ４との間に幅広に形成されている該蛇行ゲート電極の湾曲領域に設けられている。第４の抵抗１４０は、ゲート電極パッドＧ４ａと接続ノードＣ３との間に接続され、第５の抵抗１５０は、ゲート電極パッドＧ１ａとソース電極Ｓとの間に接続され、第６の抵抗１６０は、ゲート電極パッドＧ１ａとゲート電極パッドＧ２ａとの間に接続され、および第６の抵抗１６１は、ゲート電極パッドＧ２ａとゲート電極パッドＧ３ａとの間に接続されている。
図４Ｋは、図３Ｌに示す回路図の実施例を示す。ゲート電極パッドＧ１ａ、Ｇ２ａ、Ｇ３ａおよびＧ４ａが、それぞれゲート電極Ｇ１、Ｇ２、Ｇ３およびＧ４の一方の端部に設けられている。接続ノードＣ１、Ｃ２およびＣ３は、それぞれゲート電極Ｇ１と、ゲート電極Ｇ２との間、ゲート電極Ｇ２とゲート電極Ｇ３との間、ゲート電極Ｇ３とゲート電極Ｇ４との間に幅広に形成されている該蛇行ゲート電極の湾曲領域に設けられている。第４の抵抗１４０、１４１、１４２および１４３は、それぞれゲート電極パッドＧ１ａと接続ノードＣ１との間、ゲート電極パッドＧ２ａと接続ノードＣ２との間、ゲート電極パッドＧ３ａと接続ノードＣ２との間、およびゲート電極パッドＧ４ａと接続ノードＣ３との間に接続されている。
（第三のタイプの化合物半導体ＥＳＤ保護装置）
図５Ａ〜図５Ｃは、本発明によって提供される第三のタイプの化合物半導体ＥＳＤ保護装置の実施形態を示す回路図である。第三のタイプの化合物半導体ＥＳＤ保護装置は、マルチゲートＥ−ＦＥＴ（１００〜１０２）と、少なくとも１つの第７の抵抗１７０と、少なくとも１つの第８の抵抗（１８０〜１８２）とを備えている。該マルチゲートＥ−ＦＥＴは、ソース電極Ｓと、ドレイン電極Ｄと、該ソース電極とドレイン電極との間に設けられた複数のゲート電極（Ｇ１〜Ｇ４）とを備えている。該複数のゲート電極は、該少なくとも１つの第７の抵抗を介して、該ソース電極またはドレイン電極に接続されている。一方向に接続されたゲート電極を有する該マルチゲートＥ−ＦＥＴは、単一のダイオードとして動作する。該１つ以上の第８の抵抗（１８０〜１８２）の各々は、２つのゲート電極間に接続されているため、該ゲート電極は、該１つ以上の第８の抵抗および第７の抵抗を介して、該ソース電極またはドレイン電極に間接的に接続することができる。図５Ａ〜図５Ｃに示す実施形態において、ゲート電極Ｇ１は、第７の抵抗１７０を介してソース電極Ｓに接続され、また、他のゲート電極は、１つ以上の第８の抵抗を介してゲート電極Ｇ１に接続されている。
図６Ａおよび図６Ｂは、図５Ａに示す回路図の２つの実施例を示す。図６Ａに示す実施例の構成は、図２Ｃに示す第一のタイプの化合物半導体ＥＳＤ保護装置の実施例の構成と同様である。ゲート電極パッドＧ１ａおよびＧ１ｂは、ゲート電極Ｇ１の１つの端部に設けられ、また、ゲート電極パッドＧ２ａおよびＧ２ｂは、ゲート電極Ｇ２の１つの端部に設けられている。第７の抵抗１７０は、ゲート電極パッドＧ１ａとソース電極Ｓとの間に接続され、また、第８の抵抗１８０は、ゲート電極パッドＧ１ｂとゲート電極パッドＧ２ａとの間に接続されている。図６Ｂに示す実施例の構成は、図２Ａに示す第一のタイプの化合物半導体ＥＳＤ保護装置の実施例の構成と同様である。ゲート電極パッドＧ１ａおよびＧ２ａは、それぞれゲート電極Ｇ１およびＧ２の一方の端部に設けられている。第７の抵抗１７０は、ゲート電極パッドＧ１ａとソース電極Ｓとの間に接続され、また、第８の抵抗１８０は、ゲート電極パッドＧ１ａとげゲート電極パッドＧ２ａとの間に接続されている。
図６Ｃは、図５Ｂに示す回路図の実施例を示す。図６Ｃに示す実施例の構成もまた、図２Ａに示す第一のタイプの化合物半導体ＥＳＤ保護装置の実施例の構成と同様である。第７の抵抗１７０は、ゲート電極パッドＧ１ａとソース電極Ｓとの間に接続され、第８の抵抗１８０は、ゲート電極パッドＧ１ａとゲート電極パッドＧ２ａとの間に接続され、および第８の抵抗１８１は、ゲート電極パッドＧ２ａとゲート電極パッドＧ３ａとの間に接続されている。
上述したマルチゲートＥ−ＦＥＴは、化合物半導体材料であるＧａＡｓまたはＧａＮによって形成することができる。ＧａＡｓ Ｅ−ＦＥＴの場合、該素子は、高電子移動度トランジスタ（ＨＥＭＴ）または擬似格子整合型高電子移動度トランジスタ（ｐＨＥＭＴ）とすることができる。該複数のゲート電極の各ゲート電極の幅は、０．１ｍｍ〜１０ｍｍであり、好ましくは１ｍｍである。第１および第２の抵抗の抵抗値は、２×１０２〜２×１０４オーム、好ましくは、１×１０３〜１０×１０３オームである。上述した化合物半導体ＥＳＤ保護装置の各実施形態は、１つのマルチゲートＥ−ＦＥＴを含んでいる。また、該化合物半導体ＥＳＤ保護装置は、直列に接続された複数の本発明によるマルチゲートＥ−ＦＥＴを含むことができる。また、該化合物半導体ＥＳＤ保護装置は、少なくとも１つの本発明によるマルチゲートＥ−ＦＥＴと、直列に接続された少なくとも１つの従来のシングルゲートＥ−ＦＥＴとを含むことができる。
要約すると、本発明は、化合物半導体ＥＳＤ保護装置を提供するというその想定した目的を確かに達することができる。本発明は、以下の効果を有する。
１．本発明によって提供される化合物半導体ＥＳＤ保護装置は、直列接続された化合物半導体シングルゲートＥ−ＦＥＴダイオードの代わりに、化合物半導体マルチゲートＥ−ＦＥＴを用いる。そのため、装置全体をより小さく形成することができる。
２．本発明によって提供される化合物半導体ＥＳＤ保護装置は、化合物半導体マルチゲートＥ−ＦＥＴを用いるため、Ｅ−ＦＥＴと、そのためのＥＳＤ保護回路とを備える回路を、同じチップ上に集積することができる。オンチップＥＳＤ保護回路を用いることにより、その集積回路のサイズを大幅に小さくすることができ、また、その製造プロセスを著しく簡単にすることができる。
３．本発明によって提供される化合物半導体ＥＳＤ保護装置の一形態では、ある抵抗によって別のゲート電極に接続された少なくとも１つのゲートが、別の抵抗によってソース電極、ドレイン電極、または２つの隣接するゲート電極間のゲート間領域に接続されている化合物半導体マルチゲートＥ−ＦＥＴを用いる。その入力ＲＦ信号は、該抵抗に接続された２つのゲート電極に分割される。その結果として、各ゲート電極のＲＦ電圧振幅が低減され、該ＥＳＤ保護装置全体の線形性が向上する。
図面に関する上述の説明は、本発明の好適な実施形態のみのためのものである。多くの同等の局所的な変形および変更が、本発明に関連する当業者によって可能であり、およびそれらの変形および変更は、本発明の趣旨から逸脱しないため、それらの変形および変更は、添付のクレームによって定義される範囲に含まれると見なすべきである。
１０１ トリプルゲートＥ−ＦＥＴ
１４０ 第４の抵抗
１５０ 第５の抵抗
１５１ 第５の抵抗
Ｃ１ 接続ノード
Ｄ ドレイン電極
Ｇ１ ゲート電極
Ｇ２ ゲート電極
Ｇ３ ゲート電極
Ｓ ソース電極

Claims (31)

  1. ソース電極と、ドレイン電極と、前記ソース電極とドレイン電極との間に設けられた複数のゲート電極とを備える化合物半導体マルチゲートエンハンスメント型電界効果トランジスタ（Ｅ−ＦＥＴ）と、
    前記ソース電極が、それを介して前記複数のゲート電極のうちの少なくとも１つである第１のゲート電極に接続され、且つ該第１のゲート電極に流れる逆方向ゲート漏れ電流により電圧降下を引き起こして、ターンオン電圧を調節する少なくとも１つの第１の抵抗と、
    前記ドレイン電極が、それを介して前記複数のゲート電極のうちの少なくとも他の１つである第２のゲート電極に接続され、且つ該第２のゲート電極に流れる逆方向ゲート漏れ電流により電圧降下を引き起こして、ターンオン電圧を調節する少なくとも１つの第２の抵抗と、
    を備える化合物半導体静電放電（ＥＳＤ）保護装置。
  2. 前記複数のゲート電極のうちの２つのゲート電極が、第３の抵抗によって接続される、請求項１に記載の化合物半導体ＥＳＤ保護装置。
  3. 第３の抵抗の抵抗値は、２×１０２〜２×１０４オームである、請求項２に記載の化合物半導体ＥＳＤ保護装置。
  4. 前記マルチゲートＥ−ＦＥＴは、ＧａＡｓ ＦＥＴである請求項１に記載の化合物半導体ＥＳＤ保護装置。
  5. 前記マルチゲートＥ−ＦＥＴは、高電子移動度トランジスタ（ＨＥＭＴ）または擬似格子整合型高電子移動度トランジスタ（ｐＨＥＭＴ）である請求項４に記載の化合物半導体ＥＳＤ保護装置。
  6. 前記マルチゲートＥ−ＦＥＴは、ＧａＮ ＦＥＴである請求項１に記載の化合物半導体ＥＳＤ保護装置。
  7. 前記ソース電極およびドレイン電極は、互い違いに配置されたマルチフィンガ電極であり、前記複数のゲート電極は、前記ソース電極とドレイン電極との間に設けられたマルチフィンガ電極である、請求項１に記載の化合物半導体ＥＳＤ保護装置。
  8. 前記ソース電極およびドレイン電極は、互い違いに配置されたマルチフィンガ電極であり、前記複数のゲート電極は、前記ソース電極とドレイン電極との間に設けられた蛇行ゲート電極である、請求項１に記載の化合物半導体ＥＳＤ保護装置。
  9. 前記複数のゲート電極の各ゲート電極の幅は、０．１ｍｍ〜１０ｍｍである、請求項１に記載の化合物半導体ＥＳＤ保護装置。
  10. 第１および第２の抵抗の抵抗値は、２×１０２〜２×１０４オームである、請求項１に記載の化合物半導体ＥＳＤ保護装置。
  11. ソース電極と、ドレイン電極と、前記ソース電極とドレイン電極との間に設けられた複数のゲート電極とを備える化合物半導体マルチゲートエンハンスメント型電界効果トランジスタ（Ｅ−ＦＥＴ）と、
    前記複数のゲート電極のうちの少なくとも１つである第３のゲート電極が、隣接する２つのゲート電極間のゲート間領域のうちの少なくとも１つにそれを介して接続され、且つ該第３のゲート電極に流れる逆方向ゲート漏れ電流により電圧降下を引き起こして、ターンオン電圧を調節する少なくとも１つの第４の抵抗と、
    を備える化合物半導体静電放電（ＥＳＤ）保護装置。
  12. 前記複数のゲート電極のうちの少なくとも１つのゲート電極は、少なくとも１つの第５の抵抗を介して前記ソース電極またはドレイン電極に接続される、請求項１１に記載の化合物半導体ＥＳＤ保護装置。
  13. 第５の抵抗の抵抗値は、２×１０２〜２×１０４オームである、請求項１２に記載の化合物半導体ＥＳＤ保護装置。
  14. 前記複数のゲート電極のうちの２つのゲート電極が、第６の抵抗によって接続される請求項１２に記載の化合物半導体ＥＳＤ保護装置。
  15. 第６の抵抗の抵抗値は、２×１０２〜２×１０４オームである、請求項１４に記載の化合物半導体ＥＳＤ保護装置。
  16. 前記複数のゲート電極のうちの２つのゲート電極が、第６の抵抗によって接続される請求項１１に記載の化合物半導体ＥＳＤ保護装置。
  17. 第６の抵抗の抵抗値は、２×１０２〜２×１０４オームである、請求項１６に記載の化合物半導体ＥＳＤ保護装置。
  18. 前記マルチゲートＥ−ＦＥＴは、ＧａＡｓ ＦＥＴである請求項１１に記載の化合物半導体ＥＳＤ保護装置。
  19. 前記マルチゲートＥ−ＦＥＴは、高電子移動度トランジスタ（ＨＥＭＴ）または擬似格子整合型高電子移動度トランジスタ（ｐＨＥＭＴ）である請求項１８に記載の化合物半導体ＥＳＤ保護装置。
  20. 前記マルチゲートＥ−ＦＥＴは、ＧａＮ ＦＥＴである請求項１１に記載の化合物半導体ＥＳＤ保護装置。
  21. 前記ソース電極およびドレイン電極は、互い違いに配置されたマルチフィンガ電極であり、前記複数のゲート電極は、前記ソース電極とドレイン電極との間に設けられた蛇行ゲート電極である、請求項１１に記載の化合物半導体ＥＳＤ保護装置。
  22. 前記複数のゲート電極の各ゲート電極の幅は、０．１ｍｍ〜１０ｍｍである、請求項１１に記載の化合物半導体ＥＳＤ保護装置。
  23. 第４の抵抗の抵抗値は、２×１０２〜２×１０４オームである、請求項１１に記載の化合物半導体ＥＳＤ保護装置。
  24. ソース電極と、ドレイン電極と、前記ソース電極とドレイン電極との間に設けられた複数のゲート電極とを備える化合物半導体マルチゲートエンハンスメント型電界効果トランジスタ（Ｅ−ＦＥＴ）と、
    前記複数のゲート電極のうちの少なくとも１つである第４のゲート電極が、それを介して前記ソース電極またはドレイン電極に接続され、且つ該第４のゲート電極に流れる逆方向ゲート漏れ電流により電圧降下を引き起こして、ターンオン電圧を調節する少なくとも１つの第７の抵抗とを備え、
    前記第４のゲート電極と、前記複数のゲート電極のうちの少なくとも他の１つのゲート電極とが第８の抵抗によって接続される化合物半導体静電放電（ＥＳＤ）保護装置。
  25. 前記マルチゲートＥ−ＦＥＴは、ＧａＡｓ ＦＥＴである請求項２４に記載の化合物半導体ＥＳＤ保護装置。
  26. 前記マルチゲートＥ−ＦＥＴは、高電子移動度トランジスタ（ＨＥＭＴ）または擬似格子整合型高電子移動度トランジスタ（ｐＨＥＭＴ）である請求項２５に記載の化合物半導体ＥＳＤ保護装置。
  27. 前記マルチゲートＥ−ＦＥＴは、ＧａＮ ＦＥＴである請求項２４に記載の化合物半導体ＥＳＤ保護装置。
  28. 前記ソース電極およびドレイン電極は、互い違いに配置されたマルチフィンガ電極であり、前記複数のゲート電極は、前記ソース電極とドレイン電極との間に設けられたマルチフィンガ電極である、請求項２４に記載の化合物半導体ＥＳＤ保護装置。
  29. 前記ソース電極およびドレイン電極は、互い違いに配置されたマルチフィンガ電極であり、前記複数のゲート電極は、前記ソース電極とドレイン電極との間に設けられた蛇行ゲート電極である、請求項２４に記載の化合物半導体ＥＳＤ保護装置。
  30. 前記複数のゲート電極の各ゲート電極の幅は、０．１ｍｍ〜１０ｍｍである請求項２４に記載の化合物半導体ＥＳＤ保護装置。
  31. 第７および第８の抵抗の抵抗値は、２×１０２〜２×１０４オームである、請求項２４に記載の化合物半導体ＥＳＤ保護装置。
JP2013096857A 2012-12-31 2013-05-02 化合物半導体ｅｓｄ保護装置 Active JP5684850B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/731,977 2012-12-31
US13/731,977 US8970998B2 (en) 2012-12-31 2012-12-31 Compound semiconductor ESD protection devices

Publications (2)

Publication Number Publication Date
JP2014130991A JP2014130991A (ja) 2014-07-10
JP5684850B2 true JP5684850B2 (ja) 2015-03-18

Family

ID=51016145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013096857A Active JP5684850B2 (ja) 2012-12-31 2013-05-02 化合物半導体ｅｓｄ保護装置

Country Status (4)

Country Link
US (1) US8970998B2 (ja)
JP (1) JP5684850B2 (ja)
CN (1) CN103915491B (ja)
TW (1) TWI524496B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431390B2 (en) 2013-05-03 2016-08-30 Microchip Technology Incorporated Compact electrostatic discharge (ESD) protection structure
TWI595626B (zh) * 2014-07-28 2017-08-11 聯穎光電股份有限公司 靜電放電防護電路
CN104617092B (zh) * 2014-11-06 2018-06-22 苏州捷芯威半导体有限公司 一种半导体器件及其制作方法
JP6597357B2 (ja) * 2016-02-09 2019-10-30 三菱電機株式会社 保護ダイオード付き電界効果トランジスタ
US11600611B2 (en) * 2020-11-12 2023-03-07 Semiconductor Components Industries, Llc Electronic device including high electron mobility transistors and a resistor and a method of using the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026035A (ja) * 2000-07-05 2002-01-25 Hitachi Ltd 半導体集積回路装置
JP2006074012A (ja) * 2004-08-06 2006-03-16 Renesas Technology Corp 双方向型静電気放電保護素子
JP2008021949A (ja) * 2006-07-14 2008-01-31 Sony Corp 半導体素子及びこれを備える通信機器
JP2009218296A (ja) * 2008-03-07 2009-09-24 Rohm Co Ltd 保護回路
US7881030B1 (en) * 2008-07-07 2011-02-01 Rf Micro Devices, Inc. Enhancement-mode field effect transistor based electrostatic discharge protection circuit
US20100171179A1 (en) * 2009-01-06 2010-07-08 Win Semiconductors Corp. Full periphery multi-gate transistor with ohmic strip
JP2013042193A (ja) * 2009-12-03 2013-02-28 Panasonic Corp スイッチ装置
JP5666157B2 (ja) * 2010-03-26 2015-02-12 パナソニック株式会社 双方向スイッチ素子及びそれを用いた双方向スイッチ回路
US8969973B2 (en) * 2010-07-02 2015-03-03 Win Semiconductors Corp. Multi-gate semiconductor devices
US9728532B2 (en) * 2011-04-13 2017-08-08 Qorvo Us, Inc. Clamp based ESD protection circuits
US9184098B2 (en) * 2012-09-24 2015-11-10 Analog Devices, Inc. Bidirectional heterojunction compound semiconductor protection devices and methods of forming the same

Also Published As

Publication number Publication date
TW201426955A (zh) 2014-07-01
US20140183544A1 (en) 2014-07-03
CN103915491A (zh) 2014-07-09
US8970998B2 (en) 2015-03-03
TWI524496B (zh) 2016-03-01
CN103915491B (zh) 2017-01-18
JP2014130991A (ja) 2014-07-10

Similar Documents

Publication Publication Date Title
JP5684850B2 (ja) 化合物半導体ｅｓｄ保護装置
TWI631685B (zh) 緊密靜電放電保護結構
US8964342B2 (en) Compound semiconductor ESD protection devices
US7705404B2 (en) Electrostatic discharge protection device and layout thereof
US7098510B2 (en) Multifinger-type electrostatic discharge protection element
JP6597357B2 (ja) 保護ダイオード付き電界効果トランジスタ
US10026712B2 (en) ESD protection circuit with stacked ESD cells having parallel active shunt
US20130313653A1 (en) MOS Transistor with Multi-finger Gate Electrode
TWI495216B (zh) 具有靜電保護元件之積體電路
CN101361193B (zh) 具有高静电放电性能的浮动栅极结构
JP3590371B2 (ja) マルチフィンガ構造の半導体装置のｅｓｄ保護回路
CN108447861B (zh) 半导体器件
US11682699B2 (en) Switch body connections to achieve soft breakdown
KR100713749B1 (ko) 반도체 장치
US9692410B2 (en) Semiconductor switch
JP2007281551A (ja) 化合物半導体スイッチ回路装置
CN108735730B (zh) 电力开关及其半导体装置
KR101033724B1 (ko) 오픈-드레인 회로용 ｍｏｓｆｅｔ 및 이를 이용한 반도체집적 회로 장치
JP2005353991A (ja) 半導体装置
KR20220001812A (ko) Rf 스위치
CN115917744A8 (zh) 鳍式场效应管、esd保护电路、滤波电路以及电子设备
JP2009231583A (ja) 化合物半導体スイッチ回路装置
JP2016134435A (ja) 半導体装置
JP2021132129A (ja) 半導体集積回路
JP2008011280A (ja) スイッチ回路装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150115

R150 Certificate of patent or registration of utility model

Ref document number: 5684850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250