TWI495216B - 具有靜電保護元件之積體電路 - Google Patents

具有靜電保護元件之積體電路 Download PDF

Info

Publication number
TWI495216B
TWI495216B TW102130904A TW102130904A TWI495216B TW I495216 B TWI495216 B TW I495216B TW 102130904 A TW102130904 A TW 102130904A TW 102130904 A TW102130904 A TW 102130904A TW I495216 B TWI495216 B TW I495216B
Authority
TW
Taiwan
Prior art keywords
gate
electrode
resistor
electrostatic protection
contact
Prior art date
Application number
TW102130904A
Other languages
English (en)
Other versions
TW201433036A (zh
Inventor
Shinichiro Takatani
Jung Tao Chung
Chih Wei Wang
Cheng Guan Yuan
Shih-Ming Joseph Liu
Original Assignee
Win Semiconductors Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Win Semiconductors Corp filed Critical Win Semiconductors Corp
Publication of TW201433036A publication Critical patent/TW201433036A/zh
Application granted granted Critical
Publication of TWI495216B publication Critical patent/TWI495216B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

具有靜電保護元件之積體電路
本發明係有關一種積體電路，尤指一種具有靜電保護元件之積體電路。
與外部連接的積體電路容易受到來自操作環境及外圍設備如人體或機器所產生的靜電放電(electrostatic discharge,ESD)脈衝所破壞，一次靜電放電事件可能在短短幾百奈秒(ns)時間即產生瞬間的高電流或高電壓脈衝，導致元件性能下降或損壞。為了保護易受破壞的積體電路免受靜電放電脈衝的損害，積體電路主要元件之對外端子皆應與靜電保護電路連接。
化合物半導體元件已被廣泛運用於射頻電路市場，例如化合物半導體高電子遷移率電晶體(HEMT)開關，因其在射頻波段的高性能，近年來常被應用於3G行動通訊產品中。然而缺乏良好的靜電保護裝置已成為高電子遷移率電晶體開關在應用上的一個主要缺點。傳統上，靜電保護電路是由串聯二極體所構成。將單一一個增強型場效電晶體(enhancement-mode field effect transistor,E-FET)的閘極以一電阻連接到源極，可以等同於一個具有不同正向啟動電壓(Von_forward )及反向啟動電壓(Von_reverse )之二極體(以下簡稱為E-FET二極體)，如第14A圖所示：正向導通電壓為小且等於E-FET之夾止電壓，而反向導通電壓為大且由反向閘極漏電流所導致電阻兩端之電壓降決定。使用不同電阻值之電阻可調整反向導通電壓至某種程度，因此，一閘 極與源極以一電阻相連之E-FET可用以作為靜電保護元件。第14B圖顯示順向串聯兩個以上E-FET二極體時，可使正、負啟動電壓值(Von_p 及Von_n )倍增，若兩個E-FET二極體以反向相接，則正、負啟動電壓值皆由單一E-FET二極體之反向啟動電壓決定，如第14C圖所示。兩個方向皆採用串聯之E-FET二極體，則可用以調整整體之正、負啟動電壓值(如第14D圖)。
考慮如第15A圖所示之使用E-FET二極體靜電保護元件之一電路，為使靜電保護元件在電路運作期間維持在關閉狀態，Von_P 及Von_N 必須在任何時候滿足下列不等式：Von_N <Vb -Va <Von_P
其中Vb 及Va 為該電路運作時，電路兩端之電壓。而如第15B圖所示之例子，Von_P 及Von_N 必須在任何時候滿足下列不等式：Von_N <Va <Von_P
為滿足上述條件，可能會需要使用多個串聯的E-FET二極體，而不論正向或反向串聯的E-FET二極體數目增加時，都將增加整體靜電保護元件所佔面積，並導致晶片尺寸增大。
即使符合上述條件，靜電保護元件通常會產生額外的非線性訊號而降低電路性能。因此，對需要高線性度訊號之電路而言，如應用於行動通訊系統中之天線開關電路等，降低靜電保護元件所產生的非線性訊號是為一基本要求。
本發明之主要目的在於提供一種使用化合物半導體場效電晶體之高線性度靜電保護電路，該靜電保護電路可被整合於一化合物半導體高頻電路中，以縮小整體電路模組的尺寸。
本發明之另一目的在於提供一種靜電保護電路模組，其包含一直流阻斷電容，並聯連接於一靜電保護元件。該直流阻斷電容能允許射頻訊號通過，同時能阻斷直流訊號，而該靜電保護元件則提供靜電放電電流一導通路徑。靜電保護元件的選擇，以能使橫跨靜電保護元件的射頻信號的非線性部分保持在較低水平者為佳。
本發明之又一目的在於提供一種具靜電保護元件之積體電路，其中該靜電保護元件係使用以化合物半導體多閘極增強型場效電晶體(enhancement mode FET,E-FET)製作之等效二極體，使該靜電保護電路之元件整體面積能被微縮，且使用該靜電保護積體電路的化合物半導體高頻電路之晶片尺寸能被縮小。
為達上述目的，本發明提供一種積體電路，包括至少一靜電保護電路模組，其中該靜電保護電路模組包括一直流阻斷電容，係連接於一第一接點與一第二接點之間，以及至少一化合物半導體靜電保護元件，係連接於該第一接點與該第二接點而並聯於該直流阻斷電容。
前述靜電保護電路模組可作為一電路之基本組件，將其整合於一積體電路中時，則可提供射頻訊號及靜電放電電流一導通路徑，並阻斷直流訊號。基於上述構想，本發明提供一積體電路，其包含一高頻電路、一開關元件、以及兩個靜電保護電路模組，其中前述高頻電路係連接於一第一端點與一第二端點之間，供輸入或輸出射頻訊號；前述第一靜電保護電路模組之第一接點係連接於前述第一端點與前述高頻電路間之一分支點，而前述第一靜電保護電路模組之第二接點係連接於前述開關元件之一端點；前述第二靜電保護電路模組之第一接點係連接於前述開關元件之另一端點，而前述第二靜電保護電路模組之第二接點係連接於接地端。靜電放電電流將從前述之第一端點進入，經過前述之兩個靜電保護電路模組流 入接地端，使前述高頻電路能免受靜電放電電流的破壞。
本發明並提供另一積體電路，其係於前述之積体電路中更包括一第三靜電保護電路模組，其中前述第三靜電保護電路模組之第一接點係連接於該第一端點，而該第三靜電保護電路模組之第二接點係連接於該第一端點與該高頻電路間之該分支點。
第15B圖為一習知技術，其靜電保護元件係直接連接於接地端，相較之下，本發明中通過靜電保護電路模組中的靜電保護元件之射頻訊號振幅相對較小，使得因靜電保護作用而產生的非線性訊號也較習知技術所設計的靜電保護電路為小。
前述積體電路中，至少一靜電保護電路模組係使用下列五種化合物半導體靜電保護元件中的一種，藉以達到提高線性度及縮小晶片尺寸：第一型化合物半導靜電保護元件包含一多閘極E-FET、至少一第一電阻以及至少一第二電阻，多閘極E-FET係包括一源極電極、一汲極電極以及複數個位於源極電極與汲極電極間之閘極電極，其中源極電極係透過第一電阻與閘極電極中之至少一個連接，而汲極電極係透過第二電阻與閘極電極中之至少一個連接。
前述之第一型化合物半導靜電保護元件可更包含至少一第三電阻，連接於複數閘極電極中的兩個，一閘極電極能透過該第三電阻連接於另一個直接或間接連接於源極電極或汲極電極之閘極電極，使該閘極電極亦能因此直接或間接連接於源極電極或汲極電極。
第二型化合物半導靜電保護元件包含一多閘極E-FET以及至少一第四電阻，多閘極E-FET係包括一源極電極、一汲極電極以及複數個 位於源極電極與汲極電極間之閘極電極，其中閘極電極中至少一個係透過至少一個第四電阻連接於兩相鄰閘極間區域。
前述之第二型化合物半導靜電保護元件可更包含至少一第五電阻，使該閘極電極中的至少一個透過至少一第五電阻連接於源極電極或汲極電極。
前述之第二型化合物半導靜電保護元件可進一步包含至少一第六電阻，連接於複數閘極電極中的兩個，第六電阻之功能係與前述之第三電阻相同：一閘極電極能透過該第六電阻連接於另一個直接或間接連接於源極電極、汲極電極或兩相鄰閘極間區域之閘極電極，使該閘極電極亦能因此直接或間接連接於源極電極、汲極電極或兩相鄰閘極間區域。
第三型化合物半導靜電保護元件包含一多閘極E-FET、至少一第七電阻以及至少一第八電阻，多閘極E-FET係包括一源極電極、一汲極電極以及複數個位於源極電極與汲極電極間之閘極電極，其中複數個閘極電極係透過至少一個第七電阻連接於源極電極或汲極電極，第八電阻之功能係與前述之第三電阻相同：一閘極電極能透過該第八電阻連接於另一個直接或間接連接於源極電極、汲極電極或兩相鄰閘極間區域之閘極電極，使該閘極電極亦能因此直接或間接連接於源極電極、汲極電極或兩相鄰閘極間區域。
第四型化合物半導靜電保護元件包含一多閘極E-FET、至少一第九電阻以及至少一閘極電容，其中前述多閘極E-FET係包括一源極電極、一汲極電極以及複數個位於源極電極與汲極電極間之閘極電極，其中每一個閘極電極係透過前述第九電阻直流電連於前述源極電極、汲極電極或兩相鄰閘極電極間之閘極間區域，且至少一個閘極電極係透過前述閘極 電容交流電連於前述源極電極、汲極電極或兩相鄰閘極電極間之閘極間區域。
前述之第四型化合物半導靜電保護元件可更包含至少一第十電阻，連接於複數閘極電極中的兩個。
第五型化合物半導靜電保護元件包含複數個單閘極E-FET、至少一第十一電阻以及至少一閘極電容，其中前述複數個單閘極E-FET係以序列方式相連，每一個單閘極E-FET包括一源極電極、一汲極電極以及一閘極電極，其中每一個汲極電極係連接於相連單閘極E-FET之源極電極，每一個閘極電極係透過前述第十一電阻直流電連於前述複數個單閘極E-FET之源極電極或汲極電極之一，至少一個前述閘極電極係透過前述閘極電容交流電連於前述複數個單閘極E-FET之源極或汲極電極之一。
前述之第五型化合物半導靜電保護元件可進一步包含一第十二電阻，連接於兩個單閘極E-FET之閘極電極。
於實施時，前述多閘極E-FET之源極電極以與汲極電極係為多指型電極，彼此交叉相鄰，而前述複數個閘極電極為設置於源極與汲極多指型電極間彼此交叉相鄰的多指型電極。
於實施時，前述多閘極E-FET之源極電極以與汲極電極係為多指型電極，彼此交叉相鄰，而前述複數個閘極電極為設置於源極與汲極多指型電極間的曲折型電極。
於實施時，前述靜電保護電路模組中的化合物半導體靜電保護元件係為一增強型高電子遷移率場效電晶體(HEMT)。
於實施時，前述開關元件包括至少一空乏型場效電晶體(depletion-mode field effect transistor,D-FET)或高電子遷移率場效電晶體 (HEMT)。
於實施時，前述高頻電路包括一射頻開關電路。
為對於本發明之特點與作用能有更深入之瞭解，茲藉實施例配合圖式詳述於後。
S,S1-S4‧‧‧源極電極
D,D1-D4‧‧‧汲極電極
G1-G4‧‧‧閘極電極
G1a-G4a,G1b,G2b‧‧‧電極墊
C1-C3‧‧‧閘極間區域之接點
10‧‧‧第一端點
11‧‧‧第二端點
12‧‧‧分支點
20‧‧‧高頻電路
30‧‧‧第一直流阻斷電容
31‧‧‧第二直流阻斷電容
32‧‧‧第三直流阻斷電容
40‧‧‧開關元件
50‧‧‧第一化合物半導體靜電保護元件
51‧‧‧第二化合物半導體靜電保護元件
52‧‧‧第三化合物半導體靜電保護元件
60‧‧‧第一靜電保護電路模組
61‧‧‧第二靜電保護電路模組
62‧‧‧第三靜電保護電路模組
71‧‧‧第一接點
72‧‧‧第二接點
100-103‧‧‧多閘極E-FET
110‧‧‧第一電阻
120‧‧‧第二電阻
130,131‧‧‧第三電阻
140-143‧‧‧第四電阻
150,151‧‧‧第五電阻
160,161‧‧‧第六電阻
170‧‧‧第七電阻
180-182‧‧‧第八電阻
190-192‧‧‧第九電阻
200-202‧‧‧第十電阻
240,241‧‧‧閘極電容
300-303‧‧‧單閘極E-FET
310,311‧‧‧第十一電阻
320-322‧‧‧第十二電阻
340,341‧‧‧閘極電容
第1A圖係為本發明所提供之具有靜電保護元件之積體電路之一種實施例之電路圖。
第1B圖係為本發明所提供之具有靜電保護電路模組之積體電路之一種實施例之電路圖。
第2圖係為本發明所提供之具有靜電保護元件之積體電路之另一種實施例之電路圖。
第3A至3E圖係為本發明所提供之第一型靜電保護元件之數種實施例之電路圖。
第4A至4D圖係為本發明所提供之第3A至3E圖所示電路之實施例之俯視示意圖。
第5A至5N圖係為應用本發明所提供之第二型靜電保護元件之數種實施例之電路圖。
第6A至6K圖係為選自本發明所提供之第5A至5N圖所示電路之實施例之俯視示意圖。
第7A至7C圖分別為應用本發明所提供之第三型靜電保護元件之數種實施例之電路圖。
第8A至8C圖係為本發明所提供之第7A至7C圖所示電路之實施例之俯視示意圖。
第9A至9N圖分別為應用本發明所提供之第四型靜電保護元件之數種實施例之電路圖。
第10A至10E圖係為本發明所提供之第9A至9N圖所示電路之實施例之俯視示意圖。
第11A至11G圖分別為應用本發明所提供之第五型靜電保護元件之數種實施例之電路圖。
第12A及12B圖係為本發明所提供之一單刀雙擲開關(SPDT switch)電路以及其兩臂的實施例之電路圖。
第13圖係為在第12A圖中之單刀雙擲開關使用不同靜電保護元件之三次谐波失真對輸入功率之曲線示意圖。
第14A至14D圖係為先前技術中之一使用E-FET二極體之靜電保護元件及其I-V曲線示意圖。
第15A及15B圖係為使用E-FET二極體之靜電保護元件之電路示意圖。
第1B圖係為本發明所提供之具有靜電保護元件之積體電路之一種實施例之電路圖。該積體電路具有至少一靜電保護電路模組60，該靜電保護電路模組60包括一直流阻斷電容30，係連接於一第一接點71與一第二接點72之間，以及至少一化合物半導體靜電保護元件50，係連接於第一接點71與第二接點72而並聯於該直流阻斷電容30。
第1A圖係為本發明所提供之具有靜電保護元件之積體電路之一種實施例之電路圖。該積體電路包含一高頻電路20、一開關元件40、一第一靜電保護電路模組60以及一第二靜電保護電路模組61。第一靜電保 護電路模組60包含一第一直流阻斷電容30以及一第一化合物半導體靜電保護元件50；第二靜電保護電路模組61包含一第二直流阻斷電容31以及一第二化合物半導體靜電保護元件51；高頻電路20係連接於一第一端點10與一第二端點11之間，供輸入或輸出射頻訊號；第一靜電保護電路模組60之第一接點係連接於第一端點10與前述高頻電路20間之一分支點12，而第一靜電保護電路模組60之第二接點係連接於前述開關元件40之一端點；第二靜電保護電路模組61之第一接點係連接於開關元件40之另一端點，而第二靜電保護電路模組61之第二接點係連接於接地端。從第一端點10進入的靜電放電電流經過第一、第二靜電保護元件以及分支線上的開關元件40而流入接地端，如第1A圖中虛線箭號所示，使高頻電路能受到保護而免於靜電放電電流的破壞。由於輸入端的直流偏壓會被直流阻斷電容30及31所阻斷，射頻線路的直流部份可以另行控制，譬如以第1A圖中所示之直流控制端所提供的偏壓來加以控制，使開關元件40之偏壓條件的設計更具有彈性。在一天線開關電路中，當高頻電路20為一串連式開關時，第二端點11可與一天線連接，開關元件40可做為一並聯式開關(shunt switch)，當串連式開關20為關閉狀態時，並聯式開關40則為導通狀態，兩者皆由一輸入第1A圖中的直流控制端之偏壓所控制，使漏出的射頻訊號能從串連式開關20分流至接地端。
第2圖係為本發明所提供之具有靜電保護元件之積體電路之另一種實施例之電路圖，其係於第1A圖之積体電路中增加一第三靜電保護電路模組62。第三靜電保護電路模組62包含一第三直流阻斷電容32以及一第三化合物半導體靜電保護元件52。第三靜電保護電路模組62之第一接點係連接於第一端點10，而該第三靜電保護電路模組之第二接點係連接於第一端點10與高頻電路間20間之分支點12。從第一端點10進入的靜電放 電電流經過第一、第二及第三靜電保護元件以及分支線上的開關元件40而流入接地端，如第2圖中虛線箭號所示，使高頻電路能受到保護而免於靜電放電電流的破壞。在本實施例中，由於輸入端的直流偏壓會被直流阻斷電容32所阻斷，射頻線路的直流部份可以另行控制，譬如以第2圖中所示之直流控制端所提供的偏壓來加以控制。
第15B圖為一習知技術，其靜電保護元件係直接連接於接地端，相較之下，本發明中通過靜電保護電路模組60、61及62中的靜電保護元件50、51及52之射頻訊號振幅相對較小，使得因靜電保護作用而產生的非線性訊號也較習知技術所設計的靜電保護電路為小。
前述積體電路中，第一、第二及第三靜電保護電路模組中至少其中之一係使用下列五種化合物半導體靜電保護元件中的一種，藉以達到提高線性度及縮小晶片尺寸：
第一型化合物半導體靜電保護元件
第3A-3E圖係為本發明所提供之第一型化合物半導體靜電保護元件之數種實施例之電路圖。第一型化合物半導體靜電保護元件係等效於一具有兩個反向串連的二極體之電路。第一型化合物半導體靜電保護元件包括一多閘極E-FET(100至102)、至少一第一電阻110以及至少一第二電阻120。多閘極E-FET係包括一源極電極S、一汲極電極D以及複數個位於源極電極與汲極電極間之閘極電極(G1至G4)。源極電極S係透過該至少一第一電阻110與閘極電極中之至少一個連接，而汲極電極D係透過該至少一第二電阻120與閘極電極中之至少一個連接。在本實施例中，第一型化合物半導體靜電保護元件可進一步包含一或多個第三電阻(130及131)，連接於複數閘極電極中的兩個。在本說明書中，任兩物體間的電性連接係包含直接連結與間接連結，如一閘極電極能直接透過一第一電阻電性連接於源極電 極，或以間接方式，透過連接於一以一第一電阻連接於源極電極之閘極電極而達成電性連接於源極電極。
第3A及3B圖係為本發明所提供之使用一雙閘極E-FET 100的第一型化合物半導體靜電保護元件之實施例之電路圖。在第3A圖中，源極電極S係透過第一電阻110連接於閘極電極G1，而汲極電極D係透過第二電阻120連接於閘極電極G2。將3A圖之連接交叉即成為第3B圖，其中源極電極S改為透過第一電阻110連接於閘極電極G2，而汲極電極D改為透過第二電阻120連接於閘極電極G1。第3C圖係為本發明所提供之使用一三閘極E-FET 101的第一型化合物半導體靜電保護元件之實施例之電路圖，其中源極電極S係透過第一電阻110連接於閘極電極G1，並透過第一電阻110及第三電阻130連接於閘極電極G2；而汲極電極D係透過第二電阻120連接於閘極電極G3。第3D及3E圖係為本發明所提供之使用一四閘極E-FET 102的第一型化合物半導體靜電保護元件之實施例之電路圖。在第3D圖中，源極電極S係透過第一電阻110連接於閘極電極G1，並透過第一電阻110及第三電阻130連接於閘極電極G2，而汲極電極D係透過第二電阻120連接於閘極電極G4，並透過第二電阻120及第三電阻131連接於閘極電極G3。在第3E圖中，源極電極S係透過第一電阻110連接於閘極電極G1，並透過第一電阻110及第三電阻130連接於閘極電極G2，且透過第一電阻110及第三電阻130及131連接於閘極電極G3，而汲極電極D係透過第二電阻120連接於閘極電極G4。
第4A圖為第3A圖所示電路圖的一種實施例。在本實施例中，源極電極S與汲極電極D為多指型電極，彼此交叉相鄰。而雙閘極電極G1與G2為設置於源極與汲極多指型電極間彼此交叉相鄰的曲折型電極，閘極電極之端點可設置一較閘極電極寬度為寬之電極墊，用以與其他 電子元件電性連接。在本實施例中，閘極電極G1與G2之一端點分別設置一電極墊G1a以及G2a，第一電阻110係連接於電極墊G1a與源極電極S之間，而第二電阻120則連接於電極墊G2a與汲極電極D之間。
第4B圖為第3B圖所示電路圖的一種實施例，其架構與第4A圖所示之實施例類似。第4C圖則為第3B圖所示電路圖的另一種實施例。在本實施例中，源極電極S與汲極電極D為多指型電極，彼此交叉相鄰，而雙閘極電極G1與G2為設置於源極與汲極多指型電極間彼此交叉相鄰的多指型電極；閘極電極G1與G2之一端點分別設置一電極墊G1a以及G2a。第一電阻110係連接於電極墊G2a與源極電極S之間，而第二電阻120則連接於電極墊G1a與汲極電極D之間。
第4D圖為第3C圖所示電路圖的一種實施例，其架構與第4A圖所示之實施例類似。閘極電極G1、G2與G3之一端點分別設置一電極墊G1a、G2a以及G3a。第一電阻110係連接於電極墊G1a與源極電極S之間，第二電阻120則連接於電極墊G3a與汲極電極D之間，而第三電阻130則連接於電極墊G1a與G2a之間。
第二型化合物半導體靜電保護元件
第5A-5N圖係為本發明所提供之第二型化合物半導體靜電保護元件之數種實施例之電路圖，每一圖底部顯示有該電路之等效二極體的電路。第二型化合物半導體靜電保護元件包括一多閘極E-FET(100至102)及至少一第四電阻(140至143)。多閘極E-FET係包括一源極電極S、一汲極電極D以及複數個位於源極電極與汲極電極間之閘極電極(G1至G4)。閘極電極中至少一個係透過至少一個第四電阻連接於兩相鄰閘極間區域。在本實施例中，第二型化合物半導體靜電保護元件可進一步包含一或多個第五電阻(150及151)，閘極電極中的至少一個可透過至少一第五電阻連接於源極電極或 汲極電極。此外，第二型化合物半導靜電保護元件可更包含至少一第六電阻(160及161)，連接於複數閘極電極中的兩個，使一閘極電極能透過該第六電阻與一第四或第五電阻電性連接於源極電極、汲極電極或兩相鄰閘極間區域之閘極電極。
第5A及5B圖係為本發明所提供之使用一雙閘極E-FET 100的第二型化合物半導體靜電保護元件之實施例之電路圖。在第5A圖中，閘極電極G1係透過第五電阻150連接於源極電極S，而閘極電極G2係透過第四電阻140連接於閘極電極G1與G2間區域上之一接點C1。在第5B圖中，閘極電極G1與G2分別透過第四電阻140與141連接於閘極電極G1與G2間區域上之接點C1。
第5C-5G圖係為本發明所提供之使用一三閘極E-FET 101的第二型化合物半導體靜電保護元件之實施例之電路圖。在第5C圖中，閘極電極G1係透過第五電阻150連接於源極電極S，閘極電極G3係透過第五電阻151連接於汲極電極D，而閘極電極G2係透過第四電阻140連接於閘極電極G1與G2間區域上之接點C1。係透過第二電阻120連接於閘極電極G3。在第5D圖中，閘極電極G2與G3分別透過第四電阻140與141連接於閘極電極G2與G3間區域上之接點C2，而閘極電極G1係透過第六電阻160及第四電阻140連接於閘極電極G2與G3間區域上之接點C2。在第5E圖中，閘極電極G1係透過第五電阻150連接於源極電極S，閘極電極G2係透過第五電阻150及第六電阻160連接於源極電極S，而閘極電極G3係透過第四電阻140連接於閘極電極G2與G3間區域上之接點C2。在第5F圖中，閘極電極G1係透過第五電阻150連接於源極電極S，閘極電極G2係透過第四電阻140連接於閘極電極G1與G2間區域上之接點C1，而閘極電極G3係透過第四電阻141連接於閘極電極G2與G3間區域上之接點C2。 在第5G圖中，閘極電極G1係透過第四電阻140連接於閘極電極G1與G2間區域上之接點C1閘極電極G2與G3分別透過第四電阻140與141連接於閘極電極G2與G3間區域上之一接點C2而閘極電極G2與G3分別透過第四電阻140與141連接於閘極電極G2與G3間區域上之接點C2。
第5H-5N圖係為本發明所提供之使用一四閘極E-FET 102的第二型化合物半導體靜電保護元件之實施例之電路圖。在第5H圖中，閘極電極G2與G3分別透過第四電阻140與141連接於閘極電極G2與G3間區域上之接點C2，而閘極電極G1與G4分別以透過第六電阻160與閘極電極G2連接及透過第六電阻161與閘極電極G3連接的方式間接連接於閘極電極G2與G3間區域上之接點C2。在第5I圖中，閘極電極G3與G4分別透過第四電阻140與141連接於閘極電極G3與G4間區域上之接點C3，而閘極電極G1與G2分別以透過第六電阻160及161與閘極電極G3連接及透過第六電阻161與閘極電極G3連接的方式間接連接於閘極電極G3與G4間區域上之接點C3。在第5J圖中，閘極電極G1係透過第五電阻150連接於源極電極S，閘極電極G2與G3分別以透過第六電阻160以及透過第六電阻160及161與閘極電極G1連接的方式間接連接於源極電極S，而閘極電極G4係透過第四電阻140連接於閘極電極G3與G4間區域上之接點C3。在第5K圖中，閘極電極G1係透過第五電阻150連接於源極電極S，閘極電極G2係透過第六電阻160與閘極電極G1連接而間接連接於源極電極S，閘極電極G2係透過第四電阻140連接於閘極電極G2與G3間區域上之接點C2，而閘極電極G4係以透過第六電阻161與閘極電極G3連接而間接連接於閘極電極G2與G3間區域上之接點C2。在第5L圖中，閘極電極G1係透過第四電阻140連接於閘極電極G1與G2間區域上之接點C1，閘極電極G2與G3分別透過第四電阻141與142連接於閘極電極G2與G3間區域上 之接點C2，而閘極電極G4係透過第四電阻143連接於閘極電極G3與G4間區域上之接點C3。在第5M圖中，閘極電極G1係透過第五電阻150連接於源極電極S，閘極電極G2係透過第四電阻140連接於閘極電極G1與G2間區域上之接點C1，閘極電極G3係透過第四電阻141連接於閘極電極G2與G3間區域上之接點C2，而閘極電極G4係透過第四電阻142連接於閘極電極G3與G4間區域上之接點C3。在第5N圖中，閘極電極G1係透過第五電阻150連接於源極電極S，閘極電極G2係透過第六電阻160與閘極電極G1連接而間接連接於源極電極S，閘極電極G3係透過第四電阻140連接於閘極電極G2與G3間區域上之接點C2，而閘極電極G4係透過第四電阻141連接於閘極電極G3與G4間區域上之接點C3。
第6A-6K圖為選自第5A-5N圖所示電路圖的數種實施例，其架構與第4A圖所示之第一型化合物半導體靜電保護元件之實施例類似，其中源極電極S與汲極電極D為多指型電極，彼此交叉相鄰；而雙閘極電極G1與G2為設置於源極與汲極多指型電極間彼此交叉相鄰的曲折型電極；閘極電極之端點可設置一較閘極電極寬度為寬之電極墊，用以與其他電子元件電性連接。
第6A及6B圖為第5A圖所示電路圖的兩種實施例。閘極電極G1與G2之一端點分別設置一電極墊G1a以及G2a；將曲折型閘極電極G1及G2間區域之一轉彎處設計成具有較寬的閘極間隔並將接點C1設置於此轉彎處；此外，亦可如第6B圖所示，將曲折型閘極電極G1及G2間區域之多個轉彎處設計成具有較寬的閘極間隔，以在閘極間區域設置多個接點。第四電阻140係連接於電極墊G2a與接點C1之間；第五電阻150則連接於電極墊G1a與源極電極S之間。
第6C及6D圖為第5B圖所示電路圖的兩種實施例。閘極電 極G1與G2之一端點分別設置一電極墊G1a以及G2a。閘極電極G1與G2間區域上之接點C1可設置於曲折型閘極電極G1與G2間之一或多個製作成較寬的轉彎處，如第6A及6B圖所示。第四電阻140係連接於電極墊G1a與接點C1之間；第四電阻141係連接於電極墊G2a與接點C1之間。
第6E圖為第5E圖所示電路圖的一種實施例。閘極電極G1、G2與G3之一端點分別設置一電極墊G1a、G2a以及G3a。閘極電極G2與G3間區域上之接點C2係設置於曲折型閘極電極G2與G3間之一個製作成較寬的轉彎處。第四電阻140係連接於電極墊G3a與接點C2之間；第五電阻150係連接於電極墊G1a與源極電極S之間；而第六電阻160則連接於電極墊G1a與G2a之間。
第6F及6G圖為第5F圖所示電路圖的兩種實施例。閘極電極G1、G2與G3之一端點分別設置一電極墊G1a、G2a以及G3a。閘極電極G1與G2間區域上之接點C1可設置於曲折型閘極電極G1與G2間之一或多個製作成較寬的轉彎處，而閘極電極G2與G3間區域上之接點C2可設置於曲折型閘極電極G2與G3間之一或多個製作成較寬的轉彎處。第四電阻140係連接於電極墊G2a與接點C1之間；第四電阻141係連接於電極墊G3a與接點C2之間；而第五電阻150係連接於電極墊G1a與源極電極S之間。
第6H及6I圖為第5G圖所示電路圖的兩種實施例。閘極電極G1、G2與G3之一端點分別設置一電極墊G1a、G2a以及G3a。閘極電極G1與G2間區域上之接點C1可設置於曲折型閘極電極G1與G2間之一或多個製作成較寬的轉彎處，而閘極電極G2與G3間區域上之接點C2可設置於曲折型閘極電極G2與G3間之一或多個製作成較寬的轉彎處。第四電阻140係連接於電極墊G2a與接點C1之間；而第四電阻141及142分別連接於接點C2與電極墊G2a及G3a之間。
第6J圖為第5J圖所示電路圖的一種實施例。閘極電極G1、G2、G3與G4之一端點分別設置一電極墊G1a、G2a、G3a以及G4a。閘極電極G3與G4間區域上之接點C3係設置於曲折型閘極電極G2與G3間之一個製作成較寬的轉彎處。第四電阻140係連接於電極墊G4a與接點C3之間；第五電阻150係連接於電極墊G1a與源極電極S之間；第六電阻160係連接於電極墊G1a與G2a之間；而第六電阻161則連接於電極墊G2a與G3a之間。
第6K圖為第5L圖所示電路圖的一種實施例。閘極電極G1、G2、G3與G4之一端點分別設置一電極墊G1a、G2a、G3a以及G4a。曲折型閘極電極G1與G2間轉彎處較寬區域、G2與G3間轉彎處較寬區域以及G3與G4間轉彎處較寬區域上分別設置接點C1、C2及C3。可設置於曲折型閘極電極G1與G2間之一或多個製作成較寬的轉彎處，而閘極電極G2與G3間區域上之接點C2可設置於曲折型閘極電極G2與G3間之一或多個製作成較寬的轉彎處。第四電阻140係連接於電極墊G2a與接點C1之間；而第四電阻140、141、142及143分別連接於電極墊G1a與接點C1、電極墊G2a與接點C2、電極墊G3a與接點C2、以及電極墊G4a與接點C3。
第三型化合物半導體靜電保護元件
第7A-7C圖係為本發明所提供之第三型化合物半導體靜電保護元件之數種實施例之電路圖。第三型化合物半導體靜電保護元件包括一多閘極E-FET(100至102)、至少一第七電阻170以及至少一第八電阻(180至182)。多閘極E-FET係包括一源極電極S、一汲極電極D以及複數個位於源極電極與汲極電極間之閘極電極(G1至G4)；複數個閘極電極中的每一個係透過該至少一第七電阻170連接於源極電極S或汲極電極D。當多閘極E-FET之所有閘極電極單向連接於源極或汲極電極，此一多閘極E-FET即等效於 一個二極體。一或多個第八電阻(180及182)係連接於複數閘極電極中的兩個，使閘極電極可透過一或多個第八電阻及一第七電阻間接連接於源極或汲極電極。第5A-5C圖所示之實施例中，閘極電極G1係透過第七電阻170連接於源極電極S，而其他閘極電極係透過一或多個第八電阻連接於閘極電極G1。
第8A及8B圖為第7A圖所示電路圖的兩種實施例。第8A圖之架構與第4C圖所示之第一型化合物半導體靜電保護元件之實施例類似，閘極電極G1之兩端分別設置一電極墊G1a以及G1b，而閘極電極G2之兩端分別設置一電極墊G2a以及G2b；第七電阻170係連接於電極墊G1a與源極電極S之間，而第八電阻180則連接於電極墊G1a與G2a之間。第8B圖之架構與第4A圖所示之第一型化合物半導體靜電保護元件之實施例類似，閘極電極G1與G2之一端點分別設置一電極墊G1a以及G2a，第七電阻170係連接於電極墊G1a與源極電極S之間，而第八電阻180則連接於電極墊G1a與G2a之間。
第8C圖為第7B圖所示電路圖的兩種實施例。第8C圖之架構與第4A圖所示之第一型化合物半導體靜電保護元件之實施例類似，第七電阻170係連接於電極墊G1a與源極電極S之間，第八電阻180則連接於電極墊G1a與G2a之間，而第八電阻181則連接於電極墊G2a與G3a之間。
第四型化合物半導體靜電保護元件
第9A-9N圖係為本發明所提供之第四型化合物半導體靜電保護元件之數種實施例之電路圖，每一圖底部顯示有該電路之等效二極體電路。第四型化合物半導體靜電保護元件包括一個多閘極E-FET(100至102)、至少一第九電阻(190至192)以及至少一閘極電容(240及241)。多閘極E-FET係包括一源極電極S、一汲極電極D以及複數個位於源極電極與汲極電極間之 閘極電極(G1至G4)；複數個閘極電極中的每一個係透過該至少一第九電阻直流電連於源極電極S、汲極電極D或兩相鄰閘極電極間之閘極間區域，且至少一個閘極電極係透過前述閘極電容交流電連於源極電極S、汲極電極D或兩相鄰閘極電極間之閘極間區域；前述實施例中的靜電保護元件可更包括一或多個第十電阻(200至202)，用以連接複數個閘極電極中的兩個。
第9A及9B圖係為使用一雙閘極E-FET的化合物半導體靜電保護元件兩種實施例之電路圖。在第9A圖中，閘極電極G1係透過第九電阻190直流電連於源極電極S，並透過閘極電容240交流電連於源極電極S，而閘極電極G2係透過第十電阻200及第九電阻190直流電連於源極電極S。在第9B圖中，閘極電極G1係透過第九電阻190直流電連於源極電極S，並透過閘極電容240交流電連於源極電極S，而閘極電極G2係透過第九電阻191直流電連於汲極電極D，並透過閘極電容241交流電連於汲極電極D。
第10A圖為第9A圖所示電路的一種實施例之電路佈局示意圖。在本實施例中，源極電極S與汲極電極D係為多指型電極，彼此交叉相鄰，而雙閘極電極G1與G2為設置於源極與汲極多指型電極間彼此交叉相鄰的多指型電極，閘極電極之端點可設置一較閘極電極寬度為寬之閘極電極墊，用以與其他電子元件電性連接。在本實施例中，閘極電極G1之兩端點分別設置一閘極電極墊G1a以及G1b，而閘極電極G2之一端點設置一閘極電極墊G2a，閘極電容240係連接於閘極電極墊G1b與源極電極S之間，第九電阻190係連接於閘極電極墊G1a與最靠近閘極電極墊G1a之源極多指型電極之間，而第十電阻200則連接於閘極電極墊G1b與閘極電極墊G2a之間。
第10B圖為第9A圖所示電路的另一種實施例之電路佈局示 意圖。在本實施例中，源極電極S與汲極電極D係為多指型電極，彼此交叉相鄰，而雙閘極電極G1與G2為設置於源極與汲極多指型電極間的曲折型電極，閘極電極G1與G2之一端點分別設置一閘極電極墊G1a以及G2a，閘極電容240係連接於閘極電極墊G1a與源極電極S之間，第九電阻190係連接於閘極電極墊G1a與最靠近閘極電極墊G1a之源極多指型電極之間，而第十電阻200則連接於閘極電極墊G1a與閘極電極墊G2a之間。
第9C-9F圖係為使用一三閘極E-FET的化合物半導體靜電保護元件數種實施例之電路圖。在第9C圖中，閘極電極G1-G3係透過第九電阻190直流電連於源極電極S，其中閘極電極G2係透過第十電阻200與第九電阻190連接，閘極電極G3係透過第十電阻200及201與第九電阻190連接，而閘極電極G1係透過閘極電容240交流電連於源極電極S。在第9D及9E圖中，閘極電極G1及G2係透過第九電阻190直流電連於源極電極S，其中閘極電極G2係透過第十電阻200與第九電阻190連接，而閘極電極G1係透過閘極電容240交流電連於源極電極S，閘極電極G2係透過第十電阻200及第九電阻190直流電連於源極電極S。在第9D圖中，閘極電極G3係透過第九電阻191直流電連於設於閘極電極G2及G3間之閘極間區域之一接點C2。在第9E圖中，閘極電極G3係透過第九電阻191直流電連於汲極電極D。在第9F圖中，閘極電極G1-G3係直流電連於設於閘極電極G2及G3間之閘極間區域之接點C2，其中閘極電極G1及G2係透過第九電阻190，而閘極電極G3係透過第九電阻191，而閘極電極G2係透過閘極電容240交流電連於閘極電極G2及G3間之接點C2。
第10C圖為第9C圖所示電路的一種實施例之電路佈局示意圖。在本實施例中，源極電極S與汲極電極D係為多指型電極，彼此交叉相鄰，而三閘極電極G1-G3為設置於源極與汲極多指型電極間的曲折型電 極，閘極電極G1-G3之一端點分別設置一閘極電極墊G1a、G2a以及G3a，閘極電容240係連接於閘極電極墊G1a與源極電極S之間，第九電阻190係連接於閘極電極墊G1a與源極電極S之間，第十電阻200則連接於閘極電極墊G1a與閘極電極墊G2a之間，而第十電阻201則連接於閘極電極墊G2a與閘極電極墊G3a之間。
第10D圖為第9D圖所示電路的一種實施例之電路佈局示意圖。在本實施例中，源極電極S與汲極電極D係為多指型電極，彼此交叉相鄰，而三閘極電極G1-G3為設置於源極與汲極多指型電極間的曲折型電極，閘極電極G1-G3之一端點分別設置一閘極電極墊G1a、G2a以及G3a，閘極電容240係連接於閘極電極墊G1a與源極電極S之間，第九電阻190係連接於閘極電極墊G1a與源極電極S之間，第十電阻200則連接於閘極電極墊G1a與閘極電極墊G2a之間，閘極電極G2及G3間區域之一轉彎處設計成具有較寬的閘極間隔並將接點C2設置於此轉彎處，第九電阻191係連接於閘極電極墊G3a與接點C2之間。
第9G-9N圖係為使用一四閘極E-FET的化合物半導體靜電保護元件數種實施例之電路圖。在第9G圖中，閘極電極G1-G4係透過第九電阻190直流電連於源極電極S，其中閘極電極G2係透過第十電阻200與第九電阻190連接，閘極電極G3係透過第十電阻200及201與第九電阻190連接，閘極電極G4係透過第十電阻200、201及202與第九電阻190連接，而閘極電極G1係透過閘極電容240交流電連於源極電極S。在第9H及9I圖中，閘極電極G1-G3係透過第九電阻190直流電連於源極電極S，其中閘極電極G2係透過第十電阻200與第九電阻190連接，閘極電極G3係透過第十電阻200及201與第九電阻190連接，而閘極電極G1係透過閘極電容240交流電連於源極電極S。在第9H圖中，閘極電極G4係透過第九電阻 191直流電連於設於閘極電極G3及G4間之閘極間區域之一接點C3。在第9I圖中，閘極電極G4係透過第九電阻191直流電連於汲極電極D。在第9J及9K圖中，閘極電極G1及G2係透過第九電阻190直流電連於源極電極S，其中閘極電極G2係透過第十電阻200與第九電阻190連接，閘極電極G1係透過閘極電容240交流電連於源極電極S。在第9J圖中，閘極電極G3係透過第九電阻191直流電連於設於閘極電極G2及G3間之閘極間區域之一接點C2，而閘極電極G4係透過第九電阻192直流電連於設於閘極電極G3及G4間之閘極間區域之一接點C3。在第9K圖中，閘極電極G3及G4係透過第九電阻191直流電連於設於閘極電極G2及G3間之閘極間區域之一接點C2，其中閘極電極G4係透過第十電阻201與第九電阻191連接。在第9L圖中，閘極電極G1-G3係透過第九電阻190直流電連於設於閘極電極G3及G4間之閘極間區域之一接點C3，其中閘極電極G2係透過第十電阻201與第九電阻190連接，閘極電極G1係透過第十電阻200及201與第九電阻190連接，閘極電極G4係透過第九電阻191直流電連於接點C3，而閘極電極G3係透過閘極電容240交流電連於接點C3。在第9M圖中，閘極電極G1及G2係透過第九電阻190直流電連於設於閘極電極G2及G3間之閘極間區域之一接點C2，其中閘極電極G1係透過第十電阻200與第九電阻190連接，閘極電極G2係透過閘極電容240交流電連於設於閘極電極G2及G3間之閘極間區域之一接點C2，閘極電極G3及G4係透過透過第九電阻191直流電連於接點C2，其中閘極電極G4係透過第十電阻201與第九電阻191連接。在第9N圖中，閘極電極G1及G2係透過第九電阻190直流電連於源極電極S，其中閘極電極G2係透過第十電阻200與第九電阻190連接，閘極電極G1係透過閘極電容240交流電連於源極電極S，閘極電極G3及G4係透過透過第九電阻191直流電連於汲極電極D，其中閘極電極G3係透過 第十電阻201與第九電阻191連接，而閘極電極G1係透過閘極電容241交流電連於汲極電極D。
第10E圖為第9H圖所示電路的一種實施例之電路佈局示意圖。在本實施例中，源極電極S與汲極電極D係為多指型電極，彼此交叉相鄰，而四閘極電極G1-G4為設置於源極與汲極多指型電極間的曲折型電極，閘極電極G1-G4之一端點分別設置一閘極電極墊G1a、G2a、G3a以及G4a，閘極電容240係連接於閘極電極墊G1a與源極電極S之間，第九電阻190係連接於閘極電極墊G1a與源極電極S之間，第十電阻200則連接於閘極電極墊G1a與閘極電極墊G2a之間，第十電阻201則連接於閘極電極墊G2a與閘極電極墊G3a之間，閘極電極G3及G4間區域之一轉彎處設計成具有較寬的閘極間隔並將接點C3設置於此轉彎處，第九電阻191係連接於閘極電極墊G4a與接點C3之間。
第五型化合物半導體靜電保護元件
第11A-11G圖係為本發明所提供之使用複數個單閘極E-FET的化合物半導體靜電保護元件數種實施例之電路圖，每一圖底部顯示有該電路之等效二極體的電路。前述靜電保護元件包括複數個單閘極E-FET(300至303)、至少一第十一電阻(310及311)以及至少一閘極電容(340及341)，前述靜電保護元件可更包括至少一第十二電阻(320至322)用以連接兩個單閘極E-FET之閘極電極。複數個單閘極E-FET中的每一個包括一源極電極S、一汲極電極D以及一閘極電極G；複數個單閘極E-FET係以串聯方式相連，一單閘極E-FET之汲極電極係連接於相鄰單閘極E-FET之源極電極；每一個單閘極E-FET的閘極電極係透過前述至少一第十一電阻直流電連於前述複數個單閘極E-FET中之一源極或汲極電極，且至少一個單閘極E-FET之閘極電極係透過前述閘極電容交流電連於前述複數個單閘極E-FET中之一源極或 汲極電極。在第11A-11G圖中，閘極電極G1係透過第十一電阻310直接直流電連於源極電極S1。在第11G圖中，閘極電極G2係透過第十一電阻311直接直流電連於源極電極S2。在第11A-11F圖中，閘極電極G2係透過第十二電阻320與第十一電阻310間接直流電連於源極電極S1。而在第11B、11D以及11E圖中，閘極電極G3係透過第十二電阻320、321與第十一電阻310間接直流電連於源極電極S1。
第四型及第五型化合物半導體靜電保護元件中的閘極電容係與場效電晶體之閘極寄生電容Cgs 並聯，此電路設計可降低閘極寄生電容Cgs 兩端之射頻偏壓以及寄生電容Cgs 因偏壓變化而產生的非線性訊號，閘極電容並具有前饋電容的作用，部分射頻能量輸入透過閘極電容饋入一閘極之另一邊，並將正電荷汲入在兩個關閉狀態閘極電極間之一接點，從而使垓閘極對該接點之偏壓負偏移向一個對閘極電容Cgd 相關性較小的偏壓點，藉此降低因寄生電容Cgs 及Cgd 而產生之非線性訊號。
在第一至第五型化合物半導體靜電保護元件中，當相鄰閘極電極接連接於同一源極電極、汲極電極或兩相鄰閘極電極間之閘極間區域時，輸入訊號之射頻電壓可被該兩相鄰閘極電極共同分擔，因此，此種閘極連接型態亦可降低因寄生電容Cgs 及Cgd 產生之非線性訊號。
前述之單閘極或多閘極E-FET可以化合物半導體材料如砷化鎵(GaAs)或氮化鎵(GaN)所製成，其中砷化鎵E-FET可為一高電子遷移率場效電晶體(HEMT)或一偽晶型高電子遷移率場效電晶體(pHEMT)。多閘極E-FET每一個閘極電極的寬度係介於0.1至10mm之間，以1mm為較佳。前述第一至第十二電阻之電阻值為介於2×102 至2×105 歐姆之間，以介於1×103 至1×105 為較佳。而前述閘極電容之電容值為介於0.1至5.0pF之間，以介於1.0至3.0為較佳。前述開關元件可包括至少一空乏型場效電晶體 (depletion-mode FET,D-FET)或高電子遷移率場效電晶體(HEMT)；前述第一至第四型化合物半導體靜電保護元件之每一個實施例亦可包含複數個串聯的多閘極E-FET，此複數個多閘極E-FET可為上述實施例中所述之多閘極E-FET之任意組合；前述靜電保護元件亦可包含以串聯方式連接的至少一個多閘極E-FET及至少一個單閘極E-FET。
第12A圖係為本發明所提供之一具有單刀雙擲(single pole,double throw,SPDT)架構之射頻開關電路圖，此單刀雙擲開關電路係由連接於一中心杆之一左臂及一右臂所組成。第12A圖中，該中心杆係透過本發明所提供之一靜電保護電路模組70而連接於一天線，第12B圖係為第12A圖之單刀雙擲開關電路的左臂或右臂之一種實施例，其電路基本架構與第2圖所示之電路相同。分流電路中的第一靜電保護電路模組60中的第一靜電保護元件為一第一型化合物半導體靜電保護元件，其電路如第3C圖所示，而第二靜電保護電路模組61中的第二靜電保護元件為一第三型化合物半導體靜電保護元件，其電路如第7A圖所示，閘極電極的數目及其連接係設計為能使靜電保護元件維持在關閉狀態，且在射頻操作時其所產生的非線性訊號能被忽略。第12B圖中輸入/輸出端及分支點之間的第三靜電保護電路模組62中的第三靜電保護元件以及第12A圖中靜電保護電路模組70中的靜電保護元件係包括第12B圖中案例1-3之化合物半導體靜電保護元件。案例1係使用一具有一雙閘極FET(第5A圖)之第二型靜電保護元件，該元件係等同於兩個同向串聯之二極體；案例2亦使用一第二型靜電保護元件，該元件，但此元件中的FET為三閘極FET，其第一及第二閘極電極係與源極電極連接(第5E圖)，在本案例中，第一個等效二極體的輸入訊號之射頻電壓係由其雙閘極電極所支撐，而在案例1中的射頻電壓僅由單閘極電極所支撐，因此，與案例1相較，隨電壓變化的閘極寄生電容(Cgs 及Cgd )所產 生的非線性訊號較小；案例3係於案例2中再增加一閘極電容，連接於源極與第一閘極電極之間(第9D圖之第四型靜電保護元件)，閘極電容可降低橫跨Cgs 之射頻電壓，以降低Cgs 所產生的非線性訊號；閘極電容並具有前饋電容的作用，可提高與Cgs 相對之Cgd 在關閉狀態時所受到的偏壓，並因此降低由Cgd 所產生的非線性訊號。射頻訊號進入SPDT開關的導通臂時，在天線端測得之三次諧波失真(third harmonic distortions,3HD)對輸入功率之曲線示意圖如第13圖所示，其中高頻電路20及開關元件40係使用閘極長度為0.5μm之空乏型偽晶型高電子遷移率場效電晶體(depletion mode pHEMT)，而靜電保護電路模組中的化合物半導體靜電保護元件60、61、62及70係使用閘極長度為0.5μm之增強型偽晶型高電子遷移率場效電晶體(enhancement mode pHEMT)，整個電路之基板係由砷化鎵(GaAs)所構成。在案例1中，輸入功率約為24dBm時，化合物半導體靜電保護元件之3HD陡增；在案例2中，因為三個閘極電極中靠近輸入端的兩個以一電阻相連，3HD訊號陡增處移至輸入功率約為28dBm處；案例3的化合物半導體靜電保護元件為在案例2中加入一前饋電容，3HD可維持良好的線性至輸入功率為34dBm處。
本發明具有以下優點：
1.本發明所提供之具有靜電保護元件之積體電路能提供化合物半導體高頻電路靜電保護功能，同時並能降低靜電保護元件所產生之不必要的非線性訊號。
2.本發明所提供之具有化合物半導體靜電保護元件之積體電路能被整合於同一種化合物半導體高頻電路晶片中，以縮小整体電路模組的尺寸。
3.本發明所提供之靜電保護電路模組，包括並聯連接之一直流阻斷電容及一靜電保護元件，該靜電保護模組可作為一積體電路之基本組件，以 提供靜電保護功能。本發明可降低整個電路因靜電保護而產生之非線性訊號，此外，本發明可同時達到直流阻斷及靜電保護的功能，使積體電路的設計更具有彈性。
4.將多閘極E-FET用於靜電保護元件的製作，可縮小靜電保護電路中之元件表面積，藉此得以縮小高頻電路晶片的尺寸。
綜上所述，本發明確實可達到預期之目的，而提供一種具有靜電保護元件之積體電路。本發明確實具產業利用之價值，爰依法提出專利申請。
又上述說明與圖式僅是用以說明本發明之實施例，凡熟於此業技藝之人士，仍可做等效的局部變化與修飾，其並未脫離本發明之技術與精神。
10‧‧‧第一端點
11‧‧‧第二端點
12‧‧‧分支點
20‧‧‧高頻電路
30‧‧‧第一直流阻斷電容
31‧‧‧第二直流阻斷電容
40‧‧‧開關元件
50‧‧‧第一化合物半導體靜電保護元件
51‧‧‧第二化合物半導體靜電保護元件
60‧‧‧第一靜電保護電路模組
61‧‧‧第二靜電保護電路模組

Claims (22)

  1. 一種積體電路，包括一高頻電路，一開關元件，一第一靜電保護電路模組，以及一第二靜電保護電路模組，其中：該高頻電路係連接於一第一端點與一第二端點之間，供輸入或輸出射頻訊號；每一個該第一及第二靜電保護電路模組包括連接於一第一接點與一第二接點之間的一直流阻斷電容，以及連接於該第一接點與該第二接點而並聯於該直流阻斷電容的至少一化合物半導體靜電保護元件；該第一靜電保護電路模組之第一接點係連接於該第一端點與該高頻電路間之一分支點，而該第一靜電保護電路模組之第二接點係連接於該開關元件之一端點；該第二靜電保護電路模組之第一接點係連接於該開關元件之另一端點，而該第二靜電保護電路模組之第二接點係連接於接地端。
  2. 如申請專利範圍第1項所述之積體電路，更包括一第三靜電保護電路模組，其中該第三靜電保護電路模組之第一接點係連接於該第一端點，而該第三靜電保護電路模組之第二接點係連接於該第一端點與該高頻電路間之該分支點。
  3. 如申請專利範圍第1或2項所述之積體電路，其中該開關元件包括至少一空乏型場效電晶體(depletion-mode field effect transistor,D-FET)或高電子遷移率場效電晶體(HEMT)。
  4. 如申請專利範圍第1或2項所述之積體電路，其中該高頻電路包括一射頻開關電路。
  5. 一種積體電路，具有至少一靜電保護電路模組，其中該靜電保護電路模組包括連接於一第一接點與一第二接點之間的一直流阻斷電容，以及連 接於該第一接點與該第二接點而並聯於該直流阻斷電容的至少一化合物半導體靜電保護元件，其中至少一該化合物半導體靜電保護元件係包括：一多閘極增強型場效電晶體(enhancement-mode field effect transistor,E-FET)，其係包括一源極電極、一汲極電極以及複數個位於源極電極與汲極電極間之閘極電極，至少一第一電阻，透過該第一電阻使該源極電極與該閘極電極中之至少一個連接，以及至少一第二電阻，透過該第二電阻使該汲極電極與該閘極電極中之至少一個連接。
  6. 如申請專利範圍第5項所述之積體電路，其中該閘極電極中的兩個係以一第三電阻連接。
  7. 如申請專利範圍第5項所述之積體電路，其中該源極電極以及該汲極電極係為多指型電極，彼此交叉相鄰，而該複數個閘極電極為設置於源極與汲極多指型電極間彼此交叉相鄰的多指型電極。
  8. 如申請專利範圍第5項所述之積體電路，其中該源極電極以及該汲極電極係為多指型電極，彼此交叉相鄰，而該複數個閘極電極為設置於源極與汲極多指型電極間的曲折型電極。
  9. 一種積體電路，具有至少一靜電保護電路模組，其中該靜電保護電路模組包括連接於一第一接點與一第二接點之間的一直流阻斷電容，以及連接於該第一接點與該第二接點而並聯於該直流阻斷電容的至少一化合物半導體靜電保護元件，其中至少一該化合物半導體靜電保護元件係包括：一多閘極E-FET，其係包括一源極電極、一汲極電極以及複數個位於源極電極與汲極電極間之閘極電極，以及 至少一第四電阻，透過該第四電阻使該閘極電極中之至少一個與兩相鄰閘極電極間之閘極間區域連接。
  10. 如申請專利範圍第9項所述之積體電路，其中該複數個閘極電極係透過至少一第五電阻與該源極電極或該汲極電極連接。
  11. 如申請專利範圍第10項所述之積體電路，其中該複數個閘極電極中的兩個係以一第六電阻連接。
  12. 如申請專利範圍第9項所述之積體電路，其中該複數個閘極電極中的兩個係以一第六電阻連接。
  13. 如申請專利範圍第9項所述之積體電路，其中該源極電極以及該汲極電極係為多指型電極，彼此交叉相鄰，而該複數個閘極電極為設置於源極與汲極多指型電極間的曲折型電極。
  14. 一種積體電路，具有至少一靜電保護電路模組，其中該靜電保護電路模組包括連接於一第一接點與一第二接點之間的一直流阻斷電容，以及連接於該第一接點與該第二接點而並聯於該直流阻斷電容的至少一化合物半導體靜電保護元件，其中至少一該化合物半導體靜電保護元件係包括：一多閘極E-FET，其係包括一源極電極、一汲極電極以及複數個位於源極電極與汲極電極間之閘極電極；至少一第七電阻，透過該至少一第七電阻使該複數個閘極電極中的至少一個與該源極或汲極電極連接；以及至少一第八電阻，透過該至少一第八電阻使該複數個閘極電極中的兩個相連。
  15. 如申請專利範圍第14項所述之積體電路，其中該源極電極以及該汲極電極係為多指型電極，彼此交叉相鄰，而該複數個閘極電極為設置於源極與汲極多指型電極間彼此交叉相鄰的多指型電極。
  16. 如申請專利範圍第14項所述之積體電路，其中該源極電極以及該汲極電極係為多指型電極，彼此交叉相鄰，而該複數個閘極電極為設置於源極與汲極多指型電極間的曲折型電極。
  17. 一種積體電路，具有至少一靜電保護電路模組，其中該靜電保護電路模組包括連接於一第一接點與一第二接點之間的一直流阻斷電容，以及連接於該第一接點與該第二接點而並聯於該直流阻斷電容的至少一化合物半導體靜電保護元件，其中至少一該化合物半導體靜電保護元件係包括：一多閘極E-FET，其係包括一源極電極、一汲極電極以及複數個位於該源極電極與該汲極電極間之閘極電極；至少一第九電阻，透過該第九電阻使該複數個閘極電極中的每一個直流電連於該源極電極、該汲極電極或兩相鄰閘極電極間之閘極間區域；以及至少一閘極電容，透過該閘極電容使該複數個閘極電極中的至少一個交流電連於該源極電極、該汲極電極或兩相鄰閘極電極間之閘極間區域。
  18. 如申請專利範圍第17項所述之積體電路，其中該複數個閘極電極中的兩個係以一第十電阻連接。
  19. 如申請專利範圍第17項所述之積體電路，其中該源極電極以及該汲極電極係為多指型電極，彼此交叉相鄰，而該複數個閘極電極為設置於源極與汲極多指型電極間彼此交叉相鄰的多指型電極。
  20. 如申請專利範圍第17項所述之積體電路，其中該源極電極以及該汲極電 極係為多指型電極，彼此交叉相鄰，而該複數個閘極電極為設置於源極與汲極多指型電極間的曲折型電極。
  21. 一種積體電路，具有至少一靜電保護電路模組，其中該靜電保護電路模組包括連接於一第一接點與一第二接點之間的一直流阻斷電容，以及連接於該第一接點與該第二接點而並聯於該直流阻斷電容的至少一化合物半導體靜電保護元件，其中至少一該化合物半導體靜電保護元件係包括：複數個序列相連之單閘極E-FET，其中每一個單閘極E-FET係包括一源極電極、一汲極電極以及一閘極電極，其中該汲極電極係連接於相連單閘極E-FET之源極電極；至少一第十一電阻，透過該第一電阻使每一個閘極電極直流電連於該複數個單閘極E-FET之源極電極或汲極電極之一；至少一閘極電容，透過該閘極電容使至少一個該閘極電極交流電連於該複數個單閘極E-FET之源極電極或汲極電極之一。
  22. 如申請專利範圍第21項所述之積體電路，其中該複數個單閘極E-FET中的兩個其閘極電極係以一第十二電阻連接。
TW102130904A 2013-02-15 2013-08-28 具有靜電保護元件之積體電路 TWI495216B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/768,263 US9064704B2 (en) 2013-02-15 2013-02-15 Integrated circuits with ESD protection devices

Publications (2)

Publication Number Publication Date
TW201433036A TW201433036A (zh) 2014-08-16
TWI495216B true TWI495216B (zh) 2015-08-01

Family

ID=51350584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102130904A TWI495216B (zh) 2013-02-15 2013-08-28 具有靜電保護元件之積體電路

Country Status (2)

Country Link
US (1) US9064704B2 (zh)
TW (1) TWI495216B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155959A1 (ja) * 2013-03-27 2014-10-02 パナソニック株式会社 パワー半導体素子
US9431390B2 (en) 2013-05-03 2016-08-30 Microchip Technology Incorporated Compact electrostatic discharge (ESD) protection structure
US9536966B2 (en) * 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US10354994B2 (en) * 2016-03-24 2019-07-16 Qorvo Us, Inc. Electrostatic discharge (ESD) protection in an electronic switching circuit
US10361697B2 (en) * 2016-12-23 2019-07-23 Skyworks Solutions, Inc. Switch linearization by compensation of a field-effect transistor
CN116073768A (zh) * 2023-03-20 2023-05-05 成都明夷电子科技有限公司 射频低噪声放大器芯片的静电保护电路及射频放大电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080043388A1 (en) * 2004-10-13 2008-02-21 Sony Corporation High Frequency Integrated Circuit
US20080062595A1 (en) * 2006-08-30 2008-03-13 Ping Andrew T Electrostatic discharge protection circuit for compound semiconductor devices and circuits
TW200919703A (en) * 2007-10-26 2009-05-01 Winbond Electronics Corp Semiconductor devices for improving the ESD protection

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642578B1 (en) * 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage
US7529071B2 (en) * 2006-09-27 2009-05-05 Agere Systems Inc. Circuit for selectively bypassing a capacitive element
US9184098B2 (en) * 2012-09-24 2015-11-10 Analog Devices, Inc. Bidirectional heterojunction compound semiconductor protection devices and methods of forming the same
KR20140067478A (ko) * 2012-11-26 2014-06-05 삼성전기주식회사 Esd 보호기능을 갖는 고주파 입력 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080043388A1 (en) * 2004-10-13 2008-02-21 Sony Corporation High Frequency Integrated Circuit
US20080062595A1 (en) * 2006-08-30 2008-03-13 Ping Andrew T Electrostatic discharge protection circuit for compound semiconductor devices and circuits
TW200919703A (en) * 2007-10-26 2009-05-01 Winbond Electronics Corp Semiconductor devices for improving the ESD protection

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Qiang Cui and Liou, J.J.,"Novel drain-less multi-gate pHEMT for electrostatic discharge (ESD) protection in GaAs technology",Reliability Physics Symposium (IRPS), 2013 IEEE International,page EL.4.1~EL.4.4 *

Also Published As

Publication number Publication date
US9064704B2 (en) 2015-06-23
TW201433036A (zh) 2014-08-16
US20140231875A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
US9685432B2 (en) Compact electrostatic discharge (ESD) protection structure
TWI495216B (zh) 具有靜電保護元件之積體電路
US8964342B2 (en) Compound semiconductor ESD protection devices
US10026712B2 (en) ESD protection circuit with stacked ESD cells having parallel active shunt
US10438940B2 (en) ESD protection for depletion-mode devices
WO2006041087A1 (ja) 高周波集積回路
TWI524496B (zh) 化合物半導體靜電保護元件
JP2003517215A (ja) 改良型ｅｓｄダイオード構造
JP4535668B2 (ja) 半導体装置
US6894351B2 (en) Semiconductor device for electrostatic protection
JPH01280355A (ja) ターンオフ機構及び過電圧保護手段を備えたサイリスタ
JP2005353991A (ja) 半導体装置
US9692410B2 (en) Semiconductor switch
JP2005005857A (ja) スイッチ回路装置