TWI595626B

TWI595626B - 靜電放電防護電路

Info

Publication number: TWI595626B
Application number: TW103125727A
Authority: TW
Inventors: 陳彥文; 周昇元; 魏鴻基
Original assignee: 聯穎光電股份有限公司
Priority date: 2014-07-28
Filing date: 2014-07-28
Publication date: 2017-08-11
Also published as: TW201605011A

Description

靜電放電防護電路

本發明係關於一種靜電放電防護電路，尤指一種包含雙閘極電晶體之靜電放電防護電路。

靜電放電(electrostatic discharge；ESD)係造成電子元件傷害的主要因素之一，根據其來源不同，可分為人體放電模式(human body mode；HBM)、機器放電模式(machine mode；MM)與充電裝置模式(charge device mode；CDM)。因生產、組裝、使用、搬運過程中，均可能累積靜電並造成元件損害，故須於晶片中埋設靜電放電防護電路，以使靜電放電放電產生的短時間大電流可循靜電放電防護電路之路徑通過，而不傷害晶片中的電子元件。第1圖與第2圖係先前技術之靜電放電的防護電路100的電路示意圖與其電路佈局(layout)199之示意圖。防護電路100係為雙鉗(dual clamp)電路。第1圖之電路係由兩個加強型場效電晶體(enhance-mode FET)電晶體T11與T12組成，其中電晶體T11具有耦接於第一電阻R11之閘極G1與源極S1、連結於端點Va1之汲極D1、汲閘電壓V_DG1與閘源電壓V_GS1；且電晶體T12具有耦接於第二電阻R12之閘極G2與源極S2、連結於端點Va2之汲極D2，汲閘電壓V_DG2與閘源電壓V_GS2。電晶體T11之門檻電壓與電晶體T12之門檻電壓互為相等。電晶體T11的汲極D1與閘極G1之間有一汲閘崩潰電壓(drain-gate break down voltage)。以由上至下發生之正向靜電放電(positive ESD)事件為例，當第2圖端點Va1之電壓過高，使電晶體T11之汲閘電壓V_DG1大於汲閘崩潰電壓時，電晶體T11的汲閘崩潰電壓與門檻電壓之總和將觸發(trigger)防護電路100。此時，靜電放電大電流I_ESD1於電晶體T11分流，汲閘電流I_DG1流經第一電阻R11，閘源電壓V_GS1增加至大於門檻電壓，使電晶體T11可操作如鉗位電路(clamp circuit)且將鉗位電壓(clamping voltage)壓低以減低靜電放電之衝擊，此時電晶體T12則操作如二極體，具有分流器(shunt)之低電阻路徑的功效，以供電流I_DIODE1經過。藉由先前技術的防護電路100，可於靜電放電之高電壓與靜電放電大電流I_ESD1發生時，疏導靜電放電以避免損毀其他元件，然而，因習知的電路必須採用二個電晶體，實難縮減如第2圖所示之佈局(layout)空間，除了增加整體晶片的整合難度，也犧牲了晶圓成本。

本發明之一實施例揭露一種靜電放電之防護電路，包括一雙閘極電晶體，一第一壓降單元及一第二壓降單元。該雙閘極電晶體，包含一汲極，耦接於一第一電壓端；一第一閘極；一第二閘極；及一源極，耦接於一第二電壓端。該第一壓降單元，包含一第一端，耦接於該汲極；及一第二端，耦接於該第一閘極。該第二壓降單元，包含第一端，耦接於該第二閘極；及一第二端，耦接於該源極。

本發明之另一實施例揭露一種靜電放電之防護電路的電路佈局，包含一汲極部份、一源極部份、一第一閘極部份及一第二閘極部份。該汲極部份，包含一汲極主電極(electrode)及複數個汲極條狀電極，該汲極主電極係電連接於該複數個汲極條狀電極。該源極部份，包含一源極主電極及複數個源極條狀電極，該源極主電極係電連接於該複數個源極條狀電極，該複數個源極條狀電極係與該複數個汲極條狀電極交錯排列。該第一閘極部份，包含一第一閘極主電極及複數個第一閘極條狀電極，該第一閘極主電極係電連接於該複數個第一閘極條狀電極，該複數個第一閘極條狀電極之每一第一閘極條狀電極係排列於該複數個汲極條狀電極之一汲極條狀電極及該複數個源極條狀電極之一源極條狀電極之間。該第二閘極部份，包含一第二閘極主電極及複數個第二閘極條狀電極，該第二閘極主電極係電連接於該複數個第二閘極條狀電極，該複數個第二閘極條狀電極之每一第二閘極條狀電極係排列於該複數個汲極條狀電極之一汲極條狀電極及該複數個源極條狀電極之一源極條狀電極之間。

藉由使用本發明的靜電放電之防護電路及其電路佈局，相較於先前技術可大幅縮減電路佈局之面積，其靜電放電之防護能力亦有所加強。

100、300、300a、300b、300c‧‧‧防護電路

199、399、399a‧‧‧電路佈局

T11、T12‧‧‧電晶體

T3‧‧‧雙閘極電晶體

Va1、Va2‧‧‧端點

V_DG1、V_DG3‧‧‧汲閘電壓

I_ESD1、I_ESD3‧‧‧靜電放電大電流

I_DG1、I_DG3‧‧‧汲閘電流

V1‧‧‧第一電壓端

V2‧‧‧第二電壓端

Vol_1‧‧‧第一電壓

Vol_2‧‧‧第二電壓

D1、D2、D3‧‧‧汲極

S1、S2、S3‧‧‧源極

G1、G2‧‧‧閘極

G31‧‧‧第一閘極

G32‧‧‧第二閘極

I_DIODE1、I_DIODE3‧‧‧電流

R11‧‧‧第一電阻

R12‧‧‧第二電阻

R1‧‧‧第一壓降單元

R2‧‧‧第二壓降單元

311、321、r101、r201‧‧‧第一端

312、322、r102、r202‧‧‧第二端

D30‧‧‧汲極部份

D301‧‧‧汲極主電極

D302‧‧‧汲極條狀電極

S30‧‧‧源極部份

S301‧‧‧源極主電極

S302‧‧‧源極條狀電極

G310‧‧‧第一閘極部份

G3101‧‧‧第一閘極主電極

G3102‧‧‧第一閘極條狀電極

G320‧‧‧第二閘極部份

G3201‧‧‧第二閘極主電極

G3202‧‧‧第二閘極條狀電極

R10‧‧‧第一壓降元件部份

R20‧‧‧第二壓降元件部份

VIA‧‧‧連接單元

V_{trigger_1}、V_{trigger_3}‧‧‧觸發電壓

I_TLP1、I_TLP3‧‧‧傳輸線脈衝電流

range_1、range_3‧‧‧範圍

RR1、RR2‧‧‧電阻

C1、C2‧‧‧電容

DD1、DD2‧‧‧二極體串

第1圖係先前技術中靜電放電之防護電路的電路示意圖。

第2圖係先前技術中靜電放電之防護電路的電路佈局示意圖。

第3圖係本發明實施例中靜電放電之防護電路的電路示意圖。

第4圖係第3圖的靜電放電之防護電路的電路佈局示意圖。

第5圖係第3圖的靜電放電之防護電路的另一電路佈局示意圖。

第6圖係先前技術之防護電路與本發明實施例揭露之防護電路的插入損耗測試曲線比較圖。

第7圖係先前技術之防護電路與本發明實施例揭露之防護電路的傳輸線脈衝測試曲線比較圖。

第8圖係本發明另一實施例中靜電放電之防護電路的電路示意圖。

第9圖係本發明另一實施例中靜電放電之防護電路的電路示意圖。

第10圖係本發明另一實施例中靜電放電之防護電路的電路示意圖。

第3圖係本發明一實施例中，靜電放電之防護電路300的電路示意圖。防護電路300包括雙閘極電晶體T3，第一壓降單元R1及第二壓降單元R2。雙閘極電晶體T3包含汲極D3(其耦接於第一電壓端V1)，第一閘極G31，第二閘極G32，及源極S3，其耦接於第二電壓端V2。第一壓降單元R1包含第一端311，耦接於該汲極D3；及第二端312，耦接於第一閘極G31。第二壓降單元R2，包含第一端321，耦接於第二閘極G32；及第二端322，耦接於源極S3。本發明實施例中因僅需採用單顆雙閘極電晶體T3，故相較於第1至2圖之先前技術需採用電晶體T11與電晶體T12，本發明可節省一電晶體之使用。如第3圖所示，當靜電放電大電流I_ESD3發生時，則雙閘極電晶體T3之汲閘電壓V_DG3大於汲閘崩潰電壓，以使汲閘崩潰電壓與雙閘極電晶體T3的門檻電壓之總和觸發防護電路300，使汲閘電流I_DG3被分流流經第一壓降單元R1，並使電流I_DIODE3流至源極S3與第二壓降單元R2組成之電路。上述係以靜電放電之方向為從上往下(即第一電壓端V1到第二電壓端V2)發生為例，但第3圖所示之防護電路300係上下對稱之設計，故可提供雙向之防護，當靜電放電大電流I_ESD3係由下到上，防護電路300亦可提供分流保護，其原理同上，故不贅述。根據本發明實施例，第3圖之雙閘極電晶體T3可為雙閘極p型高電子遷移率電晶體(dual gate p-HEMT)，雙閘極n型高電子遷移率電晶體(dual gate n-HEMT)，雙閘極異質接面雙極性電晶體(dual gate HBT)或其他種類之雙閘極電晶體。

第4圖係第3圖所示本發明實施例的靜電放電之防護電路300的電路佈局(layout)399示意圖。第4圖中，靜電放電之防護電路300的電路佈局係包含汲極部份D30、源極部份S30、第一閘極部份G310及第二閘極部份G320，其係分別對應於第2圖之汲極D3、源極S3、第一閘極G31及第一閘極G32。汲極部份D30包含汲極主電極(electrode)D301及複數個汲極條狀電極D302，汲極主電極D301係電連接於複數個汲極條狀電極D302。源極部份S30包含源極主電極S301及複數個源極條狀電極S302，源極主電極S301 係電連接於複數個源極條狀電極302。複數個源極條狀電極S302係與複數個汲極條狀電極D302如第4圖所示，彼此例如以指叉狀交錯排列。第一閘極部份G310包含第一閘極主電極G3101及複數個第一閘極條狀電極G3102，第一閘極主電極G3101係電連接於複數個第一閘極條狀電極G3102，其中每一第一閘極條狀電極G3102係排列於複數個汲極條狀電極D302之一汲極條狀電極D302及複數個源極條狀電極S302之一源極條狀電極S302之間。第二閘極部份G320包含第二閘極主電極G3201及複數個第二閘極條狀電極G3202，第二閘極主電極G3201係電連接於複數個第二閘極條狀電極G3202，其中每一第二閘極條狀電極G3202係排列於複數個汲極條狀電極D302之一汲極條狀電極D302及複數個源極條狀電極S302之一源極條狀電極S302之間。第4圖中，靜電放電之防護電路300的佈局亦包含第一電壓端部份V10、第二電壓端部份V20、第一壓降元件部份R10與第二壓降元件部份R20，其係分別對應於第3圖所示之第一電壓端V1、第二電壓端V2、第一壓降元件R1與第二壓降元件R2。第一電壓端部份V10係用以提供第一電壓Vol_1，且電連接於汲極部份D30，也就是第一電壓端部份V10可允許電連接於汲極主電極D301及/或複數個汲極條狀電極D302，其可依佈局規劃時之工程需求而調整佈局方式，惟需符合例如設計規範驗證(design rule check；DRC)、電路佈局驗證(layout versus schematic；LVS)及其他佈局檢查項目等佈局工程規範。第二電壓端部份V20係用以提供第二電壓Vol_2且電連接於源極部份S30，亦即源極主電極S301及/或複數個源極條狀電極S302。第一壓降元件部份R10具有第一端r101電連接於第一電壓端部份V10，及第二端r102電連接於第一閘極部份G310。第二壓降元件部份R20，具有第一端r201電連接於第二閘極部份G320，及第二端r202電連接於第二電壓端部份V20，同理，上述之佈局均需符合佈局工程規範。第4圖中所示之方格係連接單元VIA，其可為貫孔(via)或加強電連接之佈局元件，用以建立相異佈局層或各元件部份之間的電連接。

比較第2圖與第4圖的靜電放電之防護電路100和防護電路300的佈局示意圖，可見先前技術的防護電路100之佈局方式係為電晶體T11與電晶體T12彼此分開，其整體面積係為：238.36um×114.11um=27199.2um²。第4圖之本發明實施例的防護電路300之電路佈局399，因採用了單顆雙閘極電晶體T3且雙閘極電晶體T3之複數個源極條狀電極S302、複數個汲極條狀電極D302、複數個第一閘極條狀電極G3102與複數個第二閘極條狀電極G3202係以指叉狀交錯排列，故電路佈局399之面積較於先前技術可大幅縮減，其面積係為：138.87um×121.42um=16861.6um²。將第4圖之防護電路300的電路佈局399，與第2圖之防護電路100的電路佈局199，其面積相除，可得16861.6um²/27199.2um²=0.619，因此，採用本發明實施例揭露之防護電路300，佈局面積僅為先前技術的61.9%，可減少高達38.1%之面積。

下列表格α係經實驗所得之先前技術之防護電路100與本發明實施例揭露之防護電路300，在人體放電模式(HBM)之毀損電壓(fail voltage)測試得到的資料，此測試係用以比較本發明之防護電路300的防護能力是否足夠，此次測試範圍係為50伏特至5000伏特，每步驟增加50伏特，直至被測的防護電路無法承受且毀損為止，並將所得最低之毀損電壓，扣除50伏特之邊界值，作為受測之防護電路的可通過準位(pass level)：

由表格α可知，本發明實施例揭露的防護電路300(如表格α之項目(b)所示)，其人體放電模式之可通過準位(350伏特)係高於先前技術之防護電路200之可通過準位(300伏特)，故防護電路300之防護能力係優於先前技術。

第5圖係本發明另一實施例中，防護電路300的電路佈局399a之示意圖。電路佈局399a係將防護電路300的電路佈局399之面積進一步增大為112.38um×155um(即17418.9um²)之電路佈局。經量測可得知，電路佈局399a於人體放電模式之可通過準位係為850伏特，可達到先前技術之850/300倍，也就是靜電放電之防護能力達到先前技術之防護電路100(佈局面積為27199.2um²)的2.83倍。此外，表格α之項目(c)所示之具有佈局面積為17418.9um²(即電路佈局399a)的防護電路300，經量測得知，其機器放電模式(MM)之可通過位準係為60伏特，相較於先前技術之防護電路300於機器放電模式的可通過位準僅為40至45伏特，本發明之防護電路300於機器放電模式之防護能力亦優於先前技術。

第6圖係先前技術之防護電路100與本發明實施例揭露之防護電路300的插入損耗(insertion loss)測試曲線比較圖。插入損耗係當外部裝置插入傳輸路徑(如信號纜線、光纖導線、輸入輸出電路等)時所造成的信號功率衰減。其中，實線部份係對應於本發明揭露之防護電路300，且虛線部份係對應於先前技術之防護電路100。如第6圖所示，防護電路300與防護電路200的插入損耗之值相距不大，當插入損耗達到0.1db後，本發明揭露之防護電路300仍同於先前技術之防護電路100，功率處理能力可為17dbm。因此可知，本發明揭露的防護電路300並不因面積大幅縮減，而降低其功率處理能力。

第7圖係先前技術之防護電路100與本發明實施例揭露之防護電路300的傳輸線脈衝(Transmission line pulse；TLP)測試曲線比較圖。其橫軸係傳輸線脈衝電壓(TLP voltage)，且縱軸係傳輸線脈衝電流(TLP current)。傳輸線脈衝測試係為施加脈衝(pulse)至靜電放電之防護電路，並量測防護電路的電壓電流特性曲線及其脈衝流過防護電路後所導致的漏電，以得知防護電路對於脈衝的承受能力。第7圖中，本發明之防護電路300的傳輸線脈衝電流(TLP current)I_TLP3係0.2安培，優於先前技術之防護電路100傳輸線脈衝電流I_TLP1(0.14安培)，此表示本發明之防護電路300的靜電放電防護能力優於先前技術之防護電路100。

於靜電放電防護的領域，靜電放電之防護電路的觸發電壓(trigger voltage)需低於崩潰電壓(breakdown voltage)，且持有電壓(holding voltage)需大於工作電壓(power supply voltage)，故每一靜電放電之防護電路皆需操作於一窗格範圍內，其稱為靜電放電設計窗格(ESD design window)。隨著製程不斷微縮，可允許之靜電放電設計窗格會逐漸縮小，由第7圖可見，本發明之防護電路300所需的靜電放電設計窗格(對應於範圍range_3)明顯小於先前技術之防護電路100所需的靜電放電設計窗格(對應於範圍range_1)，故對於未來不斷微縮之先進製程，本發明之防護電路300更有利於製程製作而具有競爭優勢。由第7圖可知，本發明之防護電路300的觸發電壓V_trigger3(約13伏特)高於先前技術之防護電路100的觸發電壓V_trigger1(約11伏特)，故本發明揭露之防護電路300可應用於更高電壓(如-13伏特~+13伏特)之輸入/輸出元件(I/O cell)或其他電子元件。

根據本發明實施例，第3圖所示的防護電路300中，壓降單元R1與壓降單元R2係可採用電阻、電容或二極體串等壓降元件。第8圖係本發明另一實施例的防護電路300a中，壓降單元R1與壓降單元R2分別為電阻RR1與電阻RR2之電路示意圖。第9圖係本發明另一實施例的防護電路300b中，壓降單元R1與壓降單元R2分別為電容C1與電容C2之電路示意圖。第10圖係本發明另一實施例的防護電路300c中，壓降單元R1與壓降單元R2分別為二極體串DD1與二極體串DD2的電路示意圖，其中二極體串DD1與二極體串DD2可包含一個或多個二極體，但為靜電放電之防護的電流方向，需如第10圖所示，將同一二極體串中的二極體往相同方向串接，且其二極體串DD1與二極體串DD2中的二極體之陰極方向係耦接於雙閘極電晶體T3之第一閘極G31與第二閘極G32。若使用者欲使第3圖揭露之防護電路300於兩方向之防護能力相等，則可選用等效阻抗相等之壓降單元R1與壓降單元R2。

綜上所述，本發明實施例揭露的靜電放電之防護電路300，相較於先前技術，其佈局面積下降，防護能力提昇，適用於保護高壓電路元件，功率處理能力仍保持優良，且所對應之靜電放電設計窗格較小，可適用於未來之先進製程，故相較於本領域先前技術之靜電放電的防護電路，實具備更佳之規格特性與製程競爭力。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

300‧‧‧防護電路

T3‧‧‧雙閘極電晶體

V_DG3‧‧‧汲閘電壓

I_ESD3‧‧‧靜電放電大電流

I_DG3‧‧‧汲閘電流

V1‧‧‧第一電壓端

V2‧‧‧第二電壓端

Vol_1‧‧‧第一電壓

Vol_2‧‧‧第二電壓

D3‧‧‧汲極

S3‧‧‧源極

G31‧‧‧第一閘極

G32‧‧‧第二閘極

I_DIODE3‧‧‧電流

R1‧‧‧第一壓降單元

R2‧‧‧第二壓降單元

311、321‧‧‧第一端

312、322‧‧‧第二端

Claims

一種靜電放電(ESD)之防護電路，包含：一雙閘極電晶體，包含：一汲極，耦接於一第一電壓端；一第一閘極；一第二閘極；及一源極，耦接於一第二電壓端；一第一壓降單元，包含：一第一端，耦接於該汲極；及一第二端，耦接於該第一閘極；及一第二壓降單元，包含：一第一端，耦接於該第二閘極；及一第二端，耦接於該源極；其中：該第一壓降單元係為一第一二極體串，該第一二極體串係具有n個二極體，其中：該第一壓降單元之該第一端係為該第一二極體串之一第一個二極體之一陽極；及該第一壓降單元之該第二端係為該第一二極體串之一第n個二極體之一陰極；及該第二壓降單元係為一第二二極體串，該第二二極體串係具有m個二極體，其中：該第二壓降單元之該第一端係為該第二二極體串之一第m個二極體之一陰極；及該第二壓降單元之該第二端係為該第二二極體串之一第一個二極體之一陽極；其中m與n皆係為正整數。
如請求項1所述的防護電路，其中該第一壓降單元係為一第一電阻，及該第二壓降單元係為一第二電阻。
如請求項1所述的防護電路，其中該第一壓降單元係為一第一電容，及該第二壓降單元係為一第二電容。
如請求項1所述的防護電路，其中該雙閘極電晶體係為一雙閘極p型高電子遷移率電晶體(dual gate p-HEMT)，一雙閘極n型高電子遷移率電晶體(dual gate n-HEMT)，或一雙閘極異質接面雙極性電晶體(dual gate HBT)。
如請求項1所述的防護電路，其中該第一壓降單元之等效阻抗係相等於該第二壓降單元之等效阻抗。